JP2022064306A - 窒化物半導体装置および窒化物半導体装置の製造方法 - Google Patents

窒化物半導体装置および窒化物半導体装置の製造方法 Download PDF

Info

Publication number
JP2022064306A
JP2022064306A JP2021164738A JP2021164738A JP2022064306A JP 2022064306 A JP2022064306 A JP 2022064306A JP 2021164738 A JP2021164738 A JP 2021164738A JP 2021164738 A JP2021164738 A JP 2021164738A JP 2022064306 A JP2022064306 A JP 2022064306A
Authority
JP
Japan
Prior art keywords
region
nitride semiconductor
semiconductor substrate
concentration
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021164738A
Other languages
English (en)
Inventor
紘子 井口
Hiroko Iguchi
大至 木村
Taishi Kimura
恵太 片岡
Keita Kataoka
大悟 菊田
Daigo Kikuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Publication of JP2022064306A publication Critical patent/JP2022064306A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】窒化物半導体において品質の高いp型領域を形成することができる技術を提供する。【解決手段】窒化物半導体装置の製造方法は、n型の窒化物半導体基板の表面にp型不純物をイオン注入するイオン注入工程を備える。水素を含んだ雰囲気中で、最高温度が1300℃以上であり昇温レートが10℃/分以上である条件で窒化物半導体基板をアニールするアニール工程を備える。【選択図】図3

Description

本明細書に開示する技術は、窒化物半導体装置および窒化物半導体装置の製造方法に関する。
GaNなどの窒化物半導体のpn接合面では、p型不純物の濃度分布プロファイルは、pn接合面を境界として急峻に変化することが好ましい。換言すると、pn接合面に低濃度のp型領域が存在せず、高濃度のp型領域と高濃度のn型領域とが接合していることが好ましい。pn接合面に存在している低濃度のp型領域は、高抵抗領域となってしまうためである。なお、関連する技術が非特許文献1~3に開示されている。
Japanese Journal of Applied Physics 46 (2007) L503 Applied Physics Letters 115 (2019) 142104 Japanese Journal of Applied Physics 59 (2020) SGGD02
p型不純物のイオン注入では、急峻に変化する濃度分布プロファイルを有するp型領域を形成することが困難である。
本明細書に開示する窒化物半導体基板の製造方法の一実施形態は、n型の窒化物半導体基板の表面にp型不純物をイオン注入するイオン注入工程を備える。水素を含んだ雰囲気中で、最高温度が1300℃以上であり昇温レートが10℃/分以上である条件で窒化物半導体基板をアニールするアニール工程を備える。
1300℃以上の最高温度、および、10℃/分以上の昇温レートを用いることで、p型不純物が拡散する前にp型不純物を活性化できる。pn接合を形成できるため、内部電界を発生させることができる。また水素を基板中に拡散させることができるため、p型不純物と水素とを結合させることができる。水素は正にチャージするため、pn接合の内部電界により、p型不純物をp型領域側へ移動させることができる。これにより、イオン注入直後のp型不純物濃度分布プロファイルに比して、アニール後のp型不純物濃度分布プロファイルを急峻にすることができる。pn接合面に高抵抗領域が形成されてしまうことを抑制することが可能となる。
昇温レートは40℃/分以上であってもよい。また、雰囲気は窒素をさらに含んでいてもよい。
本明細書に開示する窒化物半導体基板の一実施形態は、n型領域の一部にp型領域が形成されている窒化物半導体基板である。窒化物半導体基板の垂直上方視において、p型領域は窒化物半導体基板の面内の一部に配置されている。p型領域とn型領域とのpn接合面に垂直な方向におけるシリコンの濃度分布の極大値が、pn接合面に存在していない。pn接合面に垂直な方向におけるp型不純物の濃度分布は、pn接合面を含んだ幅100ナノメートル以下の特定領域内において、濃度が一桁以上変化している。効果の詳細は実施例で説明する。
pn接合面に垂直な方向におけるp型不純物の濃度分布は、濃度が急激に減少する第1特異点を有していてもよい。pn接合面に垂直な方向における水素の濃度分布は、濃度が急激に減少する第2特異点を有していてもよい。第2特異点は、p型領域内に位置していてもよい。pn接合面から第2特異点までの距離は、pn接合面から第1特異点までの距離よりも大きくてもよい。効果の詳細は実施例で説明する。
pn接合面に垂直な方向における、p型不純物の濃度に対する水素の濃度の割合である水素/p型不純物割合の分布をみたときに、pn接合面の近傍において水素/p型不純物割合が極小値となっていてもよい。効果の詳細は実施例で説明する。
p型不純物の濃度とn型不純物の濃度とが等しくなる特定位置を備えていてもよい。特定位置と水素/p型不純物割合が極小値となる位置との距離Wが、W<6×1018×[n型不純物濃度]-0.56の式を満たしていてもよい。
p型領域は、窒化物半導体基板の表面から深さ方向に向かって形成されていてもよい。p型領域の底面には、pn接合面が位置していてもよい。表面に垂直な方向におけるp型不純物の濃度分布は、表面とpn接合面との間の所定深さにおいて極大値を有していてもよい。所定深さよりも浅い領域における欠陥密度は、所定深さにおける欠陥密度よりも低くてもよい。所定深さよりも深い領域における欠陥密度は、所定深さにおける欠陥密度よりも低くてもよい。効果の詳細は実施例で説明する。
所定深さを起点として浅くなることに従って、p型不純物の濃度が除々に減少している領域が存在するとともに、所定深さを起点として深くなることに従って、p型不純物の濃度が除々に減少している領域が存在していてもよい。
欠陥密度は、所定深さの近傍において最大値を有していてもよい。所定深さを起点として浅くなることに従って、欠陥密度が除々に減少している領域が存在するとともに、所定深さを起点として深くなることに従って、欠陥密度が除々に減少している領域が存在してもよい。効果の詳細は実施例で説明する。
バンド端CL発光強度は、所定深さの近傍において最小値を有していてもよい。所定深さよりも浅い領域におけるバンド端CL発光強度の最大値は、最小値の1.5倍以上の値であるとともに、所定深さよりも深い領域におけるバンド端CL発光強度の最大値は、最小値の1.5倍以上の値であってもよい。
本明細書に開示する窒化物半導体基板の一実施形態は、n型領域の一部にp型領域が形成されている窒化物半導体基板である。窒化物半導体基板の垂直上方視において、p型領域は窒化物半導体基板の面内の一部に配置されている。p型領域は、窒化物半導体基板の表面から深さ方向に向かって形成されている。p型領域の底面には、pn接合面が位置している。表面に垂直な方向におけるp型不純物の濃度分布は、表面とpn接合面との間の所定深さにおいて極大値を有している。所定深さよりも浅い領域における欠陥密度は、所定深さにおける欠陥密度よりも低い。所定深さよりも深い領域における欠陥密度は、所定深さにおける欠陥密度よりも低い。p型領域の表面の欠陥密度が高い場合には、例えばプレーナゲートを備えた縦型MOSFETのボディ領域としてp型領域を使用する場合に、チャネル抵抗の増加など、デバイス特性が悪化してしまう。またp型領域の深部における、pn接合面近傍の欠陥密度が高い場合には、耐圧低下を招いてしまう。本明細書の技術では、p型領域の所定深さの位置に欠陥密度を位置させることで、p型領域の表面および深部の欠陥密度を低減させることができる。チャネル抵抗の低減と耐圧の向上を両立させることが可能となる。
p型領域に含まれているp型不純物は、イオン注入によって窒化物半導体基板に導入されている不純物であってもよい。p型不純物はマグネシウムであってもよい。
実施例1に係るGaN基板1の製造方法を示すフローチャートである。 実施例1に係るGaN基板1の製造工程を示す図である。 Mgの深さ方向の濃度分布プロファイルを示す図である。 Mg濃度分布プロファイルMP1および水素濃度分布プロファイルHP1を示す図である。 n型不純物濃度と距離Wとの関係を示す図である。 CLスペクトルの一例を示す図である。 実施例2に係る半導体装置100の断面概略図である。 実施例3に係る半導体装置200の断面概略図である。 実施例4に係る半導体装置300の断面概略図である。 Mg、水素、結晶欠陥の深さ方向の濃度分布プロファイルを示す図である。 本明細書の技術で作成した基板の断面CL像である。 従来技術で作成した基板の断面CL像である。
<p型GaN領域の形成方法>
本実施例では、窒化物半導体として窒化ガリウム(GaN)、II族元素のp型不純物としてマグネシウム(Mg)、n型不純物としてシリコン(Si)を用いる場合を説明する。図1のフローチャートを用いて、GaN基板1にイオン注入によってp型領域を形成する工程を説明する。
ステップS1において、GaN基板1の形成工程が行われる。具体的には図2に示すように、ベース基板11上に、n型GaN層12をエピタキシャル成長により積層する。n型不純物の濃度は2×1016[cm-3]とした。
ステップS2において、GaN基板1の表面からマスク30を介してp型不純物(Mg)をイオン注入する(図2)。これにより、n型GaN層12の一部に、p型不純物注入領域13を形成することができる。p型不純物注入領域13は、GaN基板1の垂直上方視において、GaN基板1の面内の一部に配置されている領域である。Mgのイオン注入では、水素や窒素を同時に注入してもよい。窒素を共注入することにより、イオン注入時に発生してしまう窒素空孔を減少させることができる。また水素を共注入することにより、Mgと結合する水素を供給することが可能になる。
ステップS3において、GaN基板1の表面および裏面に、窒化アルミニウム(AlN)の保護膜(不図示)を形成する。保護膜は、高耐熱性および密着性を有していることが好ましい。後述するアニール工程において、GaNからの窒素脱離を抑制することができる。
ステップS4~S7において、アニール工程が行われる。各ステップを説明する。ステップS4において、熱処理炉のTaCコート黒鉛サセプタ部に、GaN基板1をセットする。
ステップS5において、熱処理炉内の温度を、最高到達温度である活性化温度まで上昇させる。本実施例では、活性化温度は1400℃とした。活性化温度までは、10℃/min以上のレートで昇温した。また窒素と水素を元素に含むガス(アンモニア(NH)等)の混合雰囲気を用い、圧力は6kPaとした。窒素は、保護膜(窒化膜)やGaNの熱分解を抑制する効果がある。よって雰囲気中に窒素が含まれていることが好ましい。加熱は、熱処理時の昇温レートを容易に変化させられるように高周波加熱を用いた。温度制御は、放射温度計においてサセプタ部の裏面を測定することで行った。なお、各部品による放射率の違いをあらかじめ測定し温度制御を行った。
活性化温度は、1250℃以上1500℃未満であればよいが、より好ましい温度範囲は1350℃~1450℃である。1350℃以下では、熱処理による欠陥の回復が不十分であり、活性化率が下がってしまう。また、1450℃以上では、試料表面に窒素脱離等に伴うと考えられる多数のピット欠陥や表面荒れが形成されてしまう。また活性化温度までの昇温レートのさらなる好適な範囲は、40℃/min以上である。
ステップS6において、活性化熱処理時間の間、熱処理炉内の温度を活性化温度に維持する。本実施例では、活性化熱処理時間は5~30minとした。活性化熱処理時間は、1min以上10h未満の範囲であれば有効である。1min以下では十分に欠陥が低減せず、活性化しないことを確認している。また、10h以上の熱処理はコスト的に現実的ではない。活性化熱処理時間のより好ましい範囲は、15min以上1h以下である。
ステップS7において、活性化熱処理時間が終了したことに応じて、熱処理炉内の温度を室温まで低下させる。以上により、p型GaN領域の形成フローが終了する。
<Mg濃度分布プロファイル>
図3(A)は、二次イオン質量分析(SIMS)法を用いた、Mgの深さ方向の濃度分布プロファイルである。図3(B)は、図3(A)に対応する構造を図解したものである。図3(A)の縦軸はMgの濃度である。横軸は、n型GaN層12の表面12sからの深さである。
図3(A)において、Mg濃度分布プロファイルMP0は、n型GaN層12の表面12sからMgがイオン注入された直後の状態を示している。注入エネルギーは、30~200[keV]に設定した。合計注入量は、1.4×1014[cm-2]とした。またMgのピーク濃度は5×1018[cm-3]とした。一方、Mg濃度分布プロファイルMP1は、Mg濃度分布プロファイルMP0を有するGaN基板1を前述のステップS5およびS6の条件でアニールした後の状態を示している。
アニールによって、なだらかなプロファイルを有するMg濃度分布プロファイルMP0が、急峻なプロファイルを有するMg濃度分布プロファイルMP1に変化させることができることが分かる。急峻なMg濃度分布プロファイルMP1は、Mg濃度が一桁以上変化するような、幅100ナノメートル以下の特定領域SRを備えている。
エピタキシャル成長により形成したpn接合においては、「(p型不純物濃度)-(n型不純物濃度)」の符号が変化する位置が、pn接合面となる。一方、本実施例のようにMgのイオン注入および活性化アニールにより形成したpn接合では、pn接合面の深さは、「(p型不純物濃度)-(n型不純物濃度)」の符号が変化する位置とは異なる。これは、注入したMgがp型不純物として100%機能していないためである。p型不純物として機能するMgを100%に近づける(すなわち活性化率を100%に近づける)ほど、pn接合面の深さは、「(p型不純物濃度)-(n型不純物濃度)」の符号が変化する位置に近づく。すなわちpn接合面が形成される深さ位置は、n型不純物濃度、p型不純物濃度、p型不純物の活性化率などの、各種のパラメータによって決定される。従って、pn接合面が特定領域SRに含まれるように、各種パラメータを設定すればよい。本実施例では、深さ0.55[μm]の位置にpn接合面J1が形成される場合を説明する。pn接合面は、表面12sと平行な面である。従って、Mg濃度分布プロファイルMP0およびMP1は、pn接合面に垂直な方向におけるp型不純物の濃度分布を示していることになる。
<Mg濃度分布プロファイルを変更できる原理>
ステップS5で説明したような高い昇温レートを用いることで、p型不純物が熱拡散してしまう前に、活性化温度(すなわち最高温度)に到達させることができる。活性化温度では、イオン注入領域と下地のn型GaN層との界面から活性化が始まる。これにより、熱処理初期段階において、pn接合を形成できる。pn接合では空乏層が形成される。空乏層内は、n型側は正に帯電し、p型側は負に帯電している。このため図3(A)に示す矢印の向きの内部電界IEが発生し、空乏層の両端では電位差(拡散電位)が生じる。
また、アニール雰囲気中の水素(NHから脱離した水素でもよいし、水素ガスとして供給した水素でもよい)は、AlNの保護膜を介してp型不純物注入領域13に導入される。導入された水素は、Mgと結合する。このとき水素は正帯電している。従って、正帯電している水素と結合したMgは、pn接合の内部電界IEにより、負に帯電しているp型領域へ引き戻される。これにより、アニールが進むにつれ、なだらかなMg濃度分布プロファイルMP0から急峻なMg濃度分布プロファイルMP1へ変化させることができる。
なお、最高到達温度が1300℃以下では、pn接合が熱処理初期段階にて形成されないため、内部電界IEを十分に発生させることができない。また、昇温レートが10℃/min以下では、pn接合が形成される前にMgがn型層側へと熱拡散してしまう。その結果、Mg濃度分布プロファイルを急峻に変化させることができない。すなわち、急峻なMg濃度分布プロファイルを得るには、イオン注入後の熱処理の最高到達温度を1300℃以上、かつ、昇温レート10℃/min以上を満たすことが必要である。
<効果>
課題を説明する。GaNなどの窒化物半導体のpn接合面では、p型不純物(例:Mg)の濃度分布プロファイルは、pn接合面を境界として急峻に変化することが好ましい。換言すると、pn接合面に低濃度のp型領域が存在せず、高濃度のp型領域と高濃度のn型領域とが接合していることが好ましい。pn接合面に存在している低濃度のp型領域は、高抵抗領域となってしまうためである。このような急峻なpn接合は、n型GaN上にp型GaNをエピタキシャル成長させることで形成できる。しかし、ウェハ面内の所定領域に選択的にpn接合を形成するためには、エッチングによる加工とエピタキシャル再成長が必要となる。この再成長時に、再成長界面にスパイク状にn型不純物(例:Si)が堆積してしまい、良好なpn接合が形成できない。またp型不純物のイオン注入では、所定領域に選択的にpn接合を形成できるが、急峻なpn接合を形成することが困難である。これは、イオン注入の原理上、飛程のばらつきはガウス分布に従うため、p型領域の外側境界(輪郭)のイオン濃度が中心部よりも低くなるためである。
そこで本明細書の技術では、Mgのイオン注入後に、1300℃以上の最高温度、および、10℃/分以上の昇温レートを用いてアニール処理を行う。これにより、pn接合面J1の近傍で急激にMg濃度が変化するMg濃度分布プロファイルMP1(図3(A))を形成することができる。よって、pn接合面J1に高抵抗領域が形成されてしまうことを抑制することが可能となる。図3(A)を用いて具体的に説明する。p型不純物濃度のピーク最大値の1/10の値を、p型不純物の濃度が十分に高いとみなすことができる濃度閾値CTpと定義する。本実施例では、濃度閾値CTpは5×1017[cm-3]である。また、最初からドープされているn型不純物の濃度を、濃度閾値CTnと定義する。本実施例では、濃度閾値CTnは2×1016[cm-3]である。イオン注入直後のMg濃度分布プロファイルMP0において、濃度閾値CTpを超える深さをDC0とする。pn接合面J1から深さDC0までの領域が、Mg濃度が低いために高抵抗である、p型領域中の高抵抗領域R0となる。またMg濃度分布プロファイルMP0が濃度閾値CTnを下回る深さを、DC0nとする。pn接合面J1から深さDC0nまでの領域が、n型領域中の高抵抗領域R0nとなる。一方、アニール後のMg濃度分布プロファイルMP1において、濃度閾値CTpを超える深さをDC1とする。pn接合面J1から深さDC1までの領域が、p型領域中の高抵抗領域R1となる。またMg濃度分布プロファイルMP1が濃度閾値CTnを下回る深さを、DC1nとする。pn接合面J1から深さDC1nまでの領域が、n型領域中の高抵抗領域R1nとなる。高抵抗領域R1およびR1nを合わせた幅は、高抵抗領域R0およびR0nを合わせた幅に比して十分に小さい。以上より、急峻なMg濃度分布プロファイルMP1に変化させることで、高抵抗領域の幅を大幅に縮小することができることが分かる。
所望の特性を有する半導体装置を作製するためには、n型GaN層12の膜厚が、ある一定値以上必要となる。本明細書の技術では、高抵抗領域の幅を縮小できるため、p型領域を形成する前に予め成膜しておくn型GaN層12を薄膜化できる。n型GaN層12の成膜時間の短縮化や、原料コストの削減が可能である。
また本明細書の技術では、エピタキシャル再成長が不要であるため、pn接合面J1にはSiのスパイクが形成されない。すなわち、pn接合面J1に垂直な方向におけるSiの濃度分布の極大値が、pn接合面J1に存在していない。よって、良好なpn接合が形成できる。
図3(A)に示すように、pn接合面J1よりも深い領域はn型GaN層である。このn型GaN層には、Mg濃度分布プロファイルMP0およびMP1から分かるように、注入したMgが僅かに存在している。しかし本明細書の技術では、急峻なMg濃度分布プロファイルMP1を形成することにより、n型GaN層中のMg濃度を低減することができる(図3(A)の矢印A1参照)。これにより、n型GaN層中の不純物散乱(すなわち半導体装置動作時の抵抗)を低減することができる。
本明細書のアニール技術では、保護膜を形成するとともに、6kPaの減圧条件下でアニールを行っているため、アニール雰囲気からの酸素の混入を抑制することができる。p型領域中の酸素濃度を、n型不純物であるSi濃度よりも低くすることができる。例えば、下地基板であるn型GaN層12のn型不純物を酸素とした場合には、GaN基板1の奥行方向において酸素濃度の変動がない、という特徴を有することができる。
<水素およびMgの濃度分布プロファイル>
図4(A)は、SIMS法を用いた、Mg濃度分布プロファイルMP1および水素濃度分布プロファイルHP1である。いずれのプロファイルも、前述のステップS5およびS6の条件でアニールした後の状態を示している。また深さ0.55[μm]の位置にpn接合面J1が形成されている場合を説明している。図4(B)は、水素/Mg割合(Mgの濃度に対する水素の濃度の割合)を示すグラフである。
Mg濃度分布プロファイルMP1は、pn接合面J1の近傍において濃度が急激に減少する第1特異点SP1を有している。また、水素濃度分布プロファイルHP1は、濃度が急激に減少する第2特異点SP2を有している。第2特異点SP2は、pn接合面J1よりも浅い領域内(すなわちp型領域内)に位置している。pn接合面J1から第2特異点SP2までの距離DS2は、pn接合面J1から第1特異点SP1までの距離DS1よりも大きい。すなわち、水素の方がMgよりも、よりpn接合面J1から浅い領域で濃度が高くなる。この効果を説明する。イオン注入による欠陥分布はガウス分布に従うため、pn接合面J1近傍の欠陥密度に比して、pn接合面J1よりも浅い領域の欠陥密度の方が高くなる。そして水素は欠陥を終端することで、欠陥を電気的に不活性にし、半導体装置の動作時の抵抗を低減する効果を有する。よって、pn接合面J1より浅い領域の水素濃度が高くなるような水素濃度分布プロファイルHP1を形成することにより、欠陥密度が高い領域の水素濃度を高くすることができる。効果的に欠陥を終端することが可能となる。
p型GaN領域を有機金属気相成長(MOVPE)法などにより形成した場合には、Mgと水素の深さ方向の濃度分布プロファイルは一致する。一方、p型GaN領域をイオン注入により形成した場合には、図4(A)に示すように、Mg濃度分布プロファイルMP1と水素濃度分布プロファイルHP1とは一致しない。従って、半導体デバイスをリバースエンジニアリングする際に、Mgと水素の深さ方向の濃度分布プロファイルを分析することで、p型GaN領域がイオン注入で形成されているか否かを特定することが可能である。
なお、p型GaN中に水素が高濃度に含まれると、Mgの活性化が阻害されてしまうことが知られている。従って、本明細書に係るGaN基板1を用いてデバイスを作成する際には、850℃の熱処理によりMgと結合した水素を脱離して使用する。そのため、デバイスを構成しているGaN基板1には、水素濃度分布プロファイルHP1は存在していない。しかし、水素またはNHを含む雰囲気中で熱処理をすることにより、水素をp型領域中へ容易に再導入できるため、水素濃度分布プロファイルHP1を再生することができる。よって、リバースエンジニアリング時に水素濃度分布プロファイルHP1を特定することが可能である。
なお、Mg濃度分布プロファイルMP1が急峻に変化する第1特異点SP1におけるMg濃度が、p型領域中のMg濃度の最大値の1/10以下になると、第1特異点SP1より表面側の一定範囲のp型領域も高抵抗層となってしまう。そのため、第1特異点SP1におけるMg濃度は、p型領域中のMg濃度の最大値の1/10以上であることが望ましい。本実施例では、Mgのピーク濃度は5×1018[cm-3]であるため、第1特異点SP1におけるMg濃度は5×1017[cm-3]以上であることが好ましい。また第1特異点SP1におけるMg濃度が、第2特異点SP2における水素濃度よりも高いことが好ましい。これにより、第1特異点SP1より表面側の一定範囲のp型領域が高抵抗層となってしまうことが防止できる。
<フィッティングによる計算式の導出>
図4(B)の水素/Mg割合のグラフにおいて、pn接合面J1の近傍において水素/Mg割合が極小値MVとなっている。換言すると、pn接合面J1の近傍で、水素濃度とMg濃度との差が最も大きい。ここで、極小値MVをとる深さ位置を、極小深さMVDとする。また、p型不純物(Mg)の濃度とn型不純物(Si)の濃度とが等しくなる深さ位置を、特定深さSPDと定義する。特定深さSPDは、n型GaN層12のSi濃度およびステップS2におけるMgの注入条件によって定まる、任意の値である。特定深さSPDと極小深さMVDとの距離を、距離Wと定義する。
Si濃度を様々に変化させた場合における距離Wを求め、グラフにプロットした。その結果を図5に示す。図5において、横軸はn型不純物(Si)濃度であり、縦軸は距離Wである。そして図5のグラフをフィッティングすることによって、下式1が得られた。
W<6×1018×[n型不純物濃度]-0.56 ・・・式1
式1を満たす水素濃度分布プロファイルおよびMg濃度分布プロファイルを有するGaN基板は、本技術の特徴を備える基板であるといえる。
<評価結果>
結晶性を評価するために、カソードルミネッセンス(CL)法を用いた。CL法を用いた評価方法について説明する。図6に、CLスペクトルの一例を示す。横軸はフォトンエネルギー[eV]であり、縦軸はCL強度である。図中のGL(Green Luminescence)は、欠陥起因の発光範囲を示している。GLは低いほど結晶性がよい。BE(Band-edge Emission)は、半導体のバンドギャップにより生じる発光とアクセプタ(Mg)起因の発光範囲を示している。BEが高いほど結晶性がよく、アクセプタが高密度に形成されていることを表している。よって、BE/GL比が高いほど、高品質なp型GaNが形成されていることを示す。
そして、本明細書のアニール条件により形成したp型領域と、従来技術の条件により形成したp型領域とでBE/GL比を比較した。その結果、本技術によるp型領域の方が、BE/GL比が約13倍高かった。本明細書の技術の優位性を確認することができた。
図7に、実施例2に係る半導体装置100の断面概略図を示す。半導体装置100は、実施例1の本技術を半導体素子の周辺領域R11に適用した例である。具体的には、周辺領域R11において、n型のGaN層104内の一部にp型のガードリング116a~116dを形成した例である。
n型のGaN基板102の裏面には、裏面電極118が形成されている。GaN基板102の表面上には、n型のGaN層104が配置されている。GaN層104の表面上には、p型のGaN層106が配置されている。p型のGaN層106とn型のGaN層104によって、縦型のダイオード構造が得られる。ガードリング116a~116dは、ガードリング116a~116dに対応する開口部を備えたマスクを介して、GaN層104にMgをイオン注入することで形成することができる。周辺領域R11において、GaN層104およびガードリング116a~116dの表面には、絶縁膜120が形成されている。GaN層106の上面106aには、表面電極122が配置されている。
イオン注入により形成したガードリング116a~116dを、本技術のアニール工程によって処理することで、周辺耐圧保持の機能を高めることができる。
図8に、実施例3に係る半導体装置200の断面概略図を示す。半導体装置200は、トレンチゲートを備えた縦型MOSFETである。半導体装置200は、GaN基板210を備えている。n型のドレイン層232の裏面には、ドレイン電極252が形成されている。ドレイン層232の表面には、n型のドリフト層234が形成されている。ボディ層236は、ドリフト層234上にエピタキシャル成長したp型のGaN層である。ソース領域238は、ボディ層236の一部に形成された、n型のGaN領域である。
ドリフト層234の一部には、p型領域235が形成されている。p型領域235は、ドリフト層234の表面234aにマスクを形成し、Mgをイオン注入することで形成することができる。またボディ層236の一部には、p型のボディコンタクト領域246が形成されている。ボディコンタクト領域246は、ボディ層236の表面236aにマスクを形成し、Mgをイオン注入することで形成することができる。
トレンチゲート電極240は、ボディ層236の表面236aから、ソース領域238とボディ層236を貫通してドリフト層234に侵入している。トレンチゲート電極240は、ゲート絶縁膜242で側面および底面が覆われている。ゲート電極250は、トレンチゲート電極240と接触している。ボディコンタクト領域246およびソース領域238の上面には、ソース電極244が接触している。層間絶縁膜248は、ゲート電極250およびソース電極244の絶縁を確保するための層である。
イオン注入により形成したp型領域235を、本技術のアニール工程によって処理することで、トレンチゲート底部の電界を緩和する機能を高めることができる。また、イオン注入により形成したボディコンタクト領域246についても同様に、コンタクト抵抗を低減する機能を高めることができる。
図9に、実施例4に係る半導体装置300の断面概略図を示す。半導体装置300は、プレーナゲートを備えた縦型MOSFETである。n型GaNのドレイン層372の裏面には、ドレイン電極371が形成されている。ドレイン層372の表面には、n型GaN層のドリフト層373が配置されている。ボディ領域374aおよび374bは、ドリフト層373の表面373aからMgをイオン注入して熱処理することで得られた、p型領域である。ソース領域375aおよび375bは、表面373aからシリコンを注入して熱処理することで得られたn型領域である。ソース領域375a、375bの上面には、ソース電極376a、376bが接触している。また、ソース領域375aおよび375b、ボディ領域374aおよび374b、ドリフト層373の上面には、ゲート絶縁膜377を介してゲート電極378が配置されている。
イオン注入により形成した374aおよび374bを、本技術のアニール工程によって処理することで、チャネル部の耐圧保持機能を高めることができる。
<結晶欠陥分布プロファイル>
実施例5では、実施例1の方法で作成したp型GaN領域における、結晶欠陥の深さ方向の分布について説明する。図10(A)を用いて、Mgおよび水素の深さ方向の濃度分布プロファイルを説明する。図10(A)のグラフは、SIMS法で測定されたものである。縦軸は、Mgおよび水素の濃度である。横軸は、n型GaN層12の表面12sからの深さである。図10(A)において、破線で示すMg濃度分布プロファイルMP10は、n型GaN層12の表面12sからMgがイオン注入された直後の状態を示している。一方、実線で示すMg濃度分布プロファイルMP11は、Mg濃度分布プロファイルMP10を有するGaN基板1を前述のステップS5およびS6の条件でアニールした後の状態を示している。また点線で示す水素濃度分布プロファイルHP11は、アニール後における水素濃度分布を示している。
アニールによって、なだらかなプロファイルを有するMg濃度分布プロファイルMP10を、急峻なプロファイルを有するMg濃度分布プロファイルMP11に変化させることができることが分かる。急峻なMg濃度分布プロファイルMP11は、Mg濃度が一桁以上変化するような、幅100ナノメートル以下の特定領域SR2を備えている。詳しい内容は実施例1と同様であるため、説明を省略する。
また特定領域SR2内に、pn接合面J2が形成されている。pn接合面J2よりも浅い領域がp型GaN層であり、深い領域がn型GaN層である。pn接合面は、表面12sと平行な面である。従って、Mg濃度分布プロファイルMP10およびMP11は、pn接合面J2および表面12sに垂直な方向におけるp型不純物の濃度分布を示していることになる。
Mgの濃度分布は、表面12sとpn接合面J2との間の所定深さPD(約0.22μm)において、極大値Maを有している。所定深さPDを起点として浅くなることに従って、p型不純物の濃度が除々に減少している領域Rp1が存在する。また所定深さPDを起点として深くなることに従って、p型不純物の濃度が除々に減少している領域Rp2が存在する。
なお、極大値Maよりも浅い領域に領域Rp1が存在するとともに、極大値Maよりも深い領域に領域Rp2が存在することが、極大値Maの定義である。従って極大値Maは、深さ方向の一点を示す概念ではなく、深さ方向に幅を有して存在する領域を含む概念である。同様にして、所定深さPDは、深さ方向に幅を有して存在する領域を含む概念である。
図10(B)を用いて、結晶欠陥の深さ方向の濃度分布プロファイルを説明する。図10(B)のグラフは、CL法で測定されたものである。縦軸は、バンド端CL発光強度である。バンド端CL発光強度が高いほど結晶欠陥密度が低く、結晶性がよいことを表している。横軸は、n型GaN層12の表面12sからの深さであり、図10(A)と同一スケールである。図10(B)において、発光強度分布BP1は本明細書の技術で作成した基板の測定結果であり、発光強度分布BPcは従来技術で作成した基板の測定結果である。
従来技術のイオン注入において、深さ方向のMg濃度分布がほぼ一定(例:濃度変化が一桁以内)のp型領域を形成するには、多段注入によりボックスプロファイルを形成する必要がある。従って、p型領域の深さ方向の全体にイオン注入が行われる。よって発光強度分布BPcでは、p型領域の深さ方向の全体に亘って、バンド端CL発光強度が低い状態(すなわち欠陥密度が高い状態)である。(領域AR1参照)。
一方、本実施例の技術では、実施例1で説明したように、pn接合面でのMg濃度分布プロファイルをアニールにより急峻にすることができる。よって所定深さPDにピークを持つMgイオン注入を行い、高温熱処理によって拡散させることで、深さ方向のMg濃度分布がほぼ一定のp型領域を形成することができる。例えば図10(A)のMg濃度分布プロファイルMP11では、深さ約0.05μmから、特定領域SR2の上端(深さ約0.7μm)までの領域において、Mg濃度の変化量が一桁以内となっている。なおMg濃度分布プロファイルMP11では、深さ約0.05μmよりも浅い領域のMg濃度が急激に増加しているが、二次イオン質量分析(SIMS)の際に基板表面吸着物の影響によってMg濃度が高く見えているだけであり、無視することが可能である。
バンド端CL発光強度は、所定深さPDの近傍において最小値Mbを有している。すなわち欠陥密度は、所定深さPDの近傍において最大となっている。所定深さPDを起点として浅くなることに従って、バンド端CL発光強度が除々に増大している(すなわち欠陥密度が除々に減少している)領域Rb1が存在する。換言すると、所定深さPDよりも浅い領域Rb1における欠陥密度は、所定深さPDにおける欠陥密度よりも低い。また所定深さPDを起点として深くなることに従って、バンド端CL発光強度が除々に増大している(すなわち欠陥密度が除々に減少している)領域Rb2が存在する。換言すると、所定深さPDよりも深い領域Rb2における欠陥密度は、所定深さPDにおける欠陥密度よりも低い。
所定深さPDよりも浅い領域Rb1における、バンド端CL発光強度の最大値M1の値は、約95である。また所定深さPDにおける、バンド端CL発光強度の最小値Mbの値は、約60である。最大値M1は最小値Mbの1.5倍以上の値である。また、所定深さPDよりも深い領域Rb2における、バンド端CL発光強度の最大値M2の値は、約170である。最大値M2は最小値Mbの1.5倍以上の値である。またpn接合面J2の近傍における、バンド端CL発光強度をMjとする。Mjの値は約140であり、最小値Mbの1.5倍以上の値である。すなわちpn接合面J2における欠陥密度は、所定深さPDにおける欠陥密度よりも低い。換言すると、pn接合面J2の近傍の結晶性は、所定深さPDの近傍の結晶性よりも良い。
ここで、最小値Mb近傍の層であって、バンド端CL発光強度が低い(すなわち欠陥密度が高い)層を、中間層MLと定義する。中間層MLは欠陥密度が高く、低品質なp型層である。また、中間層MLよりも浅い側に存在し、中間層MLよりもバンド端CL発光強度が高い(すなわち欠陥密度が低い)層を、上層ULと定義する。また、中間層MLよりも深い側に存在し、中間層MLよりもバンド端CL発光強度が高い(すなわち欠陥密度が低い)層を、下層LLと定義する。上層ULおよび下層LLは、中間層MLよりも欠陥密度が低く、高品質なp型層である。ここで「アクセプタ濃度/Mg濃度」を、アクセプタ活性化率と定義する。上層ULおよび下層LLのアクセプタ活性化率の方が、中間層MLのアクセプタ活性化率よりも高い。
<評価結果>
結晶性を評価するために、断面CL像を測定した。まず、従来技術で作成した基板の測定結果を、図12を用いて説明する。図12(A)はバンド端発光強度の測定結果であり、図12(B)は図12(A)に対応する構造を図解したものである。図12(A)では、バンド端発光強度が高い(明るい)ほど、結晶欠陥密度が低いことを表している。図12に示す従来技術では、p型領域PTの深さ方向の全体に亘ってバンド端CL発光強度が低い状態(すなわち欠陥密度が高い状態)であることが分かる。
次に、本明細書の技術で作成した基板の測定結果を、図11を用いて説明する。図11(A)はバンド端発光強度の測定結果であり、図11(C)はDAP(ドナーアクセプタペア)発光強度の測定結果である。図11(A)および図11(C)は、同一断面の測定結果である。図11(B)は、図11(A)および図11(C)に対応する構造を図解したものである。図11(C)では、DAP発光強度が高い(明るい)ほど、アクセプタ活性化率が高いことを表している。本明細書の技術では、図11(A)に示すように、中間層MLに比して、上層ULおよび下層LLのバンド端CL発光強度が高い状態(すなわち欠陥密度が低い状態)にすることができる。また図11(C)に示すように、中間層MLに比して、上層ULおよび下層LLのDAP発光強度が高い状態(すなわちアクセプタ活性化率が高い状態)にすることができる。以上より、本明細書の技術で作成した基板が有する特有の欠陥密度分布プロファイルは、断面の断面CL分析により特定が可能であることが分かる。
<効果>
まず、課題を説明する。イオン注入を用いたp型GaN形成により縦型デバイスを作成するためには、所定値以上のアクセプタ濃度および深さを有するp型領域を形成する必要がある。そのため上述した従来技術では、多段注入によりボックスプロファイルを形成している。しかし、不純物濃度の増加および注入深さの増加に伴って、欠陥密度が増加してしまう。その結果、図10(B)および図12で説明したように、p型領域の深さ方向の全体に亘って結晶欠陥が発生してしまう。p型領域の表面に形成された欠陥は、例えばプレーナゲートを備えた縦型MOSFETのボディ領域としてp型領域を使用する場合に、チャネル抵抗の増加やオンオフ動作の不安定性などを招いてしまう。また、p型領域の深部における、pn接合面の近傍に形成された欠陥は、耐圧低下を招いてしまう。
そこで本明細書の技術では、図10(B)および図11で説明したように、中間層MLに比して、上層ULおよび下層LLの欠陥密度が低い構造を形成することができる。すなわち、p型領域の所定深さPDの位置に欠陥密度を位置させることで、p型領域の表面および深部の欠陥密度を低減させることができる。チャネル抵抗の低減と耐圧の向上を両立させることが可能となるとともに、オンオフ動作時の不安定性を抑制することが可能となる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
<変形例>
本実施例では、n型GaN層12のn型不純物濃度が、深さ方向において一定である場合を説明した。すなわち、n型領域とイオン注入で形成されるp型領域とで、n型不純物濃度が同一である場合を説明した。しかしこの形態に限られない。n型領域とp型領域とで、n型不純物濃度を異ならせてもよい。例えば、p型領域中のn型不純物濃度をn型領域中のn型不純物濃度よりも低くしてもよい。pn接合面に生じる電界をより強くすることができる。これにより、急峻に変化するMg濃度分布プロファイルの形成が、さらに容易になる。なお、第1特異点SP1におけるMg濃度よりも、n型領域中のn型不純物(Si)濃度を低くすることが好ましい。本明細書で述べたように、n型領域の一部にp型領域を形成する主な目的は、pn接合の形成による電界緩和である。第1特異点SP1におけるMg濃度よりn型領域中のn型不純物濃度が高いと、電圧を印加しても空乏層が十分に形成されず、電界が集中してしまうためである。
本実施例では、GaN基板1の表面に垂直な方向(図2の方向DR1参照)のMg濃度分布プロファイルについて説明したが、この形態に限られない。本技術は、GaN基板1表面に平行な方向(図2の方向DR2参照)のMg濃度分布プロファイルにも適用できる。これにより、面内水平方向のpn接合を急峻にすることができる。デバイスセルピッチを縮小できるため、電流密度を増加させることが可能となる。半導体デバイス装置の面積を縮小することが可能となる。
窒化物半導体はGaNに限定されるものではなく、例えば、AlGaN(窒化アルミニウムガリウム)、AlN(窒化アルミニウム)、InN(窒化インジウム)、InGaN(窒化インジウムガリウム)または、その混晶等であってもよい。
上記の実施例では、p型領域を形成するためのII族元素の一例としてマグネシウム(Mg)を用いていたが、この構成に限定されるものではない。II族元素は、例えばベリリウム(Be)、カルシウム(Ca)等であってもよい。
上記の実施例では、n型領域を形成するための元素の一例としてシリコン(Si)を用いていたが、この構成に限定されず、ゲルマニウム(Ge)や酸素(O)などを用いてもよい。
ステップS3で用いられる保護膜は、AlNに限られない。アルミニウム以外の元素の窒化膜、酸化膜などを用いてもよい。
ステップS5で用いられる加熱方法は、高周波加熱に限定されず、例えば、ヒータ加熱、ランプ加熱などを用いても良い。サセプタは各種の部材を用いてもよく、例えば、pBNコート黒鉛部品、WCコート黒鉛部品、黒鉛部品やセラミック部材などを用いてもよい。温度測定は放射温度計に限られず、例えば熱電対を用いても良い。
アニール時の圧力は、0.1kPa~10MPaまでの範囲で実施可能である。また、アニール雰囲気のガス種も本実施例に限定されない。例えば、H、Ar、Xe、He、Neなどを混合させても良いし、水素またはNHのみとしてもよい。
1:GaN基板 12:n型GaN層 13:p型不純物注入領域 MP0、MP1:Mg濃度分布プロファイル HP1:水素濃度分布プロファイル SR:特定領域 J1:pn接合面 SP1:第1特異点 SP2:第2特異点 MV:極小値 W:距離

Claims (19)

  1. n型の窒化物半導体基板の表面にp型不純物をイオン注入するイオン注入工程と、
    水素を含んだ雰囲気中で、最高温度が1300℃以上であり昇温レートが10℃/分以上である条件で前記窒化物半導体基板をアニールするアニール工程と、
    を備える、窒化物半導体基板の製造方法。
  2. 前記昇温レートは40℃/分以上である、請求項1に記載の窒化物半導体基板の製造方法。
  3. 前記雰囲気は窒素をさらに含んでいる、請求項1または2に記載の窒化物半導体基板の製造方法。
  4. n型領域の一部にp型領域が形成されている窒化物半導体基板であって、
    前記窒化物半導体基板の垂直上方視において、前記p型領域は前記窒化物半導体基板の面内の一部に配置されており、
    前記p型領域と前記n型領域とのpn接合面に垂直な方向におけるシリコンの濃度分布の極大値が、前記pn接合面に存在しておらず、
    前記pn接合面に垂直な方向におけるp型不純物の濃度分布は、前記pn接合面を含んだ幅100ナノメートル以下の特定領域内において、濃度が一桁以上変化している、窒化物半導体基板。
  5. 前記pn接合面に垂直な方向における前記p型不純物の濃度分布は、濃度が急激に減少する第1特異点を有しており、
    前記pn接合面に垂直な方向における水素の濃度分布は、濃度が急激に減少する第2特異点を有しており、
    前記第2特異点は、前記p型領域内に位置しており、
    前記pn接合面から前記第2特異点までの距離は、前記pn接合面から前記第1特異点までの距離よりも大きい、請求項4に記載の窒化物半導体基板。
  6. 前記第1特異点における前記p型不純物の濃度が、前記第2特異点における水素の濃度よりも高い、請求項5に記載の窒化物半導体基板。
  7. 前記pn接合面に垂直な方向における、前記p型不純物の濃度に対する水素の濃度の割合である水素/p型不純物割合の分布をみたときに、前記pn接合面の近傍において前記水素/p型不純物割合が極小値となっている、請求項4~6の何れか1項に記載の窒化物半導体基板。
  8. 前記p型不純物の濃度とn型不純物の濃度とが等しくなる特定位置を備えており、
    前記特定位置と前記水素/p型不純物割合が極小値となる位置との距離Wが、
    W<6×1018×[n型不純物濃度]-0.56
    の式を満たしている、請求項7に記載の窒化物半導体基板。
  9. 前記p型領域は、前記窒化物半導体基板の表面から深さ方向に向かって形成されており、
    前記p型領域の底面には、前記pn接合面が位置しており、
    前記表面に垂直な方向における前記p型不純物の濃度分布は、前記表面と前記pn接合面との間の所定深さにおいて極大値を有しており、
    前記所定深さよりも浅い領域における欠陥密度は、前記所定深さにおける欠陥密度よりも低く、
    前記所定深さよりも深い領域における欠陥密度は、前記所定深さにおける欠陥密度よりも低い、請求項4~8の何れか1項に記載の窒化物半導体基板。
  10. 前記所定深さを起点として浅くなることに従って、前記p型不純物の濃度が除々に減少している領域が存在するとともに、前記所定深さを起点として深くなることに従って、前記p型不純物の濃度が除々に減少している領域が存在する、請求項9に記載の窒化物半導体基板。
  11. 前記欠陥密度は、前記所定深さの近傍において最大値を有しており、
    前記所定深さを起点として浅くなることに従って、欠陥密度が除々に減少している領域が存在するとともに、前記所定深さを起点として深くなることに従って、欠陥密度が除々に減少している領域が存在する、請求項9または10に記載の窒化物半導体基板。
  12. バンド端CL発光強度は、前記所定深さの近傍において最小値を有しており、
    前記所定深さよりも浅い領域における前記バンド端CL発光強度の最大値は、前記最小値の1.5倍以上の値であるとともに、前記所定深さよりも深い領域における前記バンド端CL発光強度の最大値は、前記最小値の1.5倍以上の値である、請求項9~11の何れか1項に記載の窒化物半導体基板。
  13. n型領域の一部にp型領域が形成されている窒化物半導体基板であって、
    前記窒化物半導体基板の垂直上方視において、前記p型領域は前記窒化物半導体基板の面内の一部に配置されており、
    前記p型領域は、前記窒化物半導体基板の表面から深さ方向に向かって形成されており、
    前記p型領域の底面には、pn接合面が位置しており、
    前記表面に垂直な方向におけるp型不純物の濃度分布は、前記表面と前記pn接合面との間の所定深さにおいて極大値を有しており、
    前記所定深さよりも浅い領域における欠陥密度は、前記所定深さにおける欠陥密度よりも低く、
    前記所定深さよりも深い領域における欠陥密度は、前記所定深さにおける欠陥密度よりも低い、窒化物半導体基板。
  14. 前記pn接合面に垂直な方向におけるシリコンの濃度分布の極大値が、前記pn接合面に存在しておらず、
    前記pn接合面に垂直な方向におけるp型不純物の濃度分布は、前記pn接合面を含んだ幅100ナノメートル以下の特定領域内において、濃度が一桁以上変化している、請求項13に記載の窒化物半導体基板。
  15. 前記所定深さを起点として浅くなることに従って、前記p型不純物の濃度が除々に減少している領域が存在するとともに、前記所定深さを起点として深くなることに従って、前記p型不純物の濃度が除々に減少している領域が存在する、請求項13または14に記載の窒化物半導体基板。
  16. 前記欠陥密度は、前記所定深さの近傍において最大値を有しており、
    前記所定深さを起点として浅くなることに従って、欠陥密度が除々に減少している領域が存在するとともに、前記所定深さを起点として深くなることに従って、欠陥密度が除々に減少している領域が存在する、請求項13~15の何れか1項に記載の窒化物半導体基板。
  17. バンド端CL発光強度は、前記所定深さの近傍において最小値を有しており、
    前記所定深さよりも浅い領域における前記バンド端CL発光強度の最大値は、前記最小値の1.5倍以上の値であるとともに、前記所定深さよりも深い領域における前記バンド端CL発光強度の最大値は、前記最小値の1.5倍以上の値である、請求項13~16の何れか1項に記載の窒化物半導体基板。
  18. 前記p型領域に含まれている前記p型不純物は、イオン注入によって前記窒化物半導体基板に導入されている不純物である、請求項4~17の何れか1項に記載の窒化物半導体基板。
  19. 前記p型不純物はマグネシウムである、請求項4~18の何れか1項に記載の窒化物半導体基板。
JP2021164738A 2020-10-13 2021-10-06 窒化物半導体装置および窒化物半導体装置の製造方法 Pending JP2022064306A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020172444 2020-10-13
JP2020172444 2020-10-13

Publications (1)

Publication Number Publication Date
JP2022064306A true JP2022064306A (ja) 2022-04-25

Family

ID=81378616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021164738A Pending JP2022064306A (ja) 2020-10-13 2021-10-06 窒化物半導体装置および窒化物半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2022064306A (ja)

Similar Documents

Publication Publication Date Title
JP5155536B2 (ja) SiC結晶の質を向上させる方法およびSiC半導体素子の製造方法
US10490646B2 (en) Semiconductor device and semiconductor device manufacturing method
US10177009B2 (en) Manufacturing method for semiconductor device including first and second thermal treatments
US10833184B2 (en) Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate
US9887125B2 (en) Method of manufacturing a semiconductor device comprising field stop zone
JP6113298B2 (ja) 半導体装置の製造方法、および、半導体装置
US9887263B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP6402746B2 (ja) 半導体基板と、その調整方法と、半導体装置
US9627488B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2016063190A (ja) 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP2016100591A (ja) 半導体装置の製造方法及び半導体装置
JP2016072630A (ja) GaNを主成分とする半導体をドープするための方法
JP6284292B2 (ja) 炭化珪素半導体装置
JPWO2020012605A1 (ja) 半導体装置及び半導体装置の製造方法
JP2015149346A (ja) 半導体装置の製造方法および半導体装置
JP2022064306A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP7331590B2 (ja) 炭化珪素半導体装置
US10749003B2 (en) Manufacturing method of semiconductor device and semiconductor device
US20150294868A1 (en) Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
JP6693020B2 (ja) 半導体装置の製造方法
JP6988700B2 (ja) 半導体装置の製造方法
US20230092013A1 (en) Method of Forming a Semiconductor Device Including an Absorption Layer
JP6445480B2 (ja) Soi基板の製造方法
JP2019117871A (ja) 半導体装置の製造方法
JP2021062985A (ja) 酸化ガリウム半導体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240322