JP6988700B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6988700B2 JP6988700B2 JP2018105146A JP2018105146A JP6988700B2 JP 6988700 B2 JP6988700 B2 JP 6988700B2 JP 2018105146 A JP2018105146 A JP 2018105146A JP 2018105146 A JP2018105146 A JP 2018105146A JP 6988700 B2 JP6988700 B2 JP 6988700B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- wide bandgap
- annealing
- manufacturing
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
実施の形態に係る半導体装置の製造方法では、まず、活性化アニールするまでのデバイス構造を準備し、その後、活性化アニールを行う。
基板としてワイドバンドギャップ半導体を用いる。ワイドバンドギャップ半導体とは珪素に比べてバンドギャップが大きい半導体である。ワイドバンドギャップ半導体は、例えばSiC、窒化ガリウム系材料又はダイヤモンドである。この実施形態では、一例として(0001)シリコン面4H−SiCからなる例えば4°オフのn+型の基板を準備する。基板の抵抗率は、例えば0.02Ω・cm程度である。
活性化アニールでは、ワイドバンドギャップ半導体を活性化アニールする。図1は、活性化アニールの方法として、RTP(Rapid Thermal Process)方式11と予備加熱方式12を示す図である。予備加熱方式は、最初に第1温度でアニールし、その後第1温度より高い第2温度でアニールする加熱方式である。実施の形態に係る活性化アニールでは、例えば予備加熱方式12を採用することができる。図1には、縦軸のウエハ温度と横軸の時刻の積分に相当する時間温度積のイメージとして、温度プロファイルを平均化した場合の矩形面積13が表示されている。
上述の活性化アニールは、十分なピーク温度と急峻な昇温速度により、不純物イオンの活性化と注入によりダメージの入った結晶の再結晶化を良好に実現できるものである。したがって、ワイドバンドギャップ半導体で例えばSiC−MOSFETを形成する場合には、閾値電圧(Vth)の均一性を維持した上で、ドレイン、ソース間の漏れ電流Idsx増大とボディーダイオードの通電劣化を抑制できる。なお、昇温レートR1が大き過ぎるとウエハ割れの問題が発生したり、より大きな出力の装置が必要になり装置コストがアップしたりするので、これらを抑制するために昇温レートR1の上限を10℃/秒とした。
800[℃]*150[min]=800[℃]*2.5[hr]=2000[℃・hr]
したがって、この実施形態の活性化アニールの時間温度積は、30000[℃・hr]と比べて1桁以上小さい値となっている。これにより、活性化アニール工程における消費電力と時間を節約できる。
図3は、MOSFETの断面構造の例を示す断面図である。基板30はワイドバンドギャップ半導体である。基板30を例えばSiCとすることができる。基板30には、pウェル層31、nウェル32、ソース33及びドレイン34が、例えば上述のイオン注入及び活性化アニールで形成されている。基板30の上に電極35と絶縁層36が設けられている。
Claims (6)
- ワイドバンドギャップ半導体にイオン注入により不純物をドープすることと、
前記ワイドバンドギャップ半導体を活性化アニールすることと、を備え、
前記活性化アニールは、
4〜10℃/秒の昇温レートで前記ワイドバンドギャップ半導体を第1温度まで昇温し前記第1温度を維持する第1アニールと、
前記第1温度より高温であり、かつ1500℃以上の第2温度まで前記ワイドバンドギャップ半導体を2〜3℃/秒の一定の昇温レートで昇温し前記第2温度を維持する第2アニールと、を有し、
前記第2温度に昇温する際のオーバーシュート量は、30℃以下であり、前記第2温度を維持した時の前記ワイドバンドギャップ半導体の面内温度の最大値と最小値の差の半分以下としたことを特徴とする半導体装置の製造方法。 - 前記ワイドバンドギャップ半導体は、SiC、窒化ガリウム系材料又はダイヤモンドであることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ワイドバンドギャップ半導体はSiCであり、
前記イオン注入及び前記活性化アニールによりMOSFETのpウェル層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記ワイドバンドギャップ半導体はSiCであり、
前記イオン注入及び前記活性化アニールによりダイオードのpウェル層を形成することを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記pウェル層の深さは、前記ワイドバンドギャップ半導体の表面から0.6から1.2μmであることを特徴とする請求項3又は4に記載の半導体装置の製造方法。
- 前記第2温度を1800℃以下としたことを特徴とする請求項1から5のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018105146A JP6988700B2 (ja) | 2018-05-31 | 2018-05-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018105146A JP6988700B2 (ja) | 2018-05-31 | 2018-05-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019212683A JP2019212683A (ja) | 2019-12-12 |
JP6988700B2 true JP6988700B2 (ja) | 2022-01-05 |
Family
ID=68845428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018105146A Active JP6988700B2 (ja) | 2018-05-31 | 2018-05-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6988700B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008120469A1 (ja) * | 2007-03-29 | 2008-10-09 | Panasonic Corporation | 炭化珪素半導体素子の製造方法 |
JP2009049219A (ja) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | 炭化珪素半導体素子の製造方法 |
JP2010251718A (ja) * | 2009-03-27 | 2010-11-04 | Canon Anelva Corp | 加熱装置の温度制御方法及び記憶媒体 |
US9431281B2 (en) * | 2009-12-25 | 2016-08-30 | Canon Anelva Corporation | Temperature control method for substrate heat treatment apparatus, semiconductor device manufacturing method, temperature control program for substrate heat treatment apparatus, and recording medium |
JP2017220653A (ja) * | 2016-06-10 | 2017-12-14 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
-
2018
- 2018-05-31 JP JP2018105146A patent/JP6988700B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019212683A (ja) | 2019-12-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833184B2 (en) | Semiconductor device substrate, semiconductor device, and method for manufacturing semiconductor device substrate | |
US8377811B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
US11295951B2 (en) | Wide band gap semiconductor device and method for forming a wide band gap semiconductor device | |
JPWO2012026234A1 (ja) | エピタキシャルウエハ及び半導体装置 | |
US9873954B2 (en) | Epitaxial wafer and method for fabricating the same | |
US11710662B2 (en) | Reusable wide bandgap semiconductor substrate | |
JP2008135700A (ja) | Iii族窒化物膜の製造方法及びiii族窒化物半導体素子 | |
JP2008211171A (ja) | バイポーラ型半導体装置、その製造方法およびツェナー電圧の制御方法 | |
JP6239097B2 (ja) | SiCエピタキシャルウエハ | |
US10510833B2 (en) | Method for manufacturing semiconductor device | |
KR100694681B1 (ko) | 수직형 소자용 후면 옴 접촉부의 저온 형성 방법 | |
WO2018159646A1 (ja) | 窒化物半導体基板の製造方法および窒化物半導体基板 | |
US10608078B2 (en) | Bonded substrate for epitaxial growth and method of forming the same | |
JP7163575B2 (ja) | 炭化珪素半導体基板および炭化珪素半導体基板の製造方法 | |
JP2015225956A (ja) | 半導体素子の製造方法 | |
JP6988700B2 (ja) | 半導体装置の製造方法 | |
JP2010068008A (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
JP6485299B2 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
JP5921089B2 (ja) | エピタキシャルウエハの製造方法及び半導体装置の製造方法 | |
JP5738376B2 (ja) | 炭化珪素ショットキバリアダイオードの製造方法 | |
JP6261437B2 (ja) | 半導体基板の製造方法、及び半導体素子の製造方法 | |
JP2022064306A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
JP7150269B2 (ja) | 窒化ガリウム積層基板および半導体装置 | |
JP2024060938A (ja) | 炭化珪素ウェハおよびそれを用いた炭化珪素半導体装置 | |
CN118020143A (zh) | 使外延层中的载流子浓度均匀化的方法以及通过该方法制造的结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210608 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211102 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211115 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6988700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |