JP2023088072A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2023088072A
JP2023088072A JP2021202710A JP2021202710A JP2023088072A JP 2023088072 A JP2023088072 A JP 2023088072A JP 2021202710 A JP2021202710 A JP 2021202710A JP 2021202710 A JP2021202710 A JP 2021202710A JP 2023088072 A JP2023088072 A JP 2023088072A
Authority
JP
Japan
Prior art keywords
impurity
region
semiconductor wafer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021202710A
Other languages
English (en)
Inventor
崇峰 山田
Takane Yamada
雅之 百瀬
Masayuki Momose
直樹 久根下
Naoki Kuneshita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2021202710A priority Critical patent/JP2023088072A/ja
Priority to US17/969,710 priority patent/US20230187221A1/en
Publication of JP2023088072A publication Critical patent/JP2023088072A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】半導体ウエハにおけるスリップ欠陥の進展を抑制する。【解決手段】支持部を用いて半導体ウエハの下面における被支持部を支持した状態で半導体ウエハをアニールする工程を有する半導体装置の製造方法であって、上面視において被支持部と重なり、且つ、半導体ウエハのエッジから離れた領域に第１不純物を含む不純物領域を形成する領域形成段階と、支持部により半導体ウエハの下面を支持した状態で、半導体ウエハをアニールするアニール段階と、半導体ウエハの下面を含む領域を除去して、不純物領域を除去する除去段階とを備える半導体装置の製造方法を提供する。【選択図】図３

Description

本発明は、半導体装置の製造方法に関する。
従来、シリコン等の半導体ウエハを用いて半導体装置を形成することが知られている（例えば特許文献１－３参照）。
特許文献１ 特開平５－６２８６７号公報
特許文献２ 特開平９－１９０９５４号公報
特許文献３ 特開２００５－６４５２４号公報
半導体ウエハにおいて、半導体装置が形成される領域の欠陥が少ないことが好ましい。
本発明の一つの態様においては、支持部を用いて半導体ウエハの下面における被支持部を支持した状態で半導体ウエハをアニールする工程を有する半導体装置の製造方法を提供する。製造方法は、上面視において被支持部と重なり、且つ、半導体ウエハのエッジから離れた領域に第１不純物を含む不純物領域を形成する領域形成段階を備えてよい。製造方法は、支持部により半導体ウエハの下面を支持した状態で、半導体ウエハをアニールするアニール段階を備えてよい。製造方法は、半導体ウエハの下面を含む領域を除去して、不純物領域を除去する除去段階を備えてよい。
アニール段階では、複数の支持部により複数の被支持部を支持してよい。領域形成段階では、それぞれの被支持部に対して不純物領域を形成してよい。それぞれの不純物領域は互いに離れていてよい。
領域形成段階で形成した不純物領域は、半導体ウエハの下面に露出していてよい。
製造方法は、半導体ウエハにおける基準点を検出する基準検出段階を備えてよい。領域形成段階において、基準点の位置に基づいて不純物領域を形成する位置を制御してよい。
領域形成段階において、半導体ウエハの厚みに基づいて、不純物領域を形成する範囲、および、不純物領域における不純物濃度の少なくとも一方を制御してよい。
領域形成段階において、半導体ウエハの酸素濃度に基づいて、不純物領域を形成する範囲、および、不純物領域における不純物濃度の少なくとも一方を制御してよい。
領域形成段階において、被支持部の個数に基づいて、不純物領域を形成する範囲、および、不純物領域における不純物濃度の少なくとも一方を制御してよい。
領域形成段階において、半導体ウエハの結晶方位に基づいて、不純物領域を形成する範囲の形状を制御してよい。
領域形成段階において、半導体ウエハの厚み方向における複数の位置に、不純物領域を形成してよい。
領域形成段階において、半導体ウエハの下面からの距離が大きい不純物領域ほど、上面視において広い範囲に形成してよい。
第１不純物は酸素であってよい。
アニール段階の後において、不純物領域の第１不純物の濃度の最大値が１×１０１８／ｃｍ３以上であってよい。
アニール段階の後において、不純物領域の第１不純物の濃度が１×１０２０／ｃｍ３未満であってよい。
領域形成段階において、半導体ウエハの下面から第１不純物を注入してよい。
アニール段階の後において、不純物領域の深さ方向の幅が１００μｍ以下であってよい。
アニール段階において、１０００℃以上で半導体ウエハを加熱してよい。
不純物領域は、半導体ウエハの上面から４００μｍ以上離れていてよい。
領域形成段階において、半導体ウエハの下面に酸化膜を形成し、酸化膜の上にレジスト膜を形成してよい。領域形成段階において、被支持部と対応する位置のレジスト膜に開口を形成してよい。領域形成段階において、開口から第１不純物を注入し、レジスト膜および酸化膜を除去してよい。
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
半導体ウエハ１００をアニールする工程を示している。 図１における領域Ａを拡大した図である。 本発明の一つの実施形態を説明する図である。 半導体装置の製造方法の一例を示すフローチャートである。 領域形成段階Ｓ４１０、上面側構造形成段階Ｓ４２０およびアニール段階Ｓ４３０を説明する図である。 除去段階Ｓ４４０および下面側構造形成段階Ｓ４５０を説明する図である。 半導体ウエハ１００の深さ方向における不純物濃度分布の一例を示している。 領域形成段階Ｓ４１０における処理の一例を示す図である。 不純物領域１４０の他の構成例を示す図である。 下面２３における被支持部１０２および不純物領域１４０の配置例を示す図である。 不純物領域１４０の形状の他の例を示す図である。 下面２３における被支持部１０２および不純物領域１４０の他の配置例を示す図である。 不純物領域１４０の形状の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体ウエハの深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。ウエハ、基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
本明細書では、半導体ウエハの上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体ウエハの上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体ウエハの上面および下面に平行な方向を、水平方向と称する場合がある。
また、半導体ウエハの深さ方向の中央から上面までの領域を、半導体ウエハの上面側と称する場合がある。同様に、半導体ウエハの深さ方向の中央から下面までの領域を、半導体ウエハの下面側と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
イオンまたは電子等の荷電粒子を所定の加速エネルギーで半導体ウエハに注入した場合、これらの粒子は深さ方向において所定の分布を有する。本明細書では、当該分布のピーク位置を、当該粒子が注入された位置、または、注入された深さ等と称する場合がある。
図１は、半導体装置の製造工程の一例を示す図である。半導体装置は、トランジスタまたはダイオード等の半導体素子を含む。半導体装置は、半導体ウエハ１００に形成される。半導体ウエハ１００は、シリコン、炭化シリコンまたは窒化ガリウム等の半導体材料で形成されている。半導体ウエハ１００は、例えばＺ軸方向の上面視で円盤状である。図１では、半導体ウエハ１００は、例えばＹ軸方向の断面視で矩形である。図１では、半導体ウエハ１００の端部は面取りされていないが、半導体ウエハ１００の端部は面取りされていてもよい。半導体ウエハ１００には、複数の半導体装置（半導体チップ）が形成されてよい。半導体ウエハ１００をダイシングして個片化することで、複数の半導体装置を製造できる。
図１は、半導体ウエハ１００をアニールする工程を示している。例えば半導体装置の製造工程では、半導体ウエハ１００に不純物を注入した後に、所定の温度および時間でアニールする場合がある。半導体ウエハ１００をアニールすることで、不純物を拡散させ、また、ドナーまたはアクセプタとして活性化させることができる。半導体ウエハ１００をアニールする場合、半導体ウエハ１００を載置した搬送ボート２００を、アニール炉に投入する。搬送ボート２００には、複数の半導体ウエハ１００が載置されてよい。
図２は、図１における領域Ａを拡大した図である。領域Ａは、半導体ウエハ１００と搬送ボート２００とが接触する部分を含む。半導体ウエハ１００は、上面２１、下面２３およびエッジ２７を有する。上面２１および下面２３は、半導体ウエハ１００における２つの主面である。つまり上面２１および下面２３は、半導体ウエハ１００において面積が最も大きい２つの面である。エッジ２７は、上面２１と下面２３との間の側面である。
本例の半導体ウエハ１００は、下面２３の一部が搬送ボート２００の支持部１１０により支持されている。半導体ウエハ１００の下面２３のうち、搬送ボート２００の支持部１１０と接触する部分を被支持部１０２と称する。図２の例では支持部１１０が錐形状を有しており、支持部１１０と被支持部１０２とが点で接触している。他の例では、支持部１１０と被支持部１０２とが線で接触していてよく、面で接触していてもよい。
半導体ウエハ１００の下面２３を支持した状態においては、半導体ウエハ１００の自重により被支持部１０２の近傍に応力が発生する。この状態で半導体ウエハ１００をアニールすると、被支持部１０２に欠陥が発生する場合がある。本明細書では、当該欠陥をスリップ１２０と称する。当該欠陥は、半導体ウエハ１００における結晶構造の歪み（つまり結晶欠陥）である。スリップ１２０は、図２の矢印で示すように、被支持部１０２から上面２１に向かう方向に進展する。
半導体ウエハ１００は、半導体素子が形成される素子領域１３０を含む。本例の素子領域１３０は、半導体ウエハ１００の上面２１に接している。素子領域１３０は、半導体装置として残留する領域である。半導体ウエハ１００における素子領域１３０以外の領域は、製造工程において除去される。例えば半導体ウエハ１００は、製造工程における破損等を防ぐために、最終的に製造される半導体装置の半導体基板よりも厚く形成される。製造工程の終盤において、半導体装置の耐圧等に応じて半導体ウエハ１００の厚みが調整される。例えば半導体ウエハ１００の下面２３側を研削することで、半導体ウエハ１００の厚みが調整される。図１および図２では、厚みを調整する前の半導体ウエハ１００を示している。
上述したスリップ１２０が素子領域１３０まで進展すると、半導体素子の特性に影響を与えてしまう。例えば半導体素子の漏れ電流が増大し、また、耐圧が低下する等の影響が生じる場合がある。アニール温度が高いほど、スリップ１２０が発生および進展しやすくなる。特に、アニール温度が１０００℃以上の高温になると、スリップ１２０の発生が顕著となり、スリップ１２０が素子領域１３０まで到達する可能性が高くなる。
一方で、半導体装置の製造工程においては、半導体ウエハ１００を高温でアニールする場合が考えられる。例えば半導体ウエハ１００の素子領域１３０に注入した不純物を、注入位置から離れた位置まで拡散させる場合には、アニール温度が高くなる。このような場合、スリップ１２０が素子領域１３０に到達する可能性が高まる。低温でアニールすることでスリップ１２０の発生および進展を抑制できるが、不純物を十分拡散させようとするとアニール時間が長くなってしまい、製造工程のスループットが低下してしまう。
また、半導体ウエハ１００の直径が３００ｍｍ以上となると、スリップ１２０の発生が顕著となり、スリップ１２０が素子領域１３０まで到達する可能性が高くなる。これは半導体ウエハ１００の自重が大きくなり、被支持部１０２の近傍の応力が大きくなるためと考えられる。
また、半導体ウエハ１００中に最初から含まれる酸素濃度が８×１０１７／ｃｍ３以下となると、スリップ１２０の発生が顕著となり、スリップ１２０が素子領域１３０まで到達する可能性が高くなる。これは、酸素濃度が少なくなることによりスリップ１２０が進展しやすくなるためと考えられる。
図３は、本発明の一つの実施形態を説明する図である。本例においては、半導体ウエハ１００を高温（例えば１０００℃以上）でアニールする工程より前に、半導体ウエハ１００に第１不純物を含む不純物領域１４０を予め形成する。本明細書では、不純物領域１４０を形成する不純物を第１不純物と称する。不純物領域１４０は、半導体ウエハ１００の下面２３側に配置されている。下面２３側とは、半導体ウエハ１００の深さ方向の中央と、下面２３との間の領域を指す。不純物領域１４０は、他の領域よりも単位体積当たりの第１不純物の原子濃度（ａｔｏｍｓ／ｃｍ３）が局所的に高い領域である。本明細書では、単位体積当たりの不純物の原子濃度を、単に不純物濃度（／ｃｍ３）と称する場合がある。不純物濃度は、例えばＳＩＭＳ法（二次イオン質量分析法）等の公知の方法で測定できる。
下面２３から不純物領域１４０に到達したスリップ１２０は、不純物領域１４０に含まれる第１不純物により進展が抑制される。例えばシリコン結晶中を進展してきたスリップ１２０が第１不純物に接触すると、第１不純物を迂回できずに上面２１側への進展が抑制されることが考えられる。これにより不純物領域１４０は、下面２３からのスリップ１２０が、不純物領域１４０よりも上面２１側に進展することを抑制する。
不純物領域１４０が高濃度に含む第１不純物は例えば酸素である。ただし第１不純物は酸素に限定されない。第１不純物は、スリップ１２０の進展を抑制または阻害できる元素であればよい。第１不純物は窒素であってよく、水素であってよく、炭素であってよく、他の元素であってもよい。第１不純物は、半導体ウエハを形成する半導体材料とは異なる元素である。
不純物領域１４０の全体は、素子領域１３０よりも下面２３側に配置される。これにより、スリップ１２０が素子領域１３０に到達するのを抑制できる。また、素子領域１３０よりも下面２３側の領域を除去することで、不要な不純物領域１４０を除去できる。
不純物領域１４０は、下面２３と平行なＸＹ面（すなわち上面視）において、少なくとも被支持部１０２と重なるように配置されている。不純物領域１４０は、被支持部１０２の全体を覆うように配置されることが好ましい。また不純物領域１４０は、半導体ウエハ１００のエッジ２７から離れた領域に配置される。ＸＹ面における不純物領域１４０の範囲は、不純物領域１４０における不純物濃度のピーク値の半値以上の不純物濃度を有する領域を指してよく、ピーク値の１０％以上の不純物濃度を有する領域を指してよく、ピーク値の１％以上の不純物濃度を有する領域を指してもよい。複数の支持部１１０により複数の被支持部１０２が支持される場合、不純物領域１４０は複数の被支持部１０２と重なるように設けられる。不純物領域１４０は、被支持部１０２毎にＸＹ面において離散的に配置されてよく、ＸＹ面において連続して設けられた１つの不純物領域１４０が複数の被支持部１０２を覆っていてもよい。
不純物領域１４０をエッジ２７から離れた領域に配置することで、不純物領域１４０を形成しない領域を設けられるので、半導体ウエハ１００に含まれる第１不純物の総量を抑制できる。これにより、半導体装置の製造工程における半導体ウエハ１００の反りを抑制できる。例えば半導体ウエハ１００の全面に酸素を注入してアニールすると、アニール中に酸素が析出して半導体ウエハ１００が反る場合がある。これに対して不純物領域１４０を局所的に設けることで、半導体装置の製造工程における半導体ウエハ１００の反りを抑制できる。エッジ２７と不純物領域１４０との距離は１０ｍｍ以上であってよく、２０ｍｍ以上であってよく、３０ｍｍ以上であってもよい。
また、不純物領域１４０を被支持部１０２毎に離散的に設けることで、ＸＹ面における不純物領域１４０の面積を更に抑制して、第１不純物の総量を更に抑制できる。ＸＹ面において不純物領域１４０が設けられる面積は、半導体ウエハ１００の下面２３の面積の半分以下であってよく、１／４以下であってよく、１／１０以下であってもよい。
図４は、半導体装置の製造方法の一例を示すフローチャートである。本例の製造方法は、領域形成段階Ｓ４１０、アニール段階Ｓ４３０および除去段階Ｓ４４０を備える。製造方法は、上面側構造形成段階Ｓ４２０および下面側構造形成段階Ｓ４５０を更に備えてもよい。本例のアニール段階Ｓ４３０は、上面側構造形成段階Ｓ４２０に含まれている。
図５は、領域形成段階Ｓ４１０、上面側構造形成段階Ｓ４２０およびアニール段階Ｓ４３０を説明する図である。図５等における各段階の説明では、領域Ａの近傍の構造を示している。本例の半導体ウエハ１００は、Ｎ－型のウエハである。つまり、インゴットから切り出した直後の半導体ウエハ１００の全体には、リン等のドナーがほぼ均一に分布している。本明細書では、初期の半導体ウエハ１００の全体にほぼ均一に分布しているドナーを、バルクドナーと称する場合がある。
領域形成段階Ｓ４１０では、半導体ウエハ１００の下面２３側に不純物領域１４０を形成する。本例では、半導体ウエハ１００の下面２３から、酸素イオン等の第１不純物のイオンを注入することで、不純物領域１４０を形成している。不純物領域１４０は、上面視において被支持部１０２と重なり、且つ、半導体ウエハ１００のエッジ２７から離れた領域である。第１不純物のイオンは、下面２３から局所的に注入される。不純物領域１４０は、下面２３から所定の深さ位置において、被支持部１０２の全体と重なるように形成される。不純物領域１４０は、半導体ウエハ１００の下面２３に露出するように形成されてもよい。不純物領域１４０を形成するＺ軸上の位置は、不純物イオンの加速エネルギーにより調整できる。
次に上面側構造形成段階Ｓ４２０において、不純物領域１４０よりも上面２１側に、半導体素子の少なくとも一部の構造（上面側構造と称する場合がある）を形成する。本例の半導体素子はトレンチゲート型のトランジスタである。本例の上面側構造は、エミッタ領域１２、ベース領域１４およびゲートトレンチ４０を含む。図５においては、上面側構造を模式的に示している。エミッタ領域１２は、半導体ウエハの上面２１に接して設けられたＮ＋型の領域である。ベース領域１４は、エミッタ領域１２の下に設けられたＰ型の領域である。ベース領域１４よりも下方には、Ｎ－型のドリフト領域１８が設けられている。ドリフト領域１８の不純物濃度は、バルクドナーの濃度とほぼ同一であってよい。つまりドリフト領域１８は、エミッタ領域１２およびベース領域１４等の領域が形成されずに残存した領域であってよい。
ゲートトレンチ４０は、半導体ウエハ１００の上面２１から、ドリフト領域１８に達するまで設けられている。ゲートトレンチ４０は、ゲート電極４４およびゲート絶縁膜４２を含む。ゲート電極４４は、不純物がドープされたポリシリコン等の導電材料で形成されている。ゲート絶縁膜４２は、ゲート電極４４と半導体ウエハ１００との間に設けられ、これらを電気的に絶縁する。ゲート絶縁膜４２は、例えば酸化膜である。ゲートトレンチ４０の側面には、エミッタ領域１２およびベース領域１４が接している。ゲート電極４４に所定のゲート電圧が印加されると、ゲートトレンチ４０との境界のベース領域１４がＮ型に反転してチャネルが形成される。これにより、エミッタ領域１２とドリフト領域１８との間に電流が流れる。つまり、トランジスタがオン状態になる。
上面側構造は、層間絶縁膜３８およびエミッタ電極５２を含んでよい。エミッタ電極５２は、アルミニウム等の金属を含む電極である。エミッタ電極５２は、エミッタ領域１２と接続する。層間絶縁膜３８は、ゲート電極４４とエミッタ電極５２とを電気的に絶縁する。層間絶縁膜３８は、半導体ウエハ１００の上面２１において、ゲートトレンチ４０を覆うように設けられてよい。
エミッタ領域１２およびベース領域１４は、半導体ウエハ１００に不純物を注入して、アニール処理することで形成されてよい。当該アニール処理が、アニール段階Ｓ４３０に対応してよい。当該アニール処理では、搬送ボート２００の支持部１１０を用いて半導体ウエハ１００の下面２３における被支持部１０２を支持した状態で、半導体ウエハ１００をアニールする。
上述したように、アニール段階Ｓ４３０では、半導体ウエハ１００の下面２３にスリップ１２０が発生する場合がある。本例においては、スリップ１２０が発生した場合であっても、不純物領域１４０によりスリップ１２０の進展を抑制できる。このため、素子領域１３０までスリップ１２０が進展することを抑制できる。
図６は、除去段階Ｓ４４０および下面側構造形成段階Ｓ４５０を説明する図である。除去段階Ｓ４４０においては、半導体ウエハ１００の下面２３を含む領域を除去する。本例では、半導体ウエハ１００の下面２３をＣＭＰ等の方法で研削する。除去段階Ｓ４４０においては、半導体ウエハ１００の下面２３を含む領域を除去して、不純物領域１４０の全体を除去する。例えば、少なくとも不純物領域１４０の上端に到達するまで、半導体ウエハ１００の下面２３側を研削する。これにより、スリップ１２０が発生した領域を除去できる。除去段階Ｓ４４０を行った後、半導体ウエハ１００は下面２５を有する。下面２５は、元の下面２３よりも上面２１側に配置されている。
下面側構造形成段階Ｓ４５０では、除去段階Ｓ４４０の後において、半導体ウエハ１００の下面２５側に、半導体素子の少なくとも一部の構造（下面側構造と称する）を形成する。図６に示す半導体素子はＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）である。本例の下面側構造は、コレクタ領域２２およびコレクタ電極２４を含む。下面側構造は、バッファ領域２０を更に含んでもよい。コレクタ領域２２は、下面２５と接して設けられたＰ型の領域である。コレクタ電極２４は、下面２５に設けられた、アルミニウム等の金属を含む電極である。ゲート電極４４に印加されるゲート電圧により、エミッタ電極５２とコレクタ電極２４の間で電流を流すか否かが制御できる。バッファ領域２０は、ドリフト領域１８とコレクタ領域２２との間に設けられたＮ型の領域である。バッファ領域２０のドナー濃度は、ドリフト領域１８のドナー濃度よりも高い。バッファ領域２０は、ベース領域１４とドリフト領域１８のＰＮ接合から広がる空乏層が、コレクタ領域２２に到達することを抑制するフィールドストップ層として機能する。
図５および図６において説明した例によれば、高温のアニール段階Ｓ４３０を含む製造工程であっても、素子領域１３０にスリップ１２０が到達するのを抑制できる。このため、製造工程のスループットを高くしつつ、欠陥の少ない半導体装置を製造できる。
図７は、半導体ウエハ１００の深さ方向における不純物濃度分布の一例を示している。図７においては、不純物領域１４０に注入した酸素等の第１不純物の濃度分布を示しており、他の不純物の濃度は含まれていない。また図７では、アニール段階Ｓ４３０の後における濃度分布を示している。
不純物領域１４０の第１不純物濃度の最大値をＰ１とする。本例では、深さ位置Ｚ１に酸素イオン等の第１不純物を注入して不純物領域１４０を形成している。このため、不純物濃度分布は、深さ位置Ｚ１に頂点を有するピークを示す。本例の最大値Ｐ１は、当該ピークの頂点における第１不純物濃度である。
最大値Ｐ１は、１×１０１８／ｃｍ３以上であることが好ましい。最大値Ｐ１を１×１０１８／ｃｍ３以上とすることで、アニール温度が１０００℃以上の場合でも、スリップ１２０が素子領域１３０に到達することを抑制できた。最大値Ｐ１は、５×１０１８／ｃｍ３以上であってよく、１×１０１９／ｃｍ３以上であってもよい。
なお、酸素等の第１不純物は、半導体ウエハ１００の全体に分布している場合がある。例えば半導体のインゴットを形成する場合に、インゴットの全体に第１不純物が含まれる。半導体ウエハ１００は、当該インゴットから切り出されるので、半導体ウエハ１００の全体に第１不純物が含まれる場合がある。一例としてＭＣＺ法で形成したインゴットから切り出した半導体ウエハ１００の全体には、４×１０１７／ｃｍ３以下の酸素が含まれる。本例では、半導体ウエハ１００の全体に分布している第１不純物の濃度をＤとする。濃度Ｄは、半導体ウエハ１００の全体における第１不純物の濃度の平均値であってよい。最大値Ｐ１は、濃度Ｄの５倍以上であってよく、１０倍以上であってよく、５０倍以上であってもよい。本例の濃度Ｄは、４×１０１７／ｃｍ３以下である。不純物領域１４０を形成しておらず、且つ、酸素の平均濃度が４×１０１７／ｃｍ３以下の半導体ウエハでは、スリップ１２０の進展を抑制できなかった。
なお、不純物領域１４０の第１不純物の濃度は、１×１０２０／ｃｍ３未満であってよい。つまり最大値Ｐ１が１×１０２０／ｃｍ３未満であってよい。不純物領域１４０の第１不純物の濃度が高すぎると、第１不純物が素子領域１３０まで拡散して、半導体装置の特性に影響を与える可能性がある。不純物領域１４０の第１不純物の濃度は、５×１０１９／ｃｍ３以下であってよく、１×１０１９／ｃｍ３以下であってもよい。
本例では、半導体ウエハ１００の深さ方向における中央位置を、深さ位置Ｚｃとする。深さ位置Ｚ１は、下面２３と深さ位置Ｚｃとの間に配置されている。イオン注入により不純物を注入した場合、不純物濃度分布は、深さ位置Ｚ１の近傍を頂点とするピークを有する。当該ピークの深さ方向における半値全幅の範囲を、不純物領域１４０の深さ方向における幅Ｗ１とする。幅Ｗ１は、１００μｍ以下であってよい。不純物領域１４０は、それほど広い深さ範囲に形成せずとも、スリップ１２０の進展を抑制する効果が得られる。幅Ｗ１は、５０μｍ以下であってよく、２０μｍ以下であってよく、１０μｍ以下であってもよい。幅Ｗ１は、１μｍ以上であってよく、２μｍ以上であってよく、５μｍ以上であってもよい。幅Ｗ１は、半導体ウエハ１００の厚みＴ（上面２１から下面２３までの距離）の１０％以下であってよく、５％以下であってよく、１％以下であってもよい。
不純物領域１４０と下面２３との距離をＬ１とする。距離Ｌ１は１００μｍ以下であってよく、５０μｍ以下であってよく、２０μｍ以下であってもよい。距離Ｌ１は０μｍであってもよい。つまり不純物領域１４０は、下面２３に露出していてもよい。距離Ｌ１を小さくすることで、スリップ１２０が進展するＺ方向の距離を短くできる。
不純物領域１４０と上面２１との距離をＬ２とする。距離Ｌ２は４００μｍ以上であってよい。距離Ｌ２を確保することで、素子領域１３０を確保できる。距離Ｌ２は、２００μｍ以上であってもよい。距離Ｌ２は、形成すべき素子領域１３０の厚みによって設定できる。素子領域１３０と不純物領域１４０との距離は、０μｍ以上であってよく、１０μｍ以上であってよく、１００μｍ以上であってもよい。
なお半導体ウエハ１００の厚みＴが大きいほど、被支持部１０２における応力が大きくなりスリップ１２０が発生しやすくなる。また、厚みＴが大きいほど、発生したスリップ１２０がＸＹ面において広がりやすくなる。領域形成段階Ｓ４１０においては、半導体ウエハ１００の厚みＴに基づいて、不純物領域１４０における不純物濃度Ｐ１を調整してよい。例えば半導体ウエハ１００の厚みＴが大きいほど、不純物濃度Ｐ１を大きくする。これにより、スリップ１２０の進展を抑制しやすくなる。また、領域形成段階Ｓ４１０においては、半導体ウエハ１００の厚みＴに基づいて、ＸＹ面において不純物領域１４０を形成する範囲を調整してもよい。例えば半導体ウエハ１００の厚みＴが大きいほど、不純物領域１４０を形成する範囲を大きくする。これにより、ＸＹ面に広がりつつＺ軸方向に進展するスリップ１２０を、不純物領域１４０により阻害しやすくなる。不純物領域１４０のＸＹ面における大きさは、不純物領域１４０の下面２３からの距離に基づいて調整してもよい。例えば下面２３からの距離が大きいほど、不純物領域１４０を大きく形成してよい。これにより、ＸＹ面に広がりつつＺ軸方向に進展するスリップ１２０を、不純物領域１４０により阻害しやすくなる。
また、半導体ウエハ１００の全体の酸素濃度Ｄに応じて、スリップ１２０の発生しやすさ、および、進展しやすさが変化し得る。領域形成段階Ｓ４１０においては、半導体ウエハ１００の全体における酸素濃度Ｄに基づいて、不純物領域１４０における不純物濃度Ｐ１を調整してもよい。例えば酸素濃度Ｄが低いほど不純物濃度Ｐ１を低くする。不純物濃度Ｐ１は、注入する第１不純物のドーズ量により調整できる。これにより、スリップ１２０の進展を抑制しつつ、第１不純物を過剰に注入することを抑制できる。また、領域形成段階Ｓ４１０においては、半導体ウエハ１００の全体における酸素濃度Ｄに基づいて、ＸＹ面において不純物領域１４０を形成する範囲を調整してもよい。例えば酸素濃度Ｄが大きいほど、不純物領域１４０を形成する範囲を大きくする。これにより、スリップ１２０の進展を抑制しつつ、第１不純物を過剰に注入することを抑制できる。
図８は、領域形成段階Ｓ４１０における処理の一例を示す図である。本例の領域形成段階Ｓ４１０は、酸化膜形成段階Ｓ８０２、レジスト膜形成段階Ｓ８０４、不純物注入段階Ｓ８０６および膜除去段階Ｓ８０８を含む。
酸化膜形成段階Ｓ８０２では、半導体ウエハ１００の少なくとも下面２３に酸化膜３００を形成する。酸化膜３００は下面２３の全体を覆っている。本例では、半導体ウエハ１００の表面全体に酸化膜３００を形成する。本例の酸化膜形成段階Ｓ８０２では、拡散炉に半導体ウエハ１００を投入して、半導体ウエハ１００の全面を熱酸化して酸化膜３００を形成する。
次にレジスト膜形成段階Ｓ８０４において、酸化膜３００の上にレジスト膜３０２を形成する。レジスト膜３０２は、半導体ウエハ１００の下面２３に形成した酸化膜３００に積層する。レジスト膜形成段階Ｓ８０４においては、被支持部１０２と対応する位置のレジスト膜３０２に開口３０４を形成する。開口３０４は、ＸＹ面において被支持部１０２の全体と重なっている。レジスト膜形成段階Ｓ８０４においては、フォトリソグラフィーにより開口３０４を形成してよい。なお開口３０４は、半導体ウエハ１００の下面２３を露出させなくてよい。つまりレジスト膜形成段階Ｓ８０４においては、酸化膜３００が残存するように開口３０４を形成してよい。
次に不純物注入段階Ｓ８０６において、開口３０４から第１不純物を注入し、不純物領域１４０を形成する。不純物注入段階Ｓ８０６においては、酸化膜３００内に不純物を注入する深さ位置Ｚ１（図７参照）を設定してよく、酸化膜３００と半導体ウエハ１００の下面２３との境界に不純物を注入する深さ位置Ｚ１を設定してよく、半導体ウエハ１００内に不純物を注入する深さ位置Ｚ１を設定してもよい。本例の不純物注入段階Ｓ８０６では、半導体ウエハ１００の下面２３を含む領域に不純物領域１４０を形成する。不純物領域１４０の一部は、酸化膜３００内に形成されてもよい。
次に膜除去段階Ｓ８０８において、レジスト膜３０２および酸化膜３００を除去する。このような工程により、半導体ウエハ１００に不純物領域１４０を形成できる。本例の不純物領域１４０は、半導体ウエハ１００の下面２３に露出している。不純物領域１４０は、アニール段階Ｓ４３０により第１不純物が拡散することで、半導体ウエハ１００の下面２３に露出してもよい。また、酸化膜３００を設けることにより、不純物領域１４０を形成する工程において、半導体ウエハ１００を保護できる。また、酸化膜３００を介して第１不純物を注入することで、半導体ウエハ１００の下面２３に汚れ等が付着している場合でも、第１不純物の注入精度を維持しやすくなる。
本例の不純物注入段階Ｓ８０６においては、酸化膜３００の膜厚に応じて、第１不純物イオンの加速エネルギーを調整してよい。例えば酸化膜３００の膜厚が大きいほど、第１不純物イオンの加速エネルギーを大きくする。これにより、酸化膜３００によって半導体ウエハ１００を保護しつつ、酸化膜３００で覆われている半導体ウエハ１００に第１不純物を注入できる。
図９は、不純物領域１４０の他の構成例を示す図である。図９においては、領域Ａの近傍を示している。本例の領域形成段階Ｓ４１０においては、半導体ウエハ１００の厚み方向（Ｚ軸方向）における複数の位置に、不純物領域１４０を形成する。他の構造は、図３から図８において説明したいずれかの例と同様である。図９においては、不純物領域１４０－１および不純物領域１４０－２を形成する例を示しているが、３つ以上の不純物領域１４０を形成してもよい。不純物領域１４０を形成する深さ位置は、第１不純物イオンの加速エネルギーにより制御できる。
本例によれば、不純物領域１４０のＺ軸方向の幅Ｗ１を確保しやすくなる。また、不純物領域１４０は、スリップ１２０の進展を抑制する効果の他に、近傍の不要な成分を取り込んで第１不純物と結合させるゲッタリング効果も奏し得る。幅Ｗ１を確保することで、ゲッタリング効果を向上させることもできる。ゲッタリング効果とは、半導体ウエハ１００内に存在し、金属汚染等を引き起こす不純物を捕獲・固着する効果のことである。
例えば、不純物の種類、または、不純物イオンの加速エネルギーによっては、一つの濃度ピークの半値全幅が小さい場合も考えられる。この場合でも、複数の深さ位置に第１不純物のイオンを注入することで、不純物領域１４０の幅Ｗ１を確保できる。それぞれの深さ位置に注入した第１不純物の濃度ピークは、重なり合っていてよく、離れていてもよい。濃度ピークが離れているとは、２つの頂点の間にある谷部分の濃度が、頂点の濃度の半分未満であることを指す。それぞれの深さ位置における第１不純物の濃度は、それぞれ同一であってよく、異なっていてもよい。また、それぞれの深さ位置には、同一元素の第１不純物を注入してよく、異なる元素の第１不純物を注入してもよい。例えばそれぞれの深さ位置に酸素を注入してよく、いずれかの深さ位置に酸素を注入して、他のいずれかの深さ位置に窒素を注入してもよい。異なる元素の第１不純物を注入することで、多様な成分に対してゲッタリング効果を奏することができる。
また、領域形成段階Ｓ４１０においては、半導体ウエハ１００の下面２３からのＺ軸方向における距離が大きい不純物領域１４０ほど、ＸＹ面（すなわち上面視）において広い範囲に形成してよい。図９の例では、下面２３からの距離が大きい不純物領域１４０－２は、下面２３からの距離が小さい不純物領域１４０－１よりも広い範囲に形成されている。下面２３からＺ軸方向に離れるほど、被支持部１０２で発生したスリップ１２０（図３参照）はＸＹ方向に広がりやすくなる。下面２３に近い不純物領域１４０を小さく形成することで、スリップ１２０の進展を抑制しつつ、第１不純物のドーズ量を抑制できる。このため、半導体ウエハ１００の反りを抑制できる。
不純物領域１４０－１は、下面２３に露出していてよい。ＸＹ面において、不純物領域１４０－２の面積は、不純物領域１４０－１の１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。
図１０は、下面２３における被支持部１０２および不純物領域１４０の配置例を示す図である。なお不純物領域１４０は、下面２３に露出していてよく、露出していなくてもよい。図１０では、不純物領域１４０を下面２３に投影した位置を示している。
本例の半導体ウエハ１００は、アニール段階Ｓ４３０等において複数の支持部１１０（図３参照）により支持される複数の被支持部１０２を有する。領域形成段階Ｓ４１０では、それぞれの被支持部１０２に対して不純物領域１４０を形成する。図１０に示すように、それぞれの不純物領域１４０は、対応する被支持部１０２の全体を覆うように形成されている。また、それぞれの不純物領域１４０は、互いに離れて配置されている。
半導体ウエハ１００は、位置決めのための基準点１０４を有してよい。基準点１０４は、半導体ウエハ１００のエッジに設けられたノッチ（切り欠き）であってよい。ただし基準点１０４はノッチに限定されない。基準点１０４は、半導体ウエハ１００の画像から検出できるものであればよい。
製造方法は、基準点１０４を検出する基準検出段階を備えてよい。基準検出段階では、半導体ウエハ１００の画像から基準点１０４を検出する。領域形成段階Ｓ４１０において、基準点１０４の位置に基づいて不純物領域１４０を形成する位置を制御してよい。基準点１０４に対する被支持部１０２の相対位置は、製造装置等に予め設定されていることが好ましい。
不純物領域１４０は、ＸＹ面において矩形であってよい。不純物領域１４０は、例えばオープンフレーム露光を用いて形成されてよい。オープンフレーム露光では、半導体ウエハ１００に塗布したレジスト膜上にマスクを形成せずに、レジスト膜を所定のパターンに露光する。また、例えば、光を透過するパターンが形成されたレチクルを用いて光の形状を成形して、レジスト膜を露光してもよい。当該レジスト膜に形成された開口を介して第１不純物を注入することで不純物領域１４０を形成する。
図１１は、不純物領域１４０の形状の他の例を示す図である。本例の不純物領域１４０は、ＸＹ面において円形状を有する。不純物領域１４０は、例えばレジストマスクを用いて形成されてよい。つまり半導体ウエハ１００に塗布したレジスト膜上に所定のパターンのスクを形成して、レジスト膜を露光してよい。
図１２は、下面２３における被支持部１０２および不純物領域１４０の他の配置例を示す図である。図１０および図１１においては被支持部１０２および不純物領域１４０が４個ずつ配置されていたが、本例の半導体ウエハ１００には、被支持部１０２および不純物領域１４０が３個ずつ配置されている。
領域形成段階Ｓ４１０においては、下面２３における被支持部１０２の個数に基づいて、不純物領域１４０を形成する範囲、および、不純物領域１４０における不純物濃度の少なくとも一方を制御してよい。被支持部１０２の個数に応じて、１つの被支持部１０２に加わる半導体ウエハ１００の重さが変動する。このため、被支持部１０２の個数に応じて、１つの被支持部１０２におけるスリップ１２０の発生のしやすさ、または、スリップ１２０の進展のしやすさが変化する場合がある。被支持部１０２の個数に応じて不純物領域１４０の大きさ、または、不純物濃度を制御することで、適切な大きさ及び不純物濃度を有する不純物領域１４０を形成できる。領域形成段階Ｓ４１０では、被支持部１０２の個数が少ないほど、それぞれの不純物領域１４０を大きくし、または、不純物濃度を高くしてよい。
図１３は、不純物領域１４０の形状の他の例を示す図である。図１０から図１２の例においては、不純物領域１４０のＸＹ面での形状は正多角形または正円である。本例の不純物領域１４０は、ＸＹ面のいずれかの方向に長手（または長軸）を有してよい。例えば不純物領域１４０は長方形である。
ＸＹ面においてスリップ１２０が進展しやすい方向が存在する場合、領域形成段階Ｓ４１０では、当該方向に長手を有する不純物領域１４０を形成してよい。スリップ１２０が進展しやすい方向は、過去の製造実績等から検出してよく、他の条件から推定してもよい。例えば、結晶方位に応じて、スリップ１２０が進展しやすい方向は異なり得る。領域形成段階Ｓ４１０では、半導体ウエハ１００の結晶方位に基づいて、不純物領域１４０の形状を制御してよい。
また、スリップ１２０が進展しやすい方向が複数存在する場合、不純物領域１４０は、ＸＹ面の複数の方向に長手を有してよい。例えば不純物領域１４０は、ＸＹ面において十字形状（すなわち直交する２つの長方形）を有してよい。半導体ウエハ１００が結晶面方位（１００）を持つシリコンウエハの場合、不純物領域１４０は、直交する結晶方位（００１）および（０１０）の２つの方向に長手を有する十字形状であってよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
１２・・・エミッタ領域、１４・・・ベース領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・下面、２７・・・エッジ、３８・・・層間絶縁膜、４０・・・ゲートトレンチ、４２・・・ゲート絶縁膜、４４・・・ゲート電極、５２・・・エミッタ電極、１００・・・半導体ウエハ、１０２・・・被支持部、１０４・・・基準点、１１０・・・支持部、１２０・・・スリップ、１３０・・・素子領域、１４０・・・不純物領域、２００・・・搬送ボート、３００・・・酸化膜、３０２・・・レジスト膜、３０４・・・開口

Claims (18)

  1. 支持部を用いて半導体ウエハの下面における被支持部を支持した状態で前記半導体ウエハをアニールする工程を有する半導体装置の製造方法であって、
    上面視において前記被支持部と重なり、且つ、前記半導体ウエハのエッジから離れた領域に第１不純物を含む不純物領域を形成する領域形成段階と、
    前記支持部により前記半導体ウエハの前記下面を支持した状態で、前記半導体ウエハをアニールするアニール段階と、
    前記半導体ウエハの前記下面を含む領域を除去して、前記不純物領域を除去する除去段階と
    を備える半導体装置の製造方法。
  2. 前記アニール段階では、複数の前記支持部により複数の前記被支持部を支持し、
    前記領域形成段階では、それぞれの前記被支持部に対して前記不純物領域を形成し、
    それぞれの前記不純物領域は互いに離れている
    請求項１に記載の半導体装置の製造方法。
  3. 前記領域形成段階で形成した前記不純物領域は、前記半導体ウエハの前記下面に露出している
    請求項１または２に記載の半導体装置の製造方法。
  4. 前記半導体ウエハにおける基準点を検出する基準検出段階を更に備え、
    前記領域形成段階において、前記基準点の位置に基づいて前記不純物領域を形成する位置を制御する
    請求項１から３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記領域形成段階において、前記半導体ウエハの厚みに基づいて、前記不純物領域を形成する範囲、および、前記不純物領域における不純物濃度の少なくとも一方を制御する
    請求項１から４のいずれか一項に記載の半導体装置の製造方法。
  6. 前記領域形成段階において、前記半導体ウエハの酸素濃度に基づいて、前記不純物領域を形成する範囲、および、前記不純物領域における不純物濃度の少なくとも一方を制御する
    請求項１から５のいずれか一項に記載の半導体装置の製造方法。
  7. 前記領域形成段階において、前記被支持部の個数に基づいて、前記不純物領域を形成する範囲、および、前記不純物領域における不純物濃度の少なくとも一方を制御する
    請求項１から６のいずれか一項に記載の半導体装置の製造方法。
  8. 前記領域形成段階において、前記半導体ウエハの結晶方位に基づいて、前記不純物領域を形成する範囲の形状を制御する
    請求項１から７のいずれか一項に記載の半導体装置の製造方法。
  9. 前記領域形成段階において、前記半導体ウエハの厚み方向における複数の位置に、前記不純物領域を形成する
    請求項１から８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記領域形成段階において、前記半導体ウエハの前記下面からの距離が大きい前記不純物領域ほど、上面視において広い範囲に形成する
    請求項９に記載の半導体装置の製造方法。
  11. 前記第１不純物は酸素である
    請求項１から１０のいずれか一項に記載の半導体装置の製造方法。
  12. 前記アニール段階の後において、前記不純物領域の前記第１不純物の濃度の最大値が１×１０１８／ｃｍ３以上である
    請求項１から１１のいずれか一項に記載の半導体装置の製造方法。
  13. 前記アニール段階の後において、前記不純物領域の前記第１不純物の濃度が１×１０２０／ｃｍ３未満である
    請求項１２に記載の半導体装置の製造方法。
  14. 前記領域形成段階において、前記半導体ウエハの前記下面から前記第１不純物を注入する
    請求項１から１３のいずれか一項に記載の半導体装置の製造方法。
  15. 前記アニール段階の後において、前記不純物領域の深さ方向の幅が１００μｍ以下である
    請求項１から１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記アニール段階において、１０００℃以上で前記半導体ウエハを加熱する
    請求項１から１５のいずれか一項に記載の半導体装置の製造方法。
  17. 前記不純物領域は、前記半導体ウエハの上面から４００μｍ以上離れている
    請求項１から１６のいずれか一項に記載の半導体装置の製造方法。
  18. 前記領域形成段階において、前記半導体ウエハの前記下面に酸化膜を形成し、前記酸化膜上にレジスト膜を形成し、前記被支持部と対応する位置の前記レジスト膜に開口を形成し、前記開口から前記第１不純物を注入し、前記レジスト膜および前記酸化膜を除去する
    請求項１から１７のいずれか一項に記載の半導体装置の製造方法。
JP2021202710A 2021-12-14 2021-12-14 半導体装置の製造方法 Pending JP2023088072A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021202710A JP2023088072A (ja) 2021-12-14 2021-12-14 半導体装置の製造方法
US17/969,710 US20230187221A1 (en) 2021-12-14 2022-10-20 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021202710A JP2023088072A (ja) 2021-12-14 2021-12-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2023088072A true JP2023088072A (ja) 2023-06-26

Family

ID=86694967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021202710A Pending JP2023088072A (ja) 2021-12-14 2021-12-14 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20230187221A1 (ja)
JP (1) JP2023088072A (ja)

Also Published As

Publication number Publication date
US20230187221A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
US11824095B2 (en) Semiconductor device and semiconductor device manufacturing method
US9006864B2 (en) Radiation induced diode structure
US20160307993A1 (en) Semiconductor device and method of manufacturing semiconductor device
US10629441B2 (en) Method of manufacturing semiconductor device
JP2021182614A (ja) 半導体装置および半導体装置の製造方法
US10424637B2 (en) Method of manufacturing semiconductor device
JP2022019921A (ja) 半導体装置
US20200258998A1 (en) Method of manufacturing semiconductor device
JP2023088072A (ja) 半導体装置の製造方法
JPH10313011A (ja) 半導体基板及びその製造方法
JP2023022507A (ja) 半導体装置の製造方法
JPH11307545A (ja) 炭化珪素半導体装置の製造方法
JP7486483B2 (ja) パワー半導体デバイスおよびそのようなデバイスを製造するためのシャドーマスクフリー方法
US5556793A (en) Method of making a structure for top surface gettering of metallic impurities
US20230085529A1 (en) Semiconductor device and manufacturing method
JP6861914B1 (ja) 半導体装置及び半導体装置の製造方法
US20230081512A1 (en) Semiconductor device and manufacturing method
WO2022014624A1 (ja) 半導体装置
CN116206959A (zh) 一种半导体器件及其制造方法和电子装置
JP2023043137A (ja) 半導体装置および製造方法
JP2022115676A (ja) 窒化物半導体装置の製造方法及び窒化物半導体装置
KR100275950B1 (ko) 반도체장치의활성영역분리방법
KR100702131B1 (ko) 반도체 소자의 제조방법
KR100264210B1 (ko) 반도체장치의 활성영역 분리방법
KR20110118966A (ko) 반도체 장치의 제조 방법