DE19728282A1 - Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat - Google Patents
Herstellverfahren für einen Isolationsgraben in einem SOI-SubstratInfo
- Publication number
- DE19728282A1 DE19728282A1 DE1997128282 DE19728282A DE19728282A1 DE 19728282 A1 DE19728282 A1 DE 19728282A1 DE 1997128282 DE1997128282 DE 1997128282 DE 19728282 A DE19728282 A DE 19728282A DE 19728282 A1 DE19728282 A1 DE 19728282A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- crystalline silicon
- silicon
- etched
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76275—Vertical isolation by bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
- H01L21/76286—Lateral isolation by refilling of trenches with polycristalline material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
Die Erfindung betrifft ein Herstellverfahren für einen Isola
tionsgraben in einem Direct Wafer Bond Si/SiO2/Si-Substrat
für Hochvolt ICs, bei dem das Substrat im wesentlichen aus
einer ersten einkristallinen Siliziumscheibe, einer darauf
angeordneten dielektrisch isolierten Schicht aus SiO2 und ei
ner darauf angeordneten zweiten einkristallinen Silizium
schicht vom ersten Leitfähigkeitstyp besteht.
Als Hochvolt ICs oder Hochvolt Smart Power ICs werden mono
lithisch integrierte Schaltkreises bezeichnet, bei denen
meist mehrere Leistungstransistoren zusammen mit Niedervolt
schaltungen auf einem Chip integriert sind und die für Span
nungen größer 100 Volt geeignet sind. Die einzelnen Nieder
voltschaltungsteile dienen zur Ansteuerung, Diagnose und
Schutz der Leistungstransistoren. Oftmals ist auch die zur
Steuerung des Verbrauchers benötigte Niedervoltelektronik mit
auf dem Chip integriert, z. B. die Schaltung zur Erzeugung
des Pulsweitenmusters bei einem Motorstromrichter. Lei
stungstransistoren und Niedervoltbauelemente können sich da
bei auf beliebigen elektrischen Potential befinden. Die Tech
nologien zur Herstellung von Hochvolt ICs unterscheiden sich
in den Bauelementkonzepten für die Hochspannungstransistoren
und in welcher Weise die einzelnen Schaltungsteile eines
Hochvolt IC gegeneinander isoliert sind.
Direct Wafer gebondete Si/SiO2/Si-Scheiben mit einer einige
µm dicken vergrabenen Oxidschicht werden seit einigen Jahren
hergestellt und eröffnen die Perspektive für eine di
elektrisch isolierte Hochvolt-IC-Technologie, die weitgehend
ohne die Nachteile der bisher üblichen Technologie ist.
Es ist bekannt, die Hoch- und Niederspannungsbauelemente
durch dielektrische Isolation elektrisch vollständig gegen
einander zu isolieren. Die isolierende Schicht des
SOI-Substrats stellt die vertikale Isolation sicher, während die
laterale Isolation der Bauelemente durch mit isolierendem Ma
terial gefüllte Graben realisiert wird. Für viele Anwendungen
wird das Spannungsverhalten der Bauelemente dadurch verbes
sert, daß vor dem Auffüllen der Graben mit Oxid die Seiten
wände der Graben über die gesamte Tiefe bis zur isolierenden
Schicht des SOI-Materials n⁺- oder p⁺-dotiert werden.
Zur Herstellung der lateralen Isolierung ist es bekannt, nach
der Ätzung des Grabens zunächst die Dotierung der Seitenwände
durchzuführen. Diese Dotierung erfolgt z. B. durch Ausdiffu
sion aus dotierten Glasern wie BSG oder PSG, durch Belegung
aus der Gasphase oder durch Ionenimplantation. Da in Hoch
spannungs-ICs Grabentiefen um 20 µm mit Aspektverhältnissen
(d. h. der Quotient Grabentiefe zu Grabenbreite) von 5 bis 10
auftreten, ist es problematisch, durch Ionenimplantation bei
der Dotierung der Seitenwände ein Diffusionsgebiet mit einer
gleichförmigen, vorgebbaren Ausdehnung herzustellen. Bei der
Dotierung durch Ausdiffusion aus Glasern oder Belegung aus
der Gasphase muß nach der Bildung des Diffusionsgebietes die
Schicht aus dotiertem Glas oder die Belegungsschicht wieder
entfernt werden, um eine unkontrollierte Ausdiffusion aus
diesen Schichten oder eine Kontamination des Equipment im
weiteren Prozeßablauf zu vermeiden. Die als Dotierquellen
dienenden Schichten müssen daher restefrei entfernt werden.
Dabei besteht die Gefahr, daß die isolierende Schicht des
SOI-Substrats angegriffen wird. Dieses Verfahren ist demnach
sehr aufwendig.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren
zur Herstellung von einem Isolationsgraben in einem
SOI-Substrat, in dem Logikbauelemente und Hochspannungs-Lei
stungsbauelemente integriert sind, anzugeben, mit dem auf
einfache Art und Weise in den Seitenwänden des Grabens Diffu
sionsgebiete definierter Ausdehnung herstellbar sind und mit
dem der Graben lunkerfrei aufgefüllt werden kann.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren der
eingangs genannten Art gelöst, das folgende Schritte umfaßt:
- a) In die zweite einkristalline Siliziumschicht vom ersten Leitfähigkeitstyp wird ein Graben geätzt, der bis auf die isolierende Schicht reicht;
- b) der Graben wird mit hochdotiertem Polysilizium vom zweiten Leitfähigkeitstyp aufgefüllt;
- c) durch Ausdiffusion aus dem hochdotierten Polysilizium wer den in den Seitenwänden des Grabens Diffusionsgebiete vom zweiten Leitfähigkeitstyp erzeugt.
An die Qualität der Auffüllung mit hochdotiertem Polysilizium
müssen hierbei keine großen Anforderungen gestellt werden, da
die in den Seitenwänden des Grabens erzeugten Diffusionsge
biete die Auffüllung mit Polysilizium von der entstehenden
Silizium-Insel abschirmt. Ferner ist diese Vorgehensweise
vorteilhaft, da kein mechanischer Streß in dem SOI-Substrat
entsteht, so daß auch keine Scheibenverbiegungen auftreten.
Dies ist auf die gute physikalische und chemische Verträg
lichkeit des Polysilizium mit den einkristallinen Silizium
zurückzuführen. Ferner ist das Verfahren gegenüber dem Stand
der Technik sehr einfach, da Auffüllung der Gräben und Diffu
sion der Seitenwände in einem Schritt erfolgen und keine wei
teren Schritte benötigt werden.
Vorzugsweise weist die zweite einkristalline Siliziumschicht
eine (110)-Orientierung auf. Durch diese Orientierung wird
eine Erzeugung von vertikal verlaufenden Gräben durch eine
naßchemische Atzung entschieden erleichtert und beschleunigt,
so daß die Tiefe der Gräben sehr große Werte annehmen kann.
Es sind dabei Grabentiefen von mehr als 100 µm möglich. Als
Ätzagens wird vorzugsweise KOH verwendet.
Die Erfindung ist in der Zeichnung beispielsweise veranschau
licht und im nachstehenden im einzelnen anhand der Zeichnung
beschrieben. Es zeigen:
Fig. 1 einen Schnitt durch ein SOI-Substrat mit lateralen
Isolationsgräben gemäß der vorliegenden Erfindung,
Nach der Zeichnung besteht das SOI-Substrat aus einer ersten
einkristallinen Siliziumscheibe 1, die z. B. p⁺-dotiert ist,
einer darauf angeordneten dielektrisch isolierenden Schicht 2
aus SiO2 und einer darauf angeordneten zweiten einkristalli
nen Siliziumschicht 3. Das SOI-Substrat ist vorzugsweise nach
dem Direct Wafer Bonding (DWB) oder Silicon Direct Bonding
(SDB)-Verfahren, das z. B. aus Yu Ohata et al., IEEE, 1987,
Seiten 443 bis 446, bekannt ist, hergestellt.
Die Dicke der dielektrisch isolierenden Schicht 2 beträgt z. B.
2 µm. Die Dicke der zweiten einkristallinen Silizium
schicht 3 beträgt z. B. 20 µm. Die zweite einkristalline Si
liziumschicht 3 ist in den gezeigten Ausführungsbeispielen
schwach n-dotiert. Die Dotierstoffkonzentration in der ein
kristallinen Siliziumschicht 3 beträgt z. B. 1014 Phosphora
tome/cm3. In der einkristallinen Siliziumschicht 3 werden
später aktive und/oder passive Bauelemente hergestellt.
Wie aus der Fig. 1 zu ersehen ist, sind in die einkri
stalline Siliziumschicht 3 laterale Isolationsgräben 4 einge
bracht. Die hier gezeigten lateralen Isolationsgräben 4 wur
den durch naßchemisches Atzen hergestellt. Die hier gezeigte
einkristalline Siliziumschicht 3 weist eine
(110)-Orientierung auf, um das naßchemische Atzen zu erleichtern
und zu beschleunigen. Die so hergestellten lateralen Isolati
onsgräben 4 wurden anschließend mit Polysilizium 5 aufge
füllt. Das Polysilizium 5 ist hier p⁺-dotiert.
Durch die erfolgende Ausdiffusion aus dem p⁺-dotierten Poly
silizium 5 in die Seitenwände 6 der Isolationsgräben 4 ent
stehen dort p-dotierte Diffusionsgebiete 7. Durch diese in
den Seitenwänden 6 der Isolationsgraben 4 entstandenen
p-dotierten Diffusionsgebiete 7 werden die entstandenen
n-dotierten Inseln 8 von der p⁺-dotierten Polysiliziumauffül
lung abgeschirmt.
Die so entstandene laterale Isolation kann als Kombiisolation
aufgefaßt werden, da sie eine Kombination einer Junction-Iso
lierung mit einer herkömmlichen dielektrischen Isolierung
ist. Mit dem erfindungsgemäßen Verfahren sind auf sehr einfa
che Art qualitativ hochwertige laterale Isolationsgräben in
einem SOI-Substrat herstellbar.
Claims (3)
1. Verfahren zur Herstellung eines Isolationsgrabens (4) in
einem Direct Wafer Bond Si/SiO2/Si-Substrat für Hochvolt ICs,
bei dem das Substrat im wesentlichen aus einer ersten einkri
stallinen Siliziumscheibe (1), einer darauf angeordneten die
lektrisch isolierenden Schicht (2) aus SiO2 und einer darauf
angeordneten zweiten einkristallinen Siliziumschicht (3) vom
ersten Leitfähigkeitstyp besteht, mit folgenden Schritten:
- a) In die zweite einkristalline Siliziumschicht (3) wird ein Isolationsgraben (4) geätzt, der bis auf die isolierende Schicht (2) reicht;
- b) der Isolationsgraben (4) wird mit hochdotiertem Polysili zium (5) vom zweiten Leitfähigkeitstyp aufgefüllt;
- c) durch Ausdiffusion aus dem hochdotierten Polysilizium wer den in den Seitenwänden (6) des Isolationsgrabens (4) Dif fusionsgebiete (7) vom zweiten Leitfähigkeitstyp erzeugt.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die zweite einkristalline Siliziumschicht (3) eine Kri
stallorientierung in (110)-Richtung aufweist.
3. Verfahren nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß der Isolationsgraben naßchemisch geätzt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997128282 DE19728282A1 (de) | 1997-07-02 | 1997-07-02 | Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE1997128282 DE19728282A1 (de) | 1997-07-02 | 1997-07-02 | Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19728282A1 true DE19728282A1 (de) | 1999-01-07 |
Family
ID=7834429
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1997128282 Withdrawn DE19728282A1 (de) | 1997-07-02 | 1997-07-02 | Herstellverfahren für einen Isolationsgraben in einem SOI-Substrat |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19728282A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006002903A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0631306A1 (de) * | 1993-06-23 | 1994-12-28 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
DE4404757A1 (de) * | 1994-02-15 | 1995-08-17 | Siemens Ag | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat |
DE19500392A1 (de) * | 1995-01-09 | 1996-07-18 | Siemens Ag | Integrierte Schaltungsstruktur und Verfahren zu deren Herstellung |
DE19528573A1 (de) * | 1995-08-03 | 1997-02-06 | Siemens Ag | Photodiode und Verfahren zu deren Herstellung |
-
1997
- 1997-07-02 DE DE1997128282 patent/DE19728282A1/de not_active Withdrawn
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0631306A1 (de) * | 1993-06-23 | 1994-12-28 | Siemens Aktiengesellschaft | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
US5416041A (en) * | 1993-09-27 | 1995-05-16 | Siemens Aktiengesellschaft | Method for producing an insulating trench in an SOI substrate |
DE4404757A1 (de) * | 1994-02-15 | 1995-08-17 | Siemens Ag | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat |
DE19500392A1 (de) * | 1995-01-09 | 1996-07-18 | Siemens Ag | Integrierte Schaltungsstruktur und Verfahren zu deren Herstellung |
DE19528573A1 (de) * | 1995-08-03 | 1997-02-06 | Siemens Ag | Photodiode und Verfahren zu deren Herstellung |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006002903A1 (de) * | 2006-01-20 | 2007-08-02 | Infineon Technologies Austria Ag | Verfahren zur Behandlung eines Sauerstoff enthaltenden Halbleiterwafers und Halbleiterbauelement |
CN101405847A (zh) * | 2006-01-20 | 2009-04-08 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0631306B1 (de) | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien | |
EP0256315B1 (de) | Integrierte Bipolar- und komplementäre MOS-Transistoren auf einem gemeinsamen Substrat enthaltende Schaltung und Verfahren zu ihrer Herstellung | |
DE69931890T2 (de) | Integrierter Leistungsschaltkreis mit vertikalem Stromfluss und dessen Herstellungsverfahren | |
DE10234601B4 (de) | Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür | |
DE3618000A1 (de) | Verfahren zur herstellung von transistoren auf einem siliziumsubstrat | |
DE4300986C2 (de) | Halbleitervorrichtung zur Elementisolierung und Herstellungsverfahren derselben | |
DE10345346A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
DE10309997A1 (de) | Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür | |
DE3129558C2 (de) | ||
DE3105118A1 (de) | Verfahren zur herstellung einer integrierten schaltung mit komplementaeren bipolaren transistoren und komplementaeren isolierschicht-gate-feldeffekttransistoren auf einem gemeinsamen substrat | |
DE4340590A1 (de) | Grabenisolation unter Verwendung dotierter Seitenwände | |
DE102005010944A1 (de) | Verfahren zur Herstellung eines Trägerscheibenkontaktes in grabenisolierten integrierten SOI Schaltungen mit Hochspannungsbauelementen | |
DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
DE4404757C2 (de) | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat | |
EP0001574A1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
DE19654280A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE10324433B4 (de) | Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil | |
DE4211050C2 (de) | Verfahren zur Herstellung eines Bipolartransistors in einem Substrat | |
DE19929859A1 (de) | Trenchkondensator | |
DE4320062C2 (de) | Verfahren zum Isolieren einzelner Elemente in einem Halbleiterchip | |
EP0855088B1 (de) | Verfahren zum erzeugen einer grabenisolation in einem substrat | |
DE19727264B4 (de) | Halbleitervorrichtung mit einer t-förmigen Feldoxidschicht und Verfahren zu deren Herstellung | |
DE4415955A1 (de) | Verfahren zur Herstellung eines Halbleiter-MOS-Transistors | |
DE10261308A1 (de) | Bildung einer PBL-SiN-Barriere mit hohem Streckungsverhältnis | |
DE69937106T2 (de) | Verfahren zur Herstellung von Strukturen mit vergrabenen Oxidbereichen in einem Halbleitersubstrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
8125 | Change of the main classification |
Ipc: H01L 21/762 |
|
8139 | Disposal/non-payment of the annual fee |