DE4021377A1 - Verfahren zur herstellung einer halbleiteranordnung - Google Patents
Verfahren zur herstellung einer halbleiteranordnungInfo
- Publication number
- DE4021377A1 DE4021377A1 DE4021377A DE4021377A DE4021377A1 DE 4021377 A1 DE4021377 A1 DE 4021377A1 DE 4021377 A DE4021377 A DE 4021377A DE 4021377 A DE4021377 A DE 4021377A DE 4021377 A1 DE4021377 A1 DE 4021377A1
- Authority
- DE
- Germany
- Prior art keywords
- ion
- layer
- getter
- semiconductor
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims description 92
- 238000005468 ion implantation Methods 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 58
- 238000010438 heat treatment Methods 0.000 claims description 45
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 23
- 229910052796 boron Inorganic materials 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 10
- 239000003574 free electron Substances 0.000 claims description 7
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000015654 memory Effects 0.000 claims description 4
- 239000007943 implant Substances 0.000 claims description 2
- 210000004072 lung Anatomy 0.000 claims 1
- 238000005247 gettering Methods 0.000 description 28
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 21
- 230000007547 defect Effects 0.000 description 16
- 239000013078 crystal Substances 0.000 description 11
- 229910001385 heavy metal Inorganic materials 0.000 description 11
- 229910052742 iron Inorganic materials 0.000 description 10
- 230000005855 radiation Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 8
- 238000000926 separation method Methods 0.000 description 7
- 238000011282 treatment Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000035515 penetration Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000035508 accumulation Effects 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 239000000356 contaminant Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011068 loading method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910052723 transition metal Inorganic materials 0.000 description 3
- 150000003624 transition metals Chemical class 0.000 description 3
- 229910015900 BF3 Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052776 Thorium Inorganic materials 0.000 description 2
- 229910052770 Uranium Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- -1 iron ions Chemical class 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241001212789 Dynamis Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000005260 alpha ray Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 244000052616 bacterial pathogen Species 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001010 compromised effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002285 radioactive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011342 resin composition Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
- H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft ein Verfahren zur Herstellung einer
verbesserte Eigenschaften aufweisenden Halbleiteranordnung
mittels einer Gettertechnik.
Bei der Herstellung einer Halbleiteranordnung unvermeidlich
in ein Halbleiter-Substrat eingeschleppte Verunreinigungen,
wie unerwünschte Fremdatome oder Dotierstoffe (u.a. Schwer
metalle), bilden Zentren, die freie Elektronen (oder
Elektronenlöcher) einfangen und freigeben, so daß an einem
pn-Übergang ein Streustrom fließt, welcher die elektrischen
Charakteristika oder Eigenschaften der Halbleiteranordnung
verschlechtert. Bei einem MOS-Halbleiterelement verringert
beispielsweise ein solcher Streustrom die Steilheit (mutual
conductance) o.dgl., wodurch unweigerlich das Ausbringen
an Halbleiteranordnungen herabgesetzt wird. Schwermetalle,
auch wenn sie in sehr kleiner Menge vorhanden sind, können
das Ausbringen oder die Eigenschaften der Halbleiteranord
nungen erheblich beeinträchtigen, speziell dann, wenn jede
Anordnung eine ziemlich stark begrenzte Größe besitzt und
dennoch eine größere Zahl von Elementen aufweist, wie dies
bei neueren Halbleiteranordnungen der Fall ist.
Zur Vermeidung einer solchen Verunreinigung wird eine Getter
methode zum Absorbieren von Schwermetallen angewandt. Insbe
sondere werden dabei die Rückseite eines Halbleiter-Substrats
mechanisch beschädigt oder in die Substratrückseite Fremd
atome eingeführt, um die Schwermetalle zu absorbieren. Für
die erfolgreiche Durchführung dieser Rückseitenbehandlung
muß eine zusätzliche (Verfahrens-)Stufe durchgeführt werden,
um eine Verunreinigung von der Vorderseite des Substrats
her zu vermeiden, oder das Substrat muß über eine lange
Zeitspanne auf eine hohe Temperatur erwärmt werden. Die
langzeitige Wärmebehandlung ist in den meisten Fällen für
die Herstellung oder Ausbildung einer Mikrostrukturanordnung
ungünstig. Zudem stellt die Rückseitenbehandlung eine der
Anfangsstufen bei der Herstellung einer Halbleiteranordnung
dar; ihre Wirkung nimmt bei der Durchführung anschließender
Wärmebehandlungen oder thermischer Stufen allmählich ab.
Ein sogen. "weicher" oder "sporadischer Fehler", der durch
überschüssige Ladungsträger, die bei Beaufschlagung mit
Strahlung, wie α-Strahlung, entstehen, hervorgerufen wird,
ist ein bei Halbleiterspeichern auffälliges Problem. Dieses
wird insbesondere bei dynamischen RAMs von 64KB und dynami
schen RAMs (noch) höherer Speicherkapazitäten als ernst
liches Problem und auch als gleich großes Problem bei stati
schen RAMs mit Hochwiderstands-Lastzellen angesehen.
Der
sogen. weiche oder sporadische Fehler ist in "LSI HANDBOOK",
herausgegeben von The Institute of Electronics and
Communication Engineers of Japan, S. 677-678, 30. Novem
ber 1984, verlegt durch OHM Inc., Japan, abgehandelt.
Zur Verhinderung des sogen. weichen oder sporadischen Fehlers
(im folgenden einfach als weicher Fehler bezeichnet) bedient
man sich verschiedener Methoden, u.a. folgender Methoden:
Verringerung der Menge an im Einkapselungsmaterial (d.h.
Kunstharzmasse) enthaltenen α-Strahlern, wie U und Th;
Auslegung der Schaltungsausgestaltung zur Erhöhung der kri
tischen Ladung auf Kosten der Zahl der Bitleitungen und der
Empfindlichkeit des Meß- oder Leseverstärkers; und Be
schichten des LSI-Chips mit einer (Kunst-)Harzschicht einer
ausreichend großen Dicke, um das Eindringen von α-Strahlung
in den Chip zu verhindern. Die α-Strahlungseindringung von
innerhalb und außerhalb der (des) Verkapselung oder Gehäuses
kann z.B. dadurch auf ein Mindestmaß verringert werden, daß
eine α-Strahlungsabschirmung aus Polyimidharz o.dgl. auf dem
passivierten LSI-Chip ausgebildet wird. Radioaktive Elemente,
wie U und Th, können jedoch auch in den Al-Schichten oder
den hochschmelzenden Metallschichten, die auf dem LSI-Chip
erzeugt sind, enthalten sein, wobei die Abschirmung aus
Polyimidharz die Strahlung von bzw. aus diesen Schichten
nicht zu blockieren vermag. Darüber hinaus kann das Be
schichten mit Polyimidharz eine andere technische Schwierig
keit bei der Harz-Einkapselung des LSI-Chips aufwerfen. Aus
diesem Grund ist es wünschenswert, daß der LSI-Chip selbst
für weiche Fehler beständig ist.
Bei einem statischen RAM ist zudem die in jedem Speicher
knotenpunkt aufgespeicherte Datenladung so klein, daß die
Daten vernichtet werden können, wenn der Speicherknoten
punkt mit einer elektrischen Ladung beaufschlagt wird, die
beim Eindringen von α-Strahlung in den statischen RAM ent
steht. Wenn insbesondere α-Strahlung auf die im Speicher
knotenpunkt befindliche n⁺-Schicht auftrifft, tritt eine
Durchtunnelung (funneling) unter Erzeugung von Ladungsträgern
auf, die längs der Orte oder Bahnen (loci) der α-Strahlen
zurückfließen und effektiv im Speicherknotenpunkt absorbiert
werden, so daß unweigerlich ein weicher Fehler auftritt.
Wie erwähnt, war es bisher zur Verhinderung einer Verunreini
gung durch Schwermetalle nötig, einen zusätzlichen Verfahrens
schritt zur Verhinderung einer Verunreinigung von der Vorder
seite des Substrats her bei der Rückseiten-Gettertechnik
durchzuführen. Da zudem die Getterstelle (gettering site)
in einer der Anfangsstufen der Herstellung einer Halbleiter
anordnung geformt wird, nimmt die Wirkung des Getterns bei
der Durchführung der anschließenden thermischen (Behandlungs-)
Schritte allmählich ab. Zum erfolgreichen Gettern muß zudem
das Substrat während einer langen Zeit auf eine hohe Tempera
tur erwärmt werden; die langzeitige Wärmebehandlung ist aber
in den meisten Fällen für die Herstellung einer Mikro
strukturanordnung ungünstig oder schädlich.
Darüber hinaus tritt bei Halbleiterspeicheranordnungen weicher
Fehler aufgrund der durch α-Strahlung erzeugten Überschuß(la
dungs)träger auf.
Aufgabe der Erfindung ist damit die Schaffung eines Verfah
rens zur Herstellung einer Halbleiteranordnung, bei dem ein
Gettern mit hoher Leistungsfähigkeit bzw. hohem Wirkungsgrad
durchführbar ist.
Die Erfindung bezweckt auch die Schaffung eines Verfahrens
zur Herstellung einer Halbleiteranordnung, nach dem eine
Getterstelle (gettering site) ausreichend nahe an der aktiven
Zone der Anordnung erzeugt werden kann, ohne daß eine zu
sätzliche Hochtemperaturbehandlung erforderlich wäre und
ohne die Eigenschaften der Anordnung zu beeinträchtigen;
auf diese Weise soll das Ausbringen an in der Anordnung
integrierten Halbleiterelementen verbessert werden.
Weiterhin bezweckt die Erfindung die Schaffung eines Ver
fahrens zur Herstellung einer Halbleiteranordnung, bei dem
von einer Strahlung, wie α-Strahlung, herrührende Überschuß
träger in einem von der aktiven Zone verschiedenen Bereich
der Anordnung eingefangen werden können, wodurch die Be
ständigkeit der Anordnung gegenüber weichen Fehlern ver
bessert wird und auch Ausbringen und Zuverlässigkeit der
in der Anordnung integrierten Speicherelemente begünstigt
werden.
Der Grundgedanke der Erfindung besteht darin, daß eine Getter
stelle an der Vorderseite eines Halbleiter-Substrats durch
Ionenimplantation in einem Bereich des Substrats, der tiefer
liegt als ein im Substrat geformter pn-Übergang und die Ver
armungsschicht des im Substrat erzeugten (Bau-)Elements
nicht erreicht, erzeugt und ein Gettern an der Vorderseite
des Substrats durch Erwärmung unter optimalen Bedingungen
effektiv durchgeführt wird.
Gegenstand der Erfindung ist ein Verfahren zur Herstellung
einer Halbleiteranordnung, das dadurch gekennzeichnet ist,
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen sowie Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein den p-Leitfähigkeitstyp erteilen des Fremdatom von der Hauptfläche des Halbleiter-Substrats her in dieses eingeführt wird und dabei durch die implantier te Ionen Getterstellen erzeugt werden und
das Halbleiter-Substrat, in welchem die Getterstellen er zeugt worden sind, einer Wärmebehandlung bei einer vorbe stimmten Temperatur unterworfen wird, um die Getterstellen Verunreinigungselemente gettern zu lassen.
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen sowie Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein den p-Leitfähigkeitstyp erteilen des Fremdatom von der Hauptfläche des Halbleiter-Substrats her in dieses eingeführt wird und dabei durch die implantier te Ionen Getterstellen erzeugt werden und
das Halbleiter-Substrat, in welchem die Getterstellen er zeugt worden sind, einer Wärmebehandlung bei einer vorbe stimmten Temperatur unterworfen wird, um die Getterstellen Verunreinigungselemente gettern zu lassen.
Gegenstand der Erfindung ist auch ein Verfahren zur Her
stellung einer Halbleiteranordnung, das dadurch gekennzeich
net ist, daß
gewünschte Halbleiterelemente einschließlich aktiver Anord nungsbereiche und Verbindungen in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Wärmebehandlung bei einer vorbestimmten, vergleichsweise hohen Temperatur ausgebildet werden,
durch Ionenimplantation ein ausgewähltes Element in das Halbleiter-Substrat, in welchem die Halbleiterelemente aus gebildet worden sind, von seiner Hauptfläche her eingeführt wird und damit durch die implantierten Ionen eine ionenim plantierte Schicht in einer Lage geformt wird, die dicht an einer und tiefer als eine Verarmungsschicht, die beim Anlegen einer vorbestimmten Betriebsspannung an die Halb leiteranordnung im Halbleiter-Substrat entsteht, liegt, und eine Wärmebehandlung bei einer vergleichsweise niedrigen Temperatur unterhalb der vorbestimmten, vergleichsweise hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht Verunreinigungselemente gettern zu lassen.
gewünschte Halbleiterelemente einschließlich aktiver Anord nungsbereiche und Verbindungen in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Wärmebehandlung bei einer vorbestimmten, vergleichsweise hohen Temperatur ausgebildet werden,
durch Ionenimplantation ein ausgewähltes Element in das Halbleiter-Substrat, in welchem die Halbleiterelemente aus gebildet worden sind, von seiner Hauptfläche her eingeführt wird und damit durch die implantierten Ionen eine ionenim plantierte Schicht in einer Lage geformt wird, die dicht an einer und tiefer als eine Verarmungsschicht, die beim Anlegen einer vorbestimmten Betriebsspannung an die Halb leiteranordnung im Halbleiter-Substrat entsteht, liegt, und eine Wärmebehandlung bei einer vergleichsweise niedrigen Temperatur unterhalb der vorbestimmten, vergleichsweise hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht Verunreinigungselemente gettern zu lassen.
In weiterer Ausgestaltung betrifft die Erfindung ein Ver
fahren zur Herstellung einer Halbleiteranordnung, das da
durch gekennzeichnet ist,
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen und Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein einen Leitfähigkeitstyp erteilen des Fremdatom in das Halbleiter-Substrat von seiner Haupt fläche her eingeführt und damit durch die implantierten Ionen eine ionenimplantierte Schicht erzeugt wird und
eine Wärmebehandlung bei einer vorbestimmten hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht zum Gettern von Verunreinigungselementen zu veranlassen und die ionenimplantierte Schicht so zu aktivieren, daß sie als leitfähige Schicht oder Leiterschicht wirkt.
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen und Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein einen Leitfähigkeitstyp erteilen des Fremdatom in das Halbleiter-Substrat von seiner Haupt fläche her eingeführt und damit durch die implantierten Ionen eine ionenimplantierte Schicht erzeugt wird und
eine Wärmebehandlung bei einer vorbestimmten hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht zum Gettern von Verunreinigungselementen zu veranlassen und die ionenimplantierte Schicht so zu aktivieren, daß sie als leitfähige Schicht oder Leiterschicht wirkt.
Im folgenden sind bevorzugte Ausführungsbeispiele der Er
findung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1E Schnittansichten zur Erläuterung eines Ver
fahrens gemäß der Erfindung zur Herstellung einer
CMOS-Anordnung,
Fig. 2 eine graphische Darstellung einer Spannung/Streustrom-
Kennlinie von nach dem Verfahren gemäß einem Ausfüh
rungsbeispiel der Erfindung hergestellten MOS-
Transistoren und eines Vergleichs-MOS-Transistors,
Fig. 3A bis 3E Schnittansichten zur Erläuterung eines einem
anderen Ausführungsbeispiel der Erfindung entsprechen
den Verfahrens zur Herstellung einer dynamischen RAM-
Zelle,
Fig. 4 eine graphische Darstellung der Beziehung zwischen
einer die RAM-Zelle beaufschlagenden α-Strahlungs
dosis und der in der RAM-Zelle auftretenden Fehler
rate sowie der bei einer vergleichsweise betrachteten
dynamischen RAM-Zelle beobachteten α-Strahlungsdosis/
Fehlerraten-Beziehung,
Fig. 5 eine graphische Darstellung des Fe-Konzentrations
profils in einer nach dem erfindungsgemäßen Verfahren
erzeugten Ionenimplantationsschicht,
Fig. 6 eine Schnittansicht zur Verdeutlichung eines erfin
dungsgemäßen Verfahrens zur Erzeugung einer Getter
stelle,
Fig. 7 eine graphische Darstellung des Konzentrationsprofils
des ionenimplantierten Dotierstoffs, wie es im Quer
schnitt längs der Linie VII-VII in Fig. 6 zu beobach
ten ist, und
Fig. 8 eine graphische Darstellung des Fremdatom-Konzentra
tionsprofils bei einer nach einem Verfahren gemäß
einem weiteren Ausführungsbeispiel der Erfindung
hergestellten Halbleiteranordnung.
Erfindungsgemäß wurden die bislang bekannten Gettertechniken
untersucht und wiederholte Versuche durchgeführt, mit dem
Ziel der Entwicklung einer wirkungsvolleren oder effektiveren
Gettertechnik. Die Ergebnisse dieser Untersuchungen und Ver
suche zeigten, daß eine Getterstelle (gettering site), die
Übergangsmetalle (Eisen, Nickel, Kupfer usw.) wirksam
absorbiert (oder bindet), durch Ionenimplantation von Bor
in die Front- oder Vorderseite (d.h. die Fläche, auf welcher
Halbleiterelemente erzeugt sind) eines Halbleiter-Substrats
und nicht von der Rückseite des Substrats, wie beim bekann
ten Verfahren, her ausgebildet oder erzeugt werden kann. Die
so gebildete Getterstelle besteht nicht aus von der Ionen
implantation herrührenden Kristalldefekten, sondern den
durch Ionenimplantation in das Halbleiter-Substrat eingebrach
ten Elementen. Es wird angenommen, daß diese wirksame Getter
stelle nicht nur durch Ionenimplantation von Bor in das
Substrat, sondern auch allgemein durch Ionenimplantation
eines Fremdatomelements, das einem Halbleiter der Gruppe IV
(des Periodensystems), wie Gallium, Aluminium und Indium,
einen p-Leitfähigkeitstyp verleiht, erzeugt werden kann.
Das Gettern der Übergangsmetalle, das während der Wärmebe
handlung am Substrat nach der Erzeugung der Getterstelle
erfolgt, ist dann sehr wirksam, wenn die Wärmebehandlung bei
hohen Temperaturen, insbesondere bei 800°C oder mehr, vor
genommen wird. Wünschenswerterweise wird das Substrat in der
Zeitspanne zwischen der Erzeugung der Getterstellen und dem
Beginn des Getterns einer derart hohen Temperatur nicht aus
gesetzt. Dieses Hochtemperatur-Gettern kann einen Teil der
Ionenimplantationsschicht als leitfähige Schicht (z.B. als
eingegrabene leitfähige Schicht) wirken lassen, weil dadurch
die Ionenimplantationsschicht aktiviert wird. In diesem Fall
wirkt der näher an der vorderen Hauptfläche des Substrats
gelegene Teil der Ionenimplantationsschicht als die leit
fähige Schicht, während der tiefergelegene Teil der Ionen
implantationsschicht als Getterbereich oder -zone wirkt.
Fremdatomelemente, die zur Ausbildung dieser leitfähigen
Schicht benutzt werden können, sind Bor und Borfluorid.
Ein wirkungsvolles Gettern kann auch bei einer vergleichs
weise niedrigen Temperatur erreicht werden, nachdem die
Getterstelle durch Ionenimplantation des obengenannten,
p-Typ-Leitfähigkeit verleihenden Fremdatoms erzeugt worden
ist. Die Getterstelle kann mithin erzeugt werden, nachdem
alle Wärmebehandlungsschritte am Substrat bei vergleichs
weise hoher Temperatur (über 600°C) durchgeführt worden
sind, wobei im Substrat gewünschte Halbleiterelemente, ein
schließlich aktive Anordnungszonen (device active regions) ,
pn-Übergänge, Zwischenverbindungen, Isolierschichten und
dgl., erzeugt werden. Ein wirkungsvolles Gettern kann dann
bei vergleichsweise niedrigen Temperaturen, vorzugsweise
300-600°C, erfolgen, so daß kein thermischer Einfluß auf
die erzeugten Halbleiterelemente ausgeübt wird. In diesem
spezifischen Schema können neben dem p-Typ-Fremdatom
(speziell Bor) auch Kohlenstoff, Sauerstoff oder Silizium als
Ionenimplantationselement eingesetzt werden, weil durch die
Ionenimplantation geformte Defektanhäufungen (defect
clusters) ebenfalls die Getterstellen bilden.
Erfindungsgemäß durchgeführte Untersuchungen haben gezeigt,
daß die Ionenimplantation von speziellen Elementen nicht nur
die Bildung einer Getterstelle, sondern auch von Einfang
zentren oder Fangstellen für freie Elektronen oder Elektronen
löcher, welche die beim Eindringen von α-Strahlung in das
Substrat entstehenden Überschußträger einfangen, unterstützen
bzw. begünstigen kann, wodurch die Halbleiterspeicherelemente
vor weichen Fehlern geschützt werden.
Ausschließlich für das Gettern braucht keine zusätzliche Wär
mebehandlung durchgeführt zu werden. Jede Wärmebehandlung
oder thermische Stufe (thermal step), die für vom Gettern
verschiedene spezifische Zwecke bei der Herstellung der
Halbleiteranordnung durchgeführt wird, kann auch zur Erzie
lung des Getterns dienen. Derartige Wärmebehandlungen oder
-behandlungsstufen umfassen, um nur einige zu nennen, die
bei einer Temperatur von über 800°C erfolgende Wärmebehand
lung für thermische Oxidation, Diffusion oder Glühen zum
Aktivieren von Fremdatombereichen bzw. -zonen, die bei einer
Temperatur von mehr als 600°C, aber nicht über 800°C durch
geführte Wärmebehandlung für Niedrigtemperatur-Ablagerung von
Siliziumnitrid, poly-Si (polykristallinem Silizium) oder SiO2,
oder aber die bei einer Temperatur von 300-600°C erfolgende
Wärmebehandlung zum Sintern oder zur Atmosphärendruck-Abla
gerung von Isolierfilmen (SiO2, BSG oder BPSG). Bei allen
von der Ionenimplantationsstufe zur Erzeugung der Getter
stelle oder von der Stufe der Durchführung des Getterns
(Getterstufe) verschiedenen Verfahrensstufen oder -schritte
kann es sich um die allgemein für diesen Zweck durchgeführ
ten Verfahrensschritte handeln, z.B. zum Erzeugen von Fremd
atombereichen oder -zonen, zur Bildung von Verbindungs
schichten, für Passivierung, zur Durchführung photolitho
graphischer Methoden und für Wärmebehandlungen.
Die Ionenimplantation zur Erzeugung der Getterstellen wird
vorzugsweise derart durchgeführt, daß die resultierende
Ionenimplantationsschicht eine Größe aufweist, die praktisch
gleich groß oder größer ist als diejenige des gesamten Ober
flächenbereichs des Substrats, in welchem alle Halbleiter
zonen oder -elemente ausgebildet sind. Die Ionenimplantations
schicht wird jedoch selektiv so erzeugt, daß jede Ionen
implantationsschicht gleich groß oder geringfügig größer ist
als der Oberflächenbereich, in welchem eine vorgeschriebene
begrenzte Zahl von Halbleiterzonen ausgebildet ist, etwa in
einem MOS-Transistorelement bei einer CMOS-Transistoran
ordnung.
Erfindungsgemäß werden Getterstellen durch p-Leitfähigkeits
typ verleihende oder erteilende Fremdatomelemente, die durch
Ionenimplantation in die vordere Hauptfläche eines Halb
leiter-Substrats eingebracht worden sind, oder die ionen
implantierten Fremdatome zusammen mit durch eine solche
Ionenimplantation erzeugten Defektanhäufungen erzeugt. Diese
Getterstellen absorbieren (binden) Schwermetallverunreini
gungen (insbesondere Übergangsmetalle). Der von den Verun
reinigungen herrührende Streustrom am pn-Übergang kann
(auf diese Weise) verringert werden, so daß das Ausbringen
(yield) an Halbleiterelementen verbessert werden kann. Da
zudem das Gettern effektiv in einer Zwischenstufe des Ver
fahrens zur Herstellung der Anordnung oder kurz vor dem
Ende dieses Verfahrens erfolgt, wird die Wirkung des
Getterns bei der Durchführung der aufeinanderfolgenden
Wärmebehandlungsschritte bei der Herstellung der Halbleiter
anordnung nicht abgeschwächt, und zwar im Gegensatz zum
bekannten Verfahren, bei dem Getterstellen in einer frühen
Phase des Verfahrens an der Rückseite des Halbleiter-Substrats
erzeugt werden.
Wie erwähnt, können erfindungsgemäß Fang- oder Haftstellen
bzw. -zentren für freie Elektronen oder Elektronenlöcher
in dem oberen Abschnitt der Ionenimplantationsschicht ge
bildet werden, der nahe der vorderen Hauptfläche des
Halbleiter-Substrats liegt. Diese Zentren in der Ionenimplan
tationsschicht fangen Überschußladungsträger ein, die durch
die Einstrahlung von α-Strahlung erzeugt werden, wodurch
die Beständigkeit der Halbleiteranordnung gegenüber weichen
Fehlern verbessert wird und gleichzeitig auch Ausbringen und
Zuverlässigkeit der Halbleiteranordnung begünstigt werden.
Nachstehend ist die Erfindung anhand der Zeichnung im ein
zelnen beschrieben.
Die Fig. 1A bis 1E veranschaulichen die Art und Weise, auf
welche eine CMOS-Transistoranordnung nach dem erfindungsge
mäßen Verfahren auf einem Halbleiter-Substrat hergestellt
werden kann. Die Herstellung der CMOS-Anordnung geschieht
wie folgt:
Zunächst erfolgte eine selektive Ionenimplantation von Bor unter einer Beschleunigungsspannung von 160 keV in einer Dosis von 1,5×1013/cm2 in ein n-(Typ-)Siliziumsubstrat 11 eines spezifischen Widerstands von 10Ωcm und mit einer (100)-Kristallfläche, insbesondere in die Bereiche des Substrats 11, in denen n-Kanal MOS-Transistoren ausgebildet werden. Sodann wird das Substrat 8 h lang auf 1190°C er wärmt, wobei p-Typ-Wannen (wells) 12a und 12b entstehen, so daß das Substrat 11 eine p-Kanal-MOS-Zone und zwei n-Kanal-MOS-Zonen erhält.
Zunächst erfolgte eine selektive Ionenimplantation von Bor unter einer Beschleunigungsspannung von 160 keV in einer Dosis von 1,5×1013/cm2 in ein n-(Typ-)Siliziumsubstrat 11 eines spezifischen Widerstands von 10Ωcm und mit einer (100)-Kristallfläche, insbesondere in die Bereiche des Substrats 11, in denen n-Kanal MOS-Transistoren ausgebildet werden. Sodann wird das Substrat 8 h lang auf 1190°C er wärmt, wobei p-Typ-Wannen (wells) 12a und 12b entstehen, so daß das Substrat 11 eine p-Kanal-MOS-Zone und zwei n-Kanal-MOS-Zonen erhält.
Anschließend wird gemäß Fig. 1B eine vergleichsweise dicke
Feldoxidschicht 13 einer Dicke von z.B. 700 nm (7000 Å) auf
ausgewählten Bereichen des Substrats 11 erzeugt, um damit
eine Anzahl von Bereichen festzulegen, in denen Halbleiter
elemente ausgebildet werden sollen. Weiterhin wird auf die
Oberfläche des Substrats 11 eine dünne Oxidschicht 12 einer
Dicke im Bereich von 10-20 nm (100-200 Å) zur Bildung
von Gateoxidschichten oder -filmen aufgebracht. Auf der
Oberflache des Gebildes wird eine phosphordotierte n⁺-
(Typ-)Polysiliziumschicht geformt, die anschließend mittels
gewöhnlicher photolithographischer Methoden zur Bildung von
Gateelektroden 15a bis 15c gemustert wird. Durch Ionen
implantation wird ein Fremdatom eines gewünschten Leitfähig
keitstyps in den Oberflächenbereich des Substrats 11 einge
bracht, wobei die Gateelektroden 15a, 15b und 15c sowie die
Feldoxidschicht 13 als Maske benutzt werden; dabei entstehen
selbstjustierte p⁺-Schichten 16a und 16b sowie selbst
justierte n⁺-Schichten 17a-17e, die als Source- und Drain
zonen der p- und n-Kanal-MOS-Transistoren wirken. Bei der
Ionenimplantation des p-Typ-Fremdatoms in die p-Kanal-MOS-
Zone werden die n-Kanal-MOS-Zonen mit einem Photoresist
maskiert. Wenn umgekehrt ein n-Typ-Fremdatom durch Ionen
implantation in die n-Kanal-MOS-Zonen eingebracht wird,
wird die p-Kanal-MOS-Zone mit einem Photoresist maskiert.
Als n-Typ-Fremdatom kann Arsen, als p-Typ-Fremdatom Bor
oder Borfluorid verwendet werden.
Gemäß Fig. 1C wird hierauf eine CVD-Oxidschicht 18 auf der
Gesamtoberfläche des Gebildes vorgesehen. In der Schicht 18
werden dann Öffnungen zur Freilegung der n-(Typ-)Zone 17a
geformt. Sodann wird auf der Gesamtoberfläche des Gebildes
eine zweite Polysiliziumschicht 19 abgelagert oder nieder
geschlagen, die auf übliche photolithograhische Weise ge
mustert wird. Alle Wärmebehandlungen, die zur Herstellung
dieser CMOS-Anordnung bei Temperaturen von 600°C oder
höher durchgeführt werden müssen, sind in den anhand von
Fig. 1A bis 1C beschriebenen Schritten bereits durchgeführt
worden. Die noch unfertige Anordnung wird mit einem 400 nm
(4000 Å) dicken Isolierfilm 20 bedeckt, der aus Phosphorglas,
wie PSG oder BPSG, besteht, ähnlich wie die meisten bei CMOS-
Anordnungen dieser Art vorgesehenen Isolierfilme oder
-schichten.
Im Anschluß daran erfolgt eine Ionenimplantation von Bor unter
einer Beschleunigungsspannung von 1 MeV in einer Dosis von
1×1015/cm2 in ausgewählte Bereiche der p- und n-Kanal-MOS-
Zonen durch die auf dem Substrat 11 gebildeten Schichten
hindurch, wobei gemäß Fig. 1D ionenimplantierte Schichten
bzw. Ionenimplantationsschichten 21 (Keime von Kristall
defekten) entstehen. Diese Ionenimplantationsschichten 21
liegen nahe den pn-Übergängen und der Verarmungsschicht, die
entsteht, wenn eine Betriebsspannung an die Anordnung ange
legt wird, aber tiefer als diese Übergängen und diese
Schicht.
Schließlich werden gemäß Fig. 1E Öffnungen im Isolierfilm 20
ausgebildet, eine Metallisierung zur Ausbildung einer leit
fähigen oder Leiterschicht durchgeführt und die Leiter
schicht zu einem feinen Verdrahtungsmuster 22 geformt. So
dann wird die noch unfertige Anordnung 15 min lang bei
450°C in einem Formiergas erwärmt. Diese Wärmebehandlung
versetzt auch die Ionenimplantationsschichten 21 in die
Lage, zu gettern. Zum Abschluß wird ein(e) Passivierschicht
oder -film 23 auf der Gesamtoberfläche des bisher erhaltenen
Gebildes abgelagert, so daß eine großintegrierte Schaltkreis-
oder LSI-Anordnung erhalten wird. Obgleich aus Verein
fachungsgründen nicht dargestellt, werden unter der Feld
oxidschicht 13 Inversionsverhinderungs- oder -schutz
schichten geformt. Ersichtlicherweise liegen die Ionen
implantationsschichten 21 unter diesen Inversionsschutz
schichten.
Das anhand der Fig. 1A bis 1E beschriebene Verfahren stellt
lediglich ein Ausführungsbeispiel dar. Erfindungsgemäß
können Verfahrensschritte, die mehr oder weniger den be
schriebenen Schritten entsprechen, in Abhängigkeit von den
Spezifikationen oder Vorgaben für die herzustellende Halb
leiteranordnung auch in unterschiedlicher Reihenfolge durch
geführt werden. Vorzugsweise erfolgt die Wärmebehandlung
zum Gettern nach dem Ionenimplantationsschritt bei einer
Temperatur im Bereich von 300-600°C. Wenn sie bei mehr
als 600°C erfolgt, werden die Defektanhäufungen oder -haufen
ausgeglüht (annealed dead out). Erfolgt sie dagegen bei
einer Temperatur unter 300°C, so bewegen sich die Ionen von
Schwermetallen o.dgl. nicht ausreichend, so daß das Gettern
nicht so wirksam wie gewünscht erreicht werden kann. Die
Zeitspanne dieser Wärmebehandlung ist an sich unkritisch,
sollte jedoch lang genug sein, um ein angemessenes Gettern
zu erreichen; sie beträgt 15 min oder mehr. Bei der
Ionenimplantation zur Erzeugung der Getterstellen kann auch
ein von Bor verschiedenes Element eingesetzt werden; ins
besondere kann für diesen Zweck Kohlenstoff, Sauerstoff
oder Silizium eingesetzt werden. Gleichermaßen können aber
auch noch andere Elemente benutzt werden.
Wie beschrieben, werden Getterstellen von der vorderen
Hauptfläche des Substrats her durch Ionenimplantation eines
geeigneten Elements in einem oder mehreren Bereichen bzw.
Zonen im Halbleiter-Substrat 11 erzeugt, die tiefer liegen
als die pn-Übergänge und die Verarmungsschichten, welche
beim Anlegen einer Betriebsspannung an die Anordnung ent
stehen. Ein effektives Gettern kann in den Endstufen des
Herstellungsverfahrens für die Anordnung durch Optimierung
der Erwärmungsbedingungen (bei einer Temperatur im Bereich
von 300-600°C) erreicht werden. Weiterhin werden Getter
stellen (Keime von Kristalldefekten 21) nahe der vorderen
Hauptfläche des Substrats oder den Aktivzonen der Halb
leiteranordnung so erzeugt, daß sie Verunreinigungen,
einschließlich Schwermetalle, wirkungsvoller zu absorbie
ren vermögen als in der Rückseite des Substrats 11 ausge
bildete Getterstellen. Der aufgrund der Schwermetallver
unreinigung durch den pn-Übergang fließende Streustrom wird
damit auf eine gewünschte Größe kontrolliert oder einge
stellt, wodurch das (Fertigungs-)Ausbringen der Halbleiter
elemente erfolgreich verbessert wird.
Fig. 2 zeigt in graphischer Darstellung die Spannung/Streu
strom-Kennlinie (Kurve a) einer auf vorstehend beschriebene
Weise hergestellten CMOS-Transistoranordnung und auch die
entsprechende Kennlinie (Kurve b) einer herkömmlichen CMOS-
Anordnung, welche keiner Ionenimplantation zur Erzeugung
von Getterstellen gemäß der Erfindung unterworfen wurde.
Wie aus Fig. 2 hervorgeht, ist der in der erfindungsgemäß
hergestellten CMOS-Anordnung fließende Streustrom um eine
Größenordnung kleiner als der in der herkömmlichen CMOS-
Anordnung fließende Streustrom. Da weiterhin in der ge
wünschten Stufe der Herstellung der Anordnung oder nach
allen Hochtemperatur-Wärmebehandlungen, bei denen die Ein
schleppung von Verunreinigungen in das Substrat am wahr
scheinlichsten ist, ein effektives Gettern stattfindet,
wird die Fähigkeit der Getterstellen zum Absorbieren oder
Binden von Verunreinigungen nicht wesentlich beeinträchtigt,
wie dies dann der Fall ist, wenn die Getterstellen in frühen
Stufen des Verfahrens in der Rückseite des Substrats ge
formt werden.
Die Fig. 3A bis 3E sind Schnittdarstellungen zur Veranschau
lichung eines Verfahrens gemäß einem zweiten Ausführungs
beispiel der Erfindung. Anhand dieser Figuren ist im folgen
den die Ausbildung einer dynamischen RAM-Zelle beschrieben.
Zunächst wird gemäß Fig. 3A eine Feldoxidschicht 32 selektiv
auf einem p-Typ-Siliziumsubstrat 31 eines spezifischen Wider
stands von etwa 10 Ωcm geformt. Sodann wird auf der Gesamt
oberfläche des Substrats 31 eine CVD-Oxidschicht 33 einer
Dicke von etwa 0,8 µm vorgesehen. Die Schicht 3 wird einem
gewöhnlichen photolithographischen Verfahren unterworfen,
wodurch eine Öffnung ausgebildet und derjenige Bereich (im
folgenden als Kondensatorzone bezeichnet) des Substrats 31,
in welchem der Kondensator der dynamischen RAM-Zelle ausge
bildet werden wird, freigelegt werden.
Danach wird gemäß Fig. 3B durch die in der Oxidschicht 33
vorgesehene Öffnung eine Rille 34 mit lotrechten Seitenwand
flächen und einer Tiefe von etwa 2 µm geformt. Die lotrecht
eingestochene Rille 34 kann durch reaktives Ionenätzen (RIE)
unter Verwendung der CVD-Oxidschicht 33 als Maske und eines
Ätzgases, dessen Hauptbestandteil z.B. CF4, SF6 oder CCl4
ist, oder eines Ätzgases, dessen Hauptbestandteile eines
der genannten Gase und H2 sind, ausgebildet werden. Die für
dieses reaktive Ionenätzen zu verwendende Maske darf nicht
aus einem Photoresist bestehen, das bei diesem Ätzvorgang
weggeätzt werden würde; vorzugsweise besteht die Maske aus
einer nach einem CVD-Verfahren erzeugten dreilagigen
SiO2/SI3N4/SiO2-Schicht.
Sodann wird gemäß Fig. 3C die CVD-Oxidschicht 33 von der
Oberfläche der bisher erhaltenen Anordnung weggeätzt. Im
freigelegten Oberflächenbereich der Rille 34 wird eine n⁻-
(Typ-)Schicht 35 ausgebildet. Sodann wird ein(e) als Konden
satorisolierschicht dienende(r) Film oder Schicht 36 durch
thermische Oxidation erzeugt. In der Rille 34 und auch auf
der freigelegten Oberfläche des Substrats 31 wird eine
erste Polysiliziumschicht niedergeschlagen, die anschließend
zur Ausbildung einer Kondensatorelektrode 37 gemustert wird.
Weiterhin wird gemäß Fig. 3D ein(e) als Gate-Isolierschicht
dienende(r) Oxidfilm oder -schicht 38 nahe der Kondensator
zone geformt. Eine zweite Polysiliziumschicht wird auf der
Oxidschicht 36 und der freigelegten Oberfläche des Substrats
31 niedergeschlagen und gemustert, um damit eine Gate
elektrode 39 der dynamischen RAM-Zelle auszubilden. Hierauf
wird durch Ionenimplantation z.B. As in das Substrat 31
eingebracht; dadurch werden in der Oberfläche des Substrats
31 n⁺-Schichten 40 und 41 erzeugt, welche Source bzw. Drain
der dynamischen RAM-Zelle bilden. Die thermischen Oxidations
schichten 36 und 38 können gleichzeitig geformt werden.
Ebenso können Kondensatorelektrode 37 und Gateelektrode 39
gleichzeitig ausgebildet werden.
Hierauf wird gemäß Fig. 3E eine etwa 400 nm (4000 Å) dicke
CVD-Oxidschicht 42 auf der Gesamtoberfläche der bisher er
haltenen Anordnung erzeugt. Diese, als Isolierfilm dienende
Schicht 42 besteht - wie Isolierfilme bei den meisten An
ordnungen dieser Art - aus Phosphorglas, wie PSG oder BPSG.
Alle Wärmebehandlungsschritte, die bei der Herstellung der
dynamischen RAM-Zelle durchgeführt werden müssen, sind nun
mehr abgeschlossen. Danach wird durch Ionenimplantation
Silizium von der Vorderseite des Substrats 31 her in einer
Dosis von 1×1015/cm2 bei einer Beschleunigungsspannung
von 4 MeV eingebracht, wobei ein Keim für Kristalldefekte 43
unter der Rille 34 erzeugt wird. Dieser Keim der Kristall
defekte 43 wirkt als Zentrum zum Einfangen von überschüssi
gen freien Elektronen oder Elektronenmangelstellen bzw.
-löchern.
Anschließend erfolgt eine Metallisierung zur Ausbildung
einer leitfähigen Schicht oder Leiterschicht, die zu einem
feinen Verdrahtungsmuster verarbeitet wird. Sodann wird die
noch unfertige Anordnung wie bei der oben beschriebenen Her
stellung der CMOS-Anordnung 15 min lang bei 450°C in einem
Formiergas, z.B. H2/N2, erwärmt. Diese Wärmebehandlung
aktiviert auch den Keim der Kristalldefekte 43 für das
Gettern. Vorzugsweise wird die Wärmebehandlung zum Gettern
nach der Ionenimplantation bei einer Temperatur im Bereich
von 300-600°C durchgeführt. Die Zeitdauer dieser Wärmebe
handlung sollte 15 min oder mehr betragen, um die Kristallini
tät des Oberflächenbereichs des Substrats auszuheilen. Als
Element, das durch Ionenimplantation für die Erzeugung des
(der) Fangzentrums oder -stelle für überschüssige freie
Elektronen oder Elektronenlöcher eingebracht wird, kann
auch Kohlenstoff oder Sauerstoff wirksam benutzt werden.
Wie erwähnt, wird das (die) Fangzentrum oder -stelle für
freie Elektronen oder Elektronenlöcher (d.h. der Keim für
Kristalldefekte 43) im Silizium-Substrat 31 nahe dessen
Vorderseite vorgesehen. Dieses Fangzentrum vermag Über
schußladungsträger einzufangen, die bei Bestrahlung mit
z.B. α-Strahlung entstehen. Die (erhaltene) dynamische RAM-
Zelle besitzt damit eine zufriedenstellende Beständigkeit
gegen weiche Fehler; sie läßt sich mit hohem Ausbringen her
stellen und vermag sehr zuverlässig zu arbeiten.
Fig. 4 veranschaulicht in graphischer Darstellung die Be
ziehung (Kurve a) zwischen der bei der dynamischen RAM-
Zelle (Fig. 3E) angewandten α-Strahlungsdosis und der in
der RAM-Zelle auftretenden Fehlerrate oder -häufigkeit
sowie auch die α-Strahlungsdosis/Fehlerraten-Beziehung
(Kurve b), die bei einer bisherigen dynamischen RAM-Zelle
zu beobachten ist. Wie aus Fig. 4 klar hervorgeht, ist die
Fehlerrate der dynamischen RAM-Zelle mit einer ionenim
plantierten Schicht um eine Größenordnung kleiner als bei
der bisherigen dynamischen RAM-Zelle.
Im folgenden ist eine weitere Ausführungsart der Erfindung
beschrieben. Erfindungsgemäß wurde Bor (B) unter einer
Beschleunigungsspannung von 1,5 MeV und in einer Dosis von
1×1015/cm2 durch Ionenimplantation in ein Silizium-Substrat
von dessen Vorderseite her bis zu einer Tiefe von einigen
Mikrometern eingebracht, wobei Kristalldefektkeime in einer
Tiefe von einigen Mikrometern unter der Substratoberfläche
gebildet wurden. Anschließend wurde der so erhaltene Prüf
ling einer zwangsweisen (forced) Fe-Verunreinigung unter
worfen und 1 h lang auf 800°C erwärmt. Die Bor- und Eisen
konzentrationsprofile dieses Prüflings wurden mittels
Sekundärionenmassenspektroskopie bestimmt. Die Ergebnisse
der Analyse sind in Fig. 5 dargestellt. Wie aus Fig. 5 her
vorgeht, erscheint der Peak von Eisen in der gleichen
Position wie der von Bor, während (der) Eisen(gehalt) in
den anderen Bereichen nahezu vernachlässigbar ist. Ein
Schnitt des Prüflings wurde unter einem Transmissions
elektronenmikroskop untersucht. Die Mikroskopuntersuchung
ergab, daß eine Versetzungsschleife in einer Tiefe von
(Rp×0.9), mit Rp = Ioneneindringtiefe, entstanden war
und eine defektfreie Schicht sich im Oberflächenbereich des
Silizium-Substrats gebildet hatte. Diese Tatsache belegt,
daß das Eisen nicht in den Kristalldefekten, wie in der Ver
setzungsschleife, sondern in der ionenimplantierten Schicht
gegettert worden ist. Diese spezielle Gettererscheinung trat
dann auf, wenn das Substrat mit Eisen verunreinigt und auf
eine hohe Temperatur (800° oder höher) erwärmt wurde, ohne
Einfügung einer solchen Hochtemperaturbehandlung zwischen
der Ausbildung der Getterstellen und der Wärmebehandlung für
das Gettern. Ein in Fig. 5 dargestellter Fe-Konzentrations
peak war dann nicht zu beobachten, wenn das Substrat mit
Eisen verunreinigt und auf diese hohe Temperatur erwärmt
wurde, nachdem das Substrat nach der Ionenimplantation von
Bor auf z.B. 950°C vorerwärmt worden war. Wenn dagegen eine
Wärmebehandlung bei vergleichsweise niedriger Temperatur
(450°C oder 600°C) nach der Ionenimplantation von Bor durch
geführt wurde, verblieben die durch die Borimplantation ge
formten Getterstellen im Silizium-Substrat, und sie getterten
effektiv Eisenionen während der angegebenen Hochtemperatur-
Wärmebehandlung.
Erfindungsgemäß wurden andere, den vorstehend beschriebenen
Versuchen ähnliche Versuche durchgeführt, bei denen Bor
durch Ionenimplantation in unterschiedlichen Dosen in Sub
strate eingeführt wurde; dabei wurden mehrere Prüflinge er
zeugt, die dann der Sekundärionenmassenspektroskopie unter
worfen wurden. Die Ergebnisse der Analyse oder Untersuchun
gen zeigten, daß Eisen wirkungsvoll in einem Bereich einer
hohen Borkonzentration von 1×1018/cm3 oder mehr einge
fangen wurde. Die erste, nach der Ionenimplantation von Bor
durchgeführte Hochtemperatur-Wärmebehandlung führt zu einem
Elementoberflächenbereich ohne Kristalldefekte und ermög
licht es der unterhalb der Elementoberflächenbereiche gele
genen Getterstelle, Eisenionen wirksamer zu gettern als dies
mit herkömmlichen Gettertechniken möglich ist.
Um bei der herkömmlichen Halbleiteranordnung im gleichen
Halbleiter-Substrat geformte MOS-Transistoren elektrisch zu
trennen, wird der Dotierstoff durch Ionenimplantation unter
der auf dem Substrat erzeugten Feldoxidschicht in das
Substrat eingebracht. Die für die Elementtrennung unter der
Feldoxidschicht erforderliche Dotierstoffkonzentration liegt
innerhalb eines bestimmten Bereichs. In diesem Fall übt die
vergleichsweise dicke Feldoxidschicht eine übermäßig große
Belastung oder Beanspruchung auf den Elementtrennbereich aus,
und Verunreinigungsfremdatome, wie Schwermetalle, konzen
trieren sich im Elementtrennbereich, so daß die Wahrschein
lichkeit für einen Streustromfluß in diesem Bereich unwei
gerlich größer wird. Erfindungsgemäß kann dieses, der be
kannten Anordnung eigene Problem ohne Durchführung eines
zusätzlichen Verfahrensschritts gelöst werden, da die
Elementtrennung gleichzeitig mit der Erzeugung der Getter
stellen vorgesehen werden kann.
Wie insbesondere in Fig. 6 veranschaulicht, wurde Bor durch
Ionenimplantation unter einer Beschleunigungsspannung von
1,5 MeV in einer Dosis von 1×1015/cm2 in ein Silizium-
Substrat 71 eingebracht, nachdem ein(e) 400 nm (4000 Å)
dicke(r) Elementtrenn-Feldoxidfilm oder -schicht 72 auf
dem Substrat 71 geformt worden war. Dabei wurden Sekundär
defekte 73 und eine Getterstelle 74 gleichzeitig erzeugt.
Fig. 7 veranschaulicht in einem Kennliniendiagramm das Kon
zentrationsprofil des implantierten Dotierstoffs, wie es im
Schnitt längs der Linie VII-VII in Fig. 6 zu beobachten
ist. Gemäß Fig. 7 beträgt dabei die Spitzen-Ionenkonzentra
tion 2×1019/cm3. Nach der Ionenimplantation wurde die noch
unfertige Anordnung 1 h lang auf 900°C erwärmt. Nach der
Wärmebehandlung diffundierte der Dotierstoff kaum wieder
bzw. weiter. Die Elemente waren unter der Feldoxidschicht
getrennt. Gleichzeitig wurde eine Getterstelle in einer
Lage erzeugt, die ausreichend tief liegt, um die aufgrund
der übermäßig großen, auf den Bereich ausgeübten Belastung
oder Beanspruchung (stress) im Elementtrennbereich konzen
trierten Fremdatome bzw. Verunreinigungen zu gettern, ohne
einen Streustrom auftreten zu lassen. Bei einigen der er
findungsgemäß vorbereiteten Prüflinge besaßen die Element
trenn-Feldoxidschichten unterschiedliche Dicken. Der Dotier
stoff war dabei durch Ionenimplantation in einer solchen
Dosis eingebracht, daß die Dotierstoffkonzentration im
Bereich unterhalb der Feldoxidschicht ausreichend hoch
war, um die Elemente vollständig zu trennen, wobei die
Ionenimplantation bei einer solchen Beschleunigungsspannung
erfolgte, daß Sekundärdefekte ausreichend tief (0,9 Rp von
der Oberfläche) erzeugt wurden, so daß kein Streustrom dem
Elementtrennbereich zugespeist wird. In diesem Fall wurden
dieselben Vorteile wie in dem Fall erzielt, in welchem die
Feldoxidschichten gleiche Dicke besaßen.
Im folgenden ist ein anderes Ausführungsbeispiel der Er
findung anhand eines Verfahrens zur Herstellung einer bi
polaren integrierten Schaltung beschrieben, wobei eine
Getterstelle gleichzeitig mit der Ausbildung von vergrabenen
Kollektoren erzeugt wird.
Wie allgemein bekannt, werden vergrabene Kollektoren
(Kollektorhilfsschichten) in einem integrierten Bipolar
transistor-Schaltkreis bzw. -IC entweder durch epitaxiales
Aufwachsen oder durch Ionenimplantation in das Substrat
unter einer hohen Beschleunigungsspannung geformt. Beim
vorliegenden Ausführungsbeispiel wird die letztere Methode
angewandt. Genauer gesagt: um den pnp-Übergang gemäß Fig. 8
zu erzeugen, wird Bor unter einer Beschleunigungsspannung
von 1,5 MeV in einer Dosis von 1×1015/cm2 in ein n-Typ-
Silizium-Substrat eingebracht, nachdem eine Emitterzone 81
und eine Basiszone 82 im Oberflächenbereich des Substrats er
zeugt worden sind. Die Spitzenkonzentration an Bor beträgt
3×1019/cm3 Die so erhaltene Anordnung wird zum Aktivieren
auf eine hohe Temperatur (800°C oder höher) erwärmt. Während
dieser Wärmebehandlung wird der diese Spitzen-Borkonzentra
tion aufweisende Bereich 84 als Getterbereich oder -zone
benutzt. Die Getterzone 84 gettert verunreinigende Schwer
metalle, wobei der nahe der Front- oder Vorderfläche des
Substrats befindliche Bereich der Ionenimplantationszone
als Kollektorzone 83 dient oder wirkt.
Die Eigenschaften eines Bipolartransistor-ICs hängen weit
gehend von der Kristallinität des Bereichs ab, der sich
zwischen der Substratoberfläche und der am pn-Übergang an
der Basis-Kollektor-Grenzfläche gebildeten Verarmungs
schicht erstreckt. Der tiefer gelegene Abschnitt des
Substrats beeinflußt die Eigenschaften dieses ICs nicht.
Beim Bipolartransistor-IC gemäß der Erfindung wird die
Getterstelle 84 gleichzeitig mit der Ausbildung des Halb
leiterelements erzeugt, wobei Verunreinigungen aus dem
Elementbereich entfernt werden können. Mit anderen Worten:
die Getterstelle 84, die ohne Vergrößerung der Zahl der
Schritte zur Fertigung des Bipolartransistor-ICs erzeugt
wird, gettert zuverlässig die in das Substrat eingeführten
Verunreinigungen.
Die Erfindung ist keineswegs auf die beschriebene Ausfüh
rungsbeispiele beschränkt, sondern verschiedenen Abwandlun
gen zugänglich. Beispielsweise sind die für die Erzeugung
der Getterstellen angewandten Beschleunigungsspannungen oder
-energien ausreichend hoch, um die Getterstellen einschließ
lich der ionenimplantierten Schicht und/oder der Defektan
häufungen in einer tieferen Lage als der des pn-Übergangs
und auch einer Verarmungsschicht, die bei Anlegung einer
Betriebsspannung an die Anordnung entsteht, zu erzeugen.
Insbesondere beträgt die hohe Energie 380 keV oder mehr,
vorzugsweise 500 keV oder mehr und üblicherweise 1 MeV oder
mehr. Es ist zu beachten, daß diese hohe Energie höher ist
als die für die Ausbildung von Halbleiterelementen angewand
ten Energiepegel. Weiterhin wird die nach der Ionenimplan
tation durchgeführte Wärmebehandlung für das Gettern zweck
mäßig bei einer Temperatur von 800°C oder höher durchge
führt. Das Gettern kann jedoch auch bei einer niedrigeren
Temperatur von 300°C oder höher, vorzugsweise 300-600°C,
wirksamer als beim herkömmlichen Verfahren bewirkt werden.
Wenn darüber hinaus erfindungsgemäß die vergrabene Leiter
schicht ebenfalls durch Ionenimplantation erzeugt oder ge
formt wird, sollte die Spitzenkonzentration des implantier
ten Fremdatoms zweckmäßig 1018/cm3 oder mehr betragen, da
mit die ionenimplantierte Schicht auch als Leiterschicht
(oder leitfähige Schicht) dienen kann.
Wie vorstehend beschrieben, werden beim erfindungsgemäßen
Verfahren die Getterstellen im Substrat, in der Nähe seiner
Vorderseite, durch Ionenimplantation in einem tiefer als
ein im Substrat gebildeter pn-Übergang und tiefer als die
Verarmungsschicht liegenden Bereich erzeugt, wobei das
Gettern durch Erwärmen des Substrats unter optimalen Be
dingungen bewirkt wird. Die Getterstelle befindet sich mit
hin ausreichend nahe an der aktiven Zone der Anordnung, ohne
daß dafür eine zusätzliche Hochtemperaturbehandlung erfor
derlich wäre, und ohne Beeinträchtigung der Eigenschaften
der Anordnung; hierdurch wird das (Fertigungs-)Ausbringen
der in der Anordnung enthaltenen Halbleiterelemente ver
bessert. Aufgrund dieser Anordnung kann die Getterstelle die
von der Bestrahlung mit z.B. α-Strahlung herrührenden Über
schußladungsträger wirksam gettern, so daß dadurch die Weich
fehlerbeständigkeit der Anordnung verbessert wird und auch
das Ausbringen und die Zuverlässigkeit der in der Anordnung
enthaltenen Halbleiterspeicherelemente begünstigt werden.
Claims (25)
1. Verfahren zur Herstellung einer Halbleiteranordnung,
dadurch gekennzeichnet,
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Über gängen sowie Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein den p-Leitfähigkeitstyp er teilendes Fremdatom von der Hauptfläche des Halbleiter- Substrats her in dieses eingeführt wird und dabei durch die implantierten Ionen Getterstellen erzeugt werden, und
das Halbleiter-Substrat, in welchem die Getterstellen er zeugt worden sind, einer Wärmebehandlung bei einer vor bestimmten Temperatur unterworfen wird, um die Getter stellen Verunreinigungselemente gettern zu lassen.
daß gewünschte Halbleiterelemente in einem Haupt(ober)flächen bereich eines Halbleiter-Substrats durch Ausbildung einer Vielzahl von aktiven Anordnungsbereichen mit pn-Über gängen sowie Verbindungsschichten erzeugt werden,
durch Ionenimplantation ein den p-Leitfähigkeitstyp er teilendes Fremdatom von der Hauptfläche des Halbleiter- Substrats her in dieses eingeführt wird und dabei durch die implantierten Ionen Getterstellen erzeugt werden, und
das Halbleiter-Substrat, in welchem die Getterstellen er zeugt worden sind, einer Wärmebehandlung bei einer vor bestimmten Temperatur unterworfen wird, um die Getter stellen Verunreinigungselemente gettern zu lassen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
das den p-Leitfähigkeitstyp erteilenden Fremdatom Bor
ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Getterstelle in einer Lage dicht an einer und tiefer
als eine Verarmungsschicht, die beim Anlegen einer vor
bestimmten Betriebsspannung an die Halbleiteranordnung
entsteht, erzeugt wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Getterstelle nach dem Erzeugen oder Ausbilden von
Halbleiterelementen erzeugt wird und die Wärmebehandlung
bei niedriger Temperatur durchgeführt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß
die niedrige Temperatur im Bereich von 300-600°C
liegt.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die Getterstelle in einer Zwischenstufe des Verfahrens
erzeugt wird und die Wärmebehandlung bei einer hohen
Temperatur erfolgt.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß
die hohe Temperatur mindestens 800°C beträgt.
8. Verfahren zur Herstellung einer Halbleiteranordnung,
dadurch gekennzeichnet,
daß gewünschte Halbleiterelemente einschließlich aktiver An ordnungsbereiche und Verbindungen in einem Haupt(ober) flächenbereich eines Halbleiter-Substrats durch Wärme behandlung bei einer vorbestimmten, vergleichsweise hohen Temperatur ausgebildet werden,
durch Ionenimplantation ein ausgewähltes Element in das Halbleiter-Substrat, in welchem die Halbleiterelemente ausgebildet worden sind, von seiner Hauptfläche her eingeführt wird und damit durch die implantierten Ionen eine ionenimplantierte Schicht in einer Lage geformt wird, die dicht an einer und tiefer als eine Verarmungs schicht, die beim Anlegen einer vorbestimmten Betriebs spannung an die Halbleiteranordnung im Halbleiter-Substrat entsteht, liegt, und
eine Wärmebehandlung bei einer vergleichsweise niedrigen Temperatur unterhalb der vorbestimmten, vergleichsweise hohen Temperatur durchgeführt wird, um die ionenimplan tierte Schicht Verunreinigungselemente gettern zu lassen.
daß gewünschte Halbleiterelemente einschließlich aktiver An ordnungsbereiche und Verbindungen in einem Haupt(ober) flächenbereich eines Halbleiter-Substrats durch Wärme behandlung bei einer vorbestimmten, vergleichsweise hohen Temperatur ausgebildet werden,
durch Ionenimplantation ein ausgewähltes Element in das Halbleiter-Substrat, in welchem die Halbleiterelemente ausgebildet worden sind, von seiner Hauptfläche her eingeführt wird und damit durch die implantierten Ionen eine ionenimplantierte Schicht in einer Lage geformt wird, die dicht an einer und tiefer als eine Verarmungs schicht, die beim Anlegen einer vorbestimmten Betriebs spannung an die Halbleiteranordnung im Halbleiter-Substrat entsteht, liegt, und
eine Wärmebehandlung bei einer vergleichsweise niedrigen Temperatur unterhalb der vorbestimmten, vergleichsweise hohen Temperatur durchgeführt wird, um die ionenimplan tierte Schicht Verunreinigungselemente gettern zu lassen.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
das ausgewählte Element aus der Gruppe Bor, Kohlenstoff,
Sauerstoff und Silizium ausgewählt wird.
10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
das ausgewählte Element Bor ist.
11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die vergleichsweise hohe Temperatur höher ist als 600°C.
12. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die vergleichsweise hohe Temperatur im Bereich von
300-600°C liegt.
13. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die Halbleiterelemente Speicherelemente sind.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß die ionenimplantierte Schicht Getterstellen und
auch Zentren zum Einfangen von freien Elektronen oder
Löchern umfaßt.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß das ausgewählte Elemente aus der Gruppe Silizium,
Kohlenstoff und Sauerstoff ausgewählt wird.
16. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß die vergleichsweise hohe Temperatur mehr als 600°C
beträgt.
17. Verfahren nach Anspruch 14, dadurch gekennzeichnet,
daß die vergleichsweise niedrige Temperatur im Bereich
von 300-600°C liegt.
18. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß
die ionenimplantierte Schicht eine nahe der Hauptfläche
des Substrats gelegene Getterstelle aufweist und die
ionenimplantierte Schicht auch als leitfähige Schicht
oder Leiterschicht dient.
19. Verfahren zur Herstellung einer Halbleiteranordnung,
dadurch gekennzeichnet,
daß gewünschte Halbleiterelement in einem Haupt(ober)flächenbereich eines Halbleiter-Substrats durch Ausbilden einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen und Ver bindungsschichten erzeugt werden,
durch Ionenimplantation ein einen Leitfähigkeitstyp erteilendes Fremdatom in das Halbleiter-Substrat von seiner Hauptfläche her eingeführt und damit durch die implantierten Ionen eine ionenimplantierte Schicht er zeugt wird und
eine Wärmebehandlung bei einer vorbestimmten hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht zum Gettern von Verunreinigungselementen zu veranlassen und die ionenimplantierte Schicht so zu aktivieren, daß sie als leitfähige Schicht oder Leiter schicht wirkt.
daß gewünschte Halbleiterelement in einem Haupt(ober)flächenbereich eines Halbleiter-Substrats durch Ausbilden einer Vielzahl von aktiven Anordnungsbereichen mit pn-Übergängen und Ver bindungsschichten erzeugt werden,
durch Ionenimplantation ein einen Leitfähigkeitstyp erteilendes Fremdatom in das Halbleiter-Substrat von seiner Hauptfläche her eingeführt und damit durch die implantierten Ionen eine ionenimplantierte Schicht er zeugt wird und
eine Wärmebehandlung bei einer vorbestimmten hohen Temperatur durchgeführt wird, um die ionenimplantierte Schicht zum Gettern von Verunreinigungselementen zu veranlassen und die ionenimplantierte Schicht so zu aktivieren, daß sie als leitfähige Schicht oder Leiter schicht wirkt.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
die ionenimplantierte Schicht eine nahe der Hauptfläche
des Substrats gelegene Getterstelle aufweist und die
ionenimplantierte Schicht auch als die Leiterschicht
dient.
21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
die ionenimplantierte Schicht dicht an einer und tiefer
als eine Verarmungsschicht, die bei Anlegung einer vor
bestimmten Betriebsspannung an die Anordnung entsteht,
angeordnet ist.
22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
die ionenimplantierte Schicht in einer Zwischenstufe
des Verfahrens erzeugt wird und die Wärmebehandlung bei
mindestens 800°C erfolgt.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß
dabei zwischen der Stufe der Erzeugung der ionenimplan
tierten Schicht und der Stufe der Durchführung der Wärme
behandlung bei der hohen Temperatur keine Wärmebehand
lungen bei einer Temperatur von über 800°C durchgeführt
werden.
24. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
die Ionenimplantation unter einer hohen Energie von
380 keV oder mehr erfolgt.
25. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
die Ionenimplantation unter einer hohen Energie von
500 keV oder mehr erfolgt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1173559A JPH0338044A (ja) | 1989-07-05 | 1989-07-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE4021377A1 true DE4021377A1 (de) | 1991-01-17 |
| DE4021377C2 DE4021377C2 (de) | 1996-03-28 |
Family
ID=15962796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE4021377A Expired - Fee Related DE4021377C2 (de) | 1989-07-05 | 1990-07-05 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5098852A (de) |
| JP (1) | JPH0338044A (de) |
| KR (1) | KR940007386B1 (de) |
| DE (1) | DE4021377C2 (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4218685A1 (de) * | 1991-09-27 | 1993-04-08 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zur herstellung derselben |
| EP1533847A1 (de) * | 2002-06-26 | 2005-05-25 | Nikon Corporation | Festk rperabbildungseinrichtung |
| US7470944B2 (en) | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554883A (en) * | 1990-04-28 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| US5244819A (en) * | 1991-10-22 | 1993-09-14 | Honeywell Inc. | Method to getter contamination in semiconductor devices |
| JPH06252153A (ja) * | 1993-03-01 | 1994-09-09 | Toshiba Corp | 半導体装置の製造方法 |
| JP3384506B2 (ja) * | 1993-03-30 | 2003-03-10 | ソニー株式会社 | 半導体基板の製造方法 |
| US5453385A (en) * | 1993-08-27 | 1995-09-26 | Goldstar Electron Co., Ltd. | Method for manufacturing silicon semiconductor device with a gettering site |
| JP3541958B2 (ja) * | 1993-12-16 | 2004-07-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| US6475903B1 (en) | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| US5654210A (en) * | 1994-09-13 | 1997-08-05 | Lsi Logic Corporation | Process for making group IV semiconductor substrate treated with one or more group IV elements to form one or more barrier regions capable of inhibiting migration of dopant materials in substrate |
| US5858864A (en) * | 1994-09-13 | 1999-01-12 | Lsi Logic Corporation | Process for making group IV semiconductor substrate treated with one or more group IV elements to form barrier region capable of inhibiting migration of dopant materials in substrate |
| US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
| US5909926A (en) * | 1996-09-04 | 1999-06-08 | Hi-Tech Seating Products, Inc. | Vehicle seating assembly |
| CN1105925C (zh) * | 1997-01-24 | 2003-04-16 | 博登化学公司 | 带有可剥离的底涂层的涂覆光纤及其制作与使用的方法 |
| SE512813C2 (sv) | 1997-05-23 | 2000-05-15 | Ericsson Telefon Ab L M | Förfarande för framställning av en integrerad krets innefattande en dislokationsfri kollektorplugg förbunden med en begravd kollektor i en halvledarkomponent, som är omgiven av en dislokationsfri trench samt integrerad krets framställd enligt förfarandet |
| WO1999000841A1 (en) * | 1997-06-30 | 1999-01-07 | Symbios, Inc. | High dose p+ buried layer structure |
| JPH1140498A (ja) * | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US6281127B1 (en) * | 1999-04-15 | 2001-08-28 | Taiwan Semiconductor Manufacturing Company | Self-passivation procedure for a copper damascene structure |
| JP2002026022A (ja) * | 2000-07-10 | 2002-01-25 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| US6383924B1 (en) * | 2000-12-13 | 2002-05-07 | Micron Technology, Inc. | Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials |
| US7142577B2 (en) * | 2001-05-16 | 2006-11-28 | Micron Technology, Inc. | Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon |
| US7132348B2 (en) * | 2002-03-25 | 2006-11-07 | Micron Technology, Inc. | Low k interconnect dielectric using surface transformation |
| US7198974B2 (en) * | 2003-03-05 | 2007-04-03 | Micron Technology, Inc. | Micro-mechanically strained semiconductor film |
| US7041575B2 (en) * | 2003-04-29 | 2006-05-09 | Micron Technology, Inc. | Localized strained semiconductor on insulator |
| US7501329B2 (en) * | 2003-05-21 | 2009-03-10 | Micron Technology, Inc. | Wafer gettering using relaxed silicon germanium epitaxial proximity layers |
| US7273788B2 (en) * | 2003-05-21 | 2007-09-25 | Micron Technology, Inc. | Ultra-thin semiconductors bonded on glass substrates |
| US7008854B2 (en) * | 2003-05-21 | 2006-03-07 | Micron Technology, Inc. | Silicon oxycarbide substrates for bonded silicon on insulator |
| US6929984B2 (en) * | 2003-07-21 | 2005-08-16 | Micron Technology Inc. | Gettering using voids formed by surface transformation |
| JP4684574B2 (ja) * | 2004-04-30 | 2011-05-18 | 独立行政法人科学技術振興機構 | シリコン結晶中のＣｕ不純物のゲッタリング方法 |
| JP2006261452A (ja) * | 2005-03-17 | 2006-09-28 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7544584B2 (en) | 2006-02-16 | 2009-06-09 | Micron Technology, Inc. | Localized compressive strained semiconductor |
| US7691693B2 (en) | 2007-06-01 | 2010-04-06 | Synopsys, Inc. | Method for suppressing layout sensitivity of threshold voltage in a transistor array |
| TWI355046B (en) * | 2007-07-10 | 2011-12-21 | Nanya Technology Corp | Two bit memory structure and method of making the |
| US7895548B2 (en) | 2007-10-26 | 2011-02-22 | Synopsys, Inc. | Filler cells for design optimization in a place-and-route system |
| US20090108408A1 (en) * | 2007-10-29 | 2009-04-30 | Synopsys, Inc. | Method for Trapping Implant Damage in a Semiconductor Substrate |
| US9472423B2 (en) * | 2007-10-30 | 2016-10-18 | Synopsys, Inc. | Method for suppressing lattice defects in a semiconductor substrate |
| KR20150134543A (ko) * | 2014-05-22 | 2015-12-02 | 삼성전자주식회사 | 소자 제조용 기판 및 반도체 소자 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3027197A1 (de) * | 1979-08-20 | 1981-03-19 | General Instrument Corp., Clifton, N.J. | Verfahren zum herstellen einer halbleitereinrichtung |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3933530A (en) * | 1975-01-28 | 1976-01-20 | Rca Corporation | Method of radiation hardening and gettering semiconductor devices |
| JPS5565438A (en) * | 1978-11-13 | 1980-05-16 | Sony Corp | Semiconductor substrate treatment |
| US4249962A (en) * | 1979-09-11 | 1981-02-10 | Western Electric Company, Inc. | Method of removing contaminating impurities from device areas in a semiconductor wafer |
| JPS5693367A (en) * | 1979-12-20 | 1981-07-28 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH0235457B2 (ja) * | 1980-01-25 | 1990-08-10 | Mitsubishi Electric Corp | Handotaisochinoseizohoho |
| US4328610A (en) * | 1980-04-25 | 1982-05-11 | Burroughs Corporation | Method of reducing alpha-particle induced errors in an integrated circuit |
| JPS5787119A (en) * | 1980-11-19 | 1982-05-31 | Toshiba Corp | Manufacture of semiconductor device |
| JPS57177530A (en) * | 1981-04-27 | 1982-11-01 | Hitachi Ltd | Processing of semiconductor wafer |
| JPS58137244A (ja) * | 1982-02-09 | 1983-08-15 | Nec Corp | 半導体装置の製造方法 |
| JPS58180028A (ja) * | 1982-04-16 | 1983-10-21 | Oki Electric Ind Co Ltd | 半導体ウエハの処理方法 |
| US4716451A (en) * | 1982-12-10 | 1987-12-29 | Rca Corporation | Semiconductor device with internal gettering region |
| JPS59124136A (ja) * | 1982-12-28 | 1984-07-18 | Toshiba Corp | 半導体ウエハの処理方法 |
| US4617066A (en) * | 1984-11-26 | 1986-10-14 | Hughes Aircraft Company | Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing |
| US4889819A (en) * | 1988-05-20 | 1989-12-26 | International Business Machines Corporation | Method for fabricating shallow junctions by preamorphizing with dopant of same conductivity as substrate |
| JP3066968B2 (ja) * | 1988-07-25 | 2000-07-17 | ソニー株式会社 | 半導体ウエハのゲッタリング方法 |
-
1989
- 1989-07-05 JP JP1173559A patent/JPH0338044A/ja active Pending
-
1990
- 1990-07-05 US US07/548,548 patent/US5098852A/en not_active Expired - Lifetime
- 1990-07-05 DE DE4021377A patent/DE4021377C2/de not_active Expired - Fee Related
- 1990-07-05 KR KR1019900010151A patent/KR940007386B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3027197A1 (de) * | 1979-08-20 | 1981-03-19 | General Instrument Corp., Clifton, N.J. | Verfahren zum herstellen einer halbleitereinrichtung |
Non-Patent Citations (1)
| Title |
|---|
| H. WONG, N.W. CHEUNG, P.K. CHU, J. LIU, J.W. MAYER: Proximity gettering with mega-elec- tron-volt carbon and oxygen implantations, in: Appl. Phys. Lett., Vol. 52, No. 12, 1988, S. 1023-1025 * |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4218685A1 (de) * | 1991-09-27 | 1993-04-08 | Mitsubishi Electric Corp | Halbleitereinrichtung und verfahren zur herstellung derselben |
| EP1533847A1 (de) * | 2002-06-26 | 2005-05-25 | Nikon Corporation | Festk rperabbildungseinrichtung |
| EP1533847A4 (de) * | 2002-06-26 | 2007-02-21 | Nikon Corp | Festk rperabbildungseinrichtung |
| US7470944B2 (en) | 2002-06-26 | 2008-12-30 | Nikon Corporation | Solid-state image sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940007386B1 (ko) | 1994-08-16 |
| DE4021377C2 (de) | 1996-03-28 |
| KR910003809A (ko) | 1991-02-28 |
| US5098852A (en) | 1992-03-24 |
| JPH0338044A (ja) | 1991-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4021377C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE68911702T2 (de) | Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt. | |
| DE3012363C2 (de) | Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen | |
| DE2916843C2 (de) | ||
| DE2429705C3 (de) | Schottky-Diode und Verfahren zu ihrer Herstellung | |
| DE2823967C2 (de) | ||
| DE2512373A1 (de) | Sperrschicht-oberflaechen-feldeffekt- transistor | |
| DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
| DE2734694A1 (de) | Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung | |
| DE1965799C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE19605633A1 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
| DE3230077A1 (de) | Integrierte bipolar- und mos-transistoren enthaltende halbleiterschaltung auf einem chip und verfahren zu ihrer herstellung | |
| DE2262024A1 (de) | Verfahren zur herstellung von halbleiterbauelementen bzw. halbleiterschaltungen | |
| DE10036891A1 (de) | Verfahren zum Herstellen einer Schottky-Diode und einer verwandten Struktur | |
| DE2160462A1 (de) | Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung. | |
| DE4244115C2 (de) | Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
| DE102006025342B4 (de) | Halbleitervorrichtung mit isoliertem Gate und Herstellungsverfahren dafür | |
| DE2628406A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
| DE3345075A1 (de) | Verfahren zur herstellung eines halbleiterwafers mit eigengetterung | |
| DE3408285C2 (de) | ||
| DE3540452A1 (de) | Verfahren zur herstellung eines duennschichttransistors | |
| DE10324100B4 (de) | Verfahren zur Herstellung eines robusten Halbleiterbauelements | |
| DE2365222A1 (de) | Verfahren zur herstellung eines halbleiter-schaltelements mit einer zone relativ langer minoritaetstraeger-lebensdauer | |
| DE112018003666T5 (de) | Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement | |
| DE10152913A1 (de) | Metallisierung integrierter Schaltungen unter Verwendung einer Titan-Aluminium-Legierung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |