DE3345075A1 - Verfahren zur herstellung eines halbleiterwafers mit eigengetterung - Google Patents

Verfahren zur herstellung eines halbleiterwafers mit eigengetterung

Info

Publication number
DE3345075A1
DE3345075A1 DE19833345075 DE3345075A DE3345075A1 DE 3345075 A1 DE3345075 A1 DE 3345075A1 DE 19833345075 DE19833345075 DE 19833345075 DE 3345075 A DE3345075 A DE 3345075A DE 3345075 A1 DE3345075 A1 DE 3345075A1
Authority
DE
Germany
Prior art keywords
zone
wafer
crystal defects
heating
semiconductor body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19833345075
Other languages
English (en)
Inventor
Hiroshi Tokyo Iwai
Hideo Chigaseki Kanagawa Ohtsuka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE3345075A1 publication Critical patent/DE3345075A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2636—Bombardment with radiation with high-energy radiation for heating, e.g. electron beam heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/024—Defect control-gettering and annealing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Element Separation (AREA)

Description

Beschreibung
Die Erfindung betrifft ein Verfahren nach dem Oberbegriff des Patentanspruchs 1.
In letzter Zeit werden für integrierte Schaltungen hoher Dichte häufig Halbleiterwafer mit Eigengetterung, die nachfolgend als IG-Wafer (IG = Intrinsic Gettering) bezeichnet werden sollen. Ein IG-Wafer hat den in Fig. 1 gezeigten Aufbau. Bei diesem Aufbau ist im Oberflächenbereich des Wafers 1 eine Zone 2 gebildet, die keine kleinen Kristallfehler aufweist, während im Inneren des Wafers 1 eine weitere Zone 3 gebildet ist, die viele kleine Kristallfehler besitzt. Unter "kleinen Kristallfehlem" sind alle Fehler einschließlich anderen Verbindungen wie SiO^, Versetzungen und Stapelfehler etc. im Kristall zu verstehen. Wenn eine Halbleitervorrichtung unter Verwendung eines IG-Wafers hergestellt wird, werden bei einem Erwärmungsschritt Verunreinigungen 4 in der Oberflächenzone 2 zur inneren Zone 3 gegettert, und unerwünschte Ladungsträger 5, die in der Oberflächenzone 2 entstehen, rekombinieren in der inneren Zone 3, wie dies in Fig. 2 dargestellt ist. Fig. 2 zeigt eine fertiggestellte Speichervorrichtung. Eine dicke SiO2-Feldschicht 6 ist auf einem P-leitenden Siliciumhalbleitersubstrat 1 in Form eines IG-Wafers ausgebildet. Eine Elektrode 7 aus polykristallinen! Silicium ist auf einer dünnen SiO2-Schicht 8 und der dicken Feldschicht 6 ausgebildet. Zwischen der Elektrode 7 und dem Substrat 1 wird eine Kapazität gebildet. Eine Ubertragungsgateelektrode 9 aus polykristallinem Silicium ist auf einer Gateisolierschicht 10 aus SiO„ und einer Isolierschicht 11 aus SiOp gebildet. Durch Anlegen einer Spannung an die Übertragungsgateelektrode 9 wird im Oberflächenbereich unter der Gateisolierschicht 11 eine Inversionsschicht induziert. Verdrahtungs-
1/2 BAD ORIGINAL
schichten 13 sind mit der übertragungsgateelektrode 9, der Elektrode 7 und einer N -Schicht 14, die in der Oberflächenzone 2 ausgebildet ist, durch Löcher in einer Isolierschicht 12 verbunden. Bei dieser Vorrichtung werden beim Betrieb oft unerwünschte Ladungsträger 5 erzeugt, die Grund zu einem Fehlbetrieb der Vorrichtung sein können. Die unerwünschten Ladungsträger 5 werden durch von außen einfallende α-Strahlen, durch einen Durchbruch im PN-Übergang etc. erzeugt. Bei Verwendung eines IG-Wafers rekombinieren diese unerwünschten Ladungsträger 5 in der inneren Zone 3.
Nach dem Stand der Technik wird ein IG-Wafer wie folgt hergestellt. Zunächst wird ein Siliciumhalbleiterwafer 15, in dem Sauerstoff eingeschlossen ist, vorbereitet, wie dies in Fig. 3 gezeigt ist. In dem Wafer 15 ist Sauer-
18 —3 stoff in einer Konzentration von 10 cm enthalten.
Durch diesen Sauerstoff werden in den nachfolgenden Schritten sicher kleine Kristallfehler hervorgerufen.
Das Wafer 15 wird in einer oxidierenden Atmosphäre von etwa SOO0C während etwa 2 bis 5 Stunden erhitzt. Der übersättigte Sauerstoff im Wafer 15 diffundiert, wodurch Keime 16 kleiner Kristallfehler erzeugt werden, wie dies in Fig. 4 gezeigt ist. Als nächstes wird das Wafer 15 erneut in einer oxidierenden Atmosphäre von etwa 11000C während etwa 4 Stunden erhitzt. Wegen der hohen Temperatur diffundieren der Sauerstoff und kleine Fehler 16 im Oberflächenbereich des Wafers 15 heraus. Dadurch wird eine Zone 17, die keine kleinen Kristallfehler enthält, im Oberflächenbereich des Wafers 15 gebildet, während eine andere Zone 18 mit vielen kleinen Kristallfehlern gemäß Darstellung in Fig. 5 im Inneren des Wafers 15 entsteht. Die Zone 17 ist wegen der hohen Temperatur und der langen Erwärmung im allgemeinen tiefer als 5 μΐη. In einem Experiment ergab sich eine Tiefe von 20 um bei einem Wafer
mit einer Dicke von 600 um. Wogen der langen Dauer des Erwürmungsschritts ist es schwierig, die Tiefe der Zone 17 exakt zu steuern. Eine Tiefe von 20 um ist zuviel, wenn das Wafer für eine Speichervorrichtung, für integrierte Schaltungen hoher Dichte etc. benutzt werden, soll, da der aktive Bereich bei diesen Vorrichtungen im allgemeinen dünner als 5 um ist. Außerdem kann sich das Wafer 15 manchmal infolge der langen Erwärmung auf hohe Temperatur verbiegen, da die dicke fehlerbehaftete Zone 18 einen anderen thermischen Ausdehnungskoeffizienten als die Zone 17 aufweist. Die Verbiegung des Wafers 15 ruft weitere unerwünschte kleine Kristallfehler in der Oberflächenzone 17 hervor.Während des Erwärmungsschritts bei hoher Temperatur können Verunreinigungen wie Fe, Cu, Ag in das Wafer 15 gelangen. Da der lang dauernde Erwärmungsschritt in einer oxidierenden Atmosphäre erfolgt, urn eine Verunreinigung zu verhindern, bildet sich auf der Oberfläche des Wafers 15 eine SiO^-Isolierschicht. Diese Isolierschicht kann zusätzliche Stapelfehler in der Oberflächenzone 17 des Wafers 15 hervorrufen. Diese Defekte, das heißt Verunreinigungen und Stapelfehler in der Oberflächenzone 17 sind für den Betrieb der Vorrichtung schädlich und verhindern die vorgesehene Funktion der Vorrichtung. Außerdem wird die Herstellung wegen der Notwendigkeit einer langen Erwärmung auf hohe Temperatur teuer.
Es ist ein anderes Verfahren bekannt, bei dem zuerst eine Wärmebehandlung bei hoher Temperatur und dann die Wärmebehandlung bei niedriger Temperatur ausgeführt wird. Aber auch dieses Verfahren erfordert eine lange Zeit.
Aufgabe der Erfindung ist es, ein Verfahren der eingangs angegebenen Art zu schaffen, bei dem die Tiefe der fehlerfreien Oberflächenzone des Wafers besser als bisher gesteuert werden kann, so daß Tiefen von 5 um oder weniger
BAD ORIGINAL
erreicht werden können. Daneben soll eine Verbiegung des Wafers möglichst verhindert werden.
Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
:, Die Erfindung und ihre Vorteile werden nachfolgend anhand von Ausführungsbeispielen unter Bezug auf die Zeichnungen näher erläutert. Es zeigen:
10
Fig." 1 eine Schnittansicht durch ein IG-Wafer,
Fig. 2 eine Schnittansicht einer fertigen Halbleitervorrichtung, die unter Verwendung eines IG-Wafers als Substrat aufgebaut
ist,
Fig. 3 bis 5 Schnittansichten einzelner Schritte eines bekannten Verfahrens zur Herstellung eines IG-Wafers,
Fig. 6 bis 8 Schnittansichten einzelner Schritte des
erfindungsgemäßen Verfahrens,
, Fig. 9 und 10 Schnittansichten einzelner Schritte des
anderen Ausführungsbeispiels der Erfindung,
Fig. 11 eine Schnittansicht eines IG-Wafers gemäß einem weiteren Ausführungsbeispiel
der Erfindung und
Fig. 12 eine Schnittansicht eines IG-Wafers gemäß noch eines weiteren Ausführungsbeispiels der Erfindung.
In den Zeichnungen sind gleiche oder einander entsprechende Teile in allen Darstellungen mit denselben Bezugszeichen versehen. Unter Bezug auf die Fig. 6 bis 8 soll nun ein Ausführungsbeispiel der Erfindung erläutert werden.
Zunächst wird ein einkristallines Siliciumwafer 21 vorbereitet (Fig. 6). Dieses Wafer 21 enthält Sauerstoff in
in "3
einer Konzentration von 1x10 cm als Verunreinigung. Dann wird die Oberfläche des Wafers 21 von einen YAG-Lasersträhl bestrahlt, der in einer Abtastbewegung über die Oberfläche geführt wird. Die Wollenlänge des Laserstrahls beträgt etwa 1,06 um, seine Leistung beträgt mehr als 0,1 mJ/Puls bei einer Gesamtbestrahlungsdauer von 10 bis 60 Minuten für ein Wafer mit einem Durchmesser von etwa 10 cm. Der übersättigte Sauerstoff im Oberflächenbereich des Wafers 21 diffundiert und beginnt sich an die Siliciumkristallkombinationen oder Siliciumkristalle anzulagern, wenn die Temperatur im Oberflächenbereich aufgrund der Laserbestrahlung steigt. Dadurch v/erden in diesem Oberflächenbereich des Wafers 21 viele Keime für kleine Kristallfehler gebildet, wie dies in Fig. 7 angedeutet ist. Die Keime 22 besitzen eine Dichte von etwa
6 -3
10 cm . Diese Keime 22 stellen einen Übergangszustand zu vollkommenen kleinen Kristallfehlern dar, zu denen sie in einem nachfolgenden Erwärmungsschritt werden. In einer sehr dünnen Oberflächenzone diffundiert der Sauerstoff durch die Hitze nach außen, so daß in dieser Zone keine Keime gebildet werden. Wenn eine integrierte Schaltung unter Verwendung des in Fig. 7 gezeigten Wafers hergestellt wird, dann werden viele um die Keime herum gelagerte Kristallfehler 23 (Fig. 8) während eines Erwärmungsschritts von bei spiel sv/ei se etwa 9000C über 10 bis 20 Stunden im Verlauf des Herstellungsverfahrens der integrierten Schaltung gebildet. Diese Kristallfehler
BAD ORIGINAL
5/6
23 entstehen nur in der inneren Zone 25 des Wafers 21, nicht aber in der sehr dünnen Oberflächenzone 24, weil dort keine Keime vorhanden sind.
Wie beschrieben wird die Erwärmung zur Bildung der Keime 22 bei diesem Ausführungsbeispiel unter Verwendung eines . Laserstrahls ausgeführt. Diese Laserbestrahlung erlaubt eine kurze Wärmebehandlung mit dem zusätzlichen Vorteil, daß eine Verbiegung des Wafers 21, die zum Entstehen
•0 anderer unerwünschter Fehler führen würde, vermieden wird. Die Laserbestrahlung läßt zu, daß nur die Oberflächenzone des Wafers 21 erhitzt wird, so daß die Ausdiffusion des übersättigten Sauerstoffs aus der Oberflächenzone 24 leicht gesteuert werden kann. Nach dem beschriebenen erfindungsgemäßen Verfahren kann die Oberflächenzone 24, die keine kleinen Kristallfehler enthält, mit einer Dicke von 5 μπι oder weniger ausgebildet v/erden. Wenn diese Oberflächenzone 24 sehr dünn ist, können unerwünschte Ladungsträger, die durch α-Strahlen, durch einen Durchbruch eines PN-Übergangs, durch Lecklicht in einer CCD (ladungsgekoppelte Anordnung) etc. entstehen, unmittelbar in der inneren Zone 25, in der sich die kleinen Kristallfehler befinden, rekombinieren. Damit kann der Einfluß solcher unerwünschter Ladungs-
25( träger deutlich verringert werden. Außerdem braucht die Laserbestrahlung nicht in einem Ofen ausgeführt zu werden, so daß eine Verunreinigung mit Fremdstoffen von der Ofenwand während der Erwärmung ausgeschlossen ist. Da ferner die Erwärmung in kurzer Zeit erfolgt, wird keine Isolierschicht auf der Oberfläche des Wafers gebildet. Dadurch werden Stapelfehler in der Oberflächenzone, die andernfalls durch die Isolierschicht hervorgerufen würden, verhindert.
Beim obigen Ausführungsbeispiel des erfindungsgemäßen Ver-
6/7
fahrens tritt das Wachstum der kleinen Kristallfehler während eines Erwärmungsschritts bei einem Herstellungsverfahren auf, bei welchem dieses Wafer als Substrat verwendet und zu einer Halbleitervorrichtung verarbeitet wird. Es ist jedoch ebenso möglich, einen Erwärmungsschritt auf eine Temperatur von 9000C oder weniger für eine Dauer von 10 bis 20 Stunden nach der Laserbestrahlung und mehr oder weniger unabhängig vom nachfolgenden Herstellungsverfahren vorzusehen, falls der Erwärmungsschritt eines solchen Herstellungs- oder Verarbeitungsverfahrens für das IG-Wafer unzureichend ist, um das Wachstum der kleinen Kristallfehler zu verursachen.
Auch kann das Wachstum der Kristallfehler 23 unter Verwendung eines Laserstrahls anstelle einer gewöhnlichen Erwärmung vorgenommen werden. In diesem Fall können die Keime 22 im oberen Teil der Zone 25 verschwinden, das heißt die kristallfehlerfreie Oberflächenzone 24 kann sich etwas ausdehnen, während das Wachstum und die Ausbildung weiterer Keime 22 in einem tieferen Bereich auftreten kann. Im allgemeinen wird die erste Laserbestrahlung mit geringer Energie und die zweite Laserbestrahlung mit höherer Energie vorgenommen. Diese Schritte können aber auch ausgetauscht werden.
25
Als nächstes wird ein anderes Ausführungsbeispiel der Erfindung unter Bezug auf die Fig. 9 und 10 beschrieben. Hier wird zuerst ein einkristallines Siliciumwafer 21 vorbereitet. Das Wafer 21 enthält Sauerstoff in einer
1 fi —3
Konzentration von 10 cm Das Wafer 21 wird in einer oxidierenden Atmosphäre bei 8000C während 5 Stunden erhitzt. Dabei werden durch Diffusion des übersättigten Sauerstoffs Keime 22 im gesamtem Wafer erzeugt, wie dies in Fig. 9 angedeutet ist. Dann wird ein YAG-Laserstrahl auf die Oberfläche des Wafers 21 gestrahlt und abtastend
^BAD ORIGINAL
7/8
über die Oberfläche geführt. Der YAG-Laserstrahl besitzt eine Wellenlänge von 1,06 μίτι und eine Leistung von mehr als 0,1 mJ/Puls bei einer Gesamtbestrahlungsdauer von 10 bis 60 Minuten für ein Wafer mit einem Durchmesser von etwa 10 cm. Die Keime 22 in der Oberflächenzone verschwinden aufgrund dieses Ausglühens, und zur gleichen Zeit sammeln sich kleine Kristallfehler 23 in der tieferen inneren Zone des Wafers 21. Folglich wird eine fehlerfreie Zone 24 in dem Oberflächenbereich des Wafers 21, der dem Laserstrahl ausgesetzt wurde, gebildet, während im tieferen Bereich des Wafers 21 eine Zone 25 mit vielen kleinen Kristallfehlern 23 entsteht.
Bei diesem Ausführungsbeispiel ist die Zeit für den ersten Erwärmungsschritt langer als beim ersten Ausführungsbeispiel, dennoch wird sich das Wafer 21 weniger stark als beim bekannten Verfahren verbiegen, da auch bei diesem Ausführungsbeispiel der Erfindung das Verfahren immer noch kürzer als beim Stand der Technik ist.
Der erste Erwärmungsschritt wird bei diesem zweiten Ausführungsbeispiel der Erfindung in einer oxidierenden Atmosphäre von etwa 8000C ausgeführt, und danach wird das Wafer dem Laserstrahl ausgesetzt. Die Laserbestrahlung des Wafers 21 kann auch nach Erwärmung des Viafers in einer oxidierenden Atmosphäre von etwa 10500C bis 12000C während 2 bis 5 Stunden erfolgen/ bei der der Sauerstoff aus der Oberflächenzone ausdiffundiert ist. Der Laserstrahl wird dann eine Leistung von etwa 0,01 bis 0,3 mJ/Puls bei
3Q einer Bestrahlungsdauer von 2 bis 3 Stunden im Fall eines Wafers mit einem Durchmesser von etwa 10 cm besitzen.
Die vorgenannten Schritte können ausgetauscht werden. Das heißt, nach einer Laserbestrahlung mit einer Leistung von 0,01 bis 0,3 mJ/Puls (Zeit und Wafergröße wie oben)
BAD ORIGINAL
und hierdurch erfolgende Ausbildung kleiner Kristallfehlerkeirae in der Oberflächenzone aufgrund der Ausdiffusion von übersättigtem Sauerstoff wird das Wafer 21 in einer oxidierenden Atmosphäre von etwa 10500C bis 12000C für 2 bis 5 Stunden erhitzt, wobei die kleinen Kristallfehler in der Oberflächenzone ausgeglüht v/erden, während sich kleine Kristallfehler in der inneren Zone ansammeln.
Ein weiteres Ausführungsbeispiel ist in Fig. 11 gezeigt.
Hier wird zunächst eine Oxidschicht 26 auf einem eigenleitenden Siliciumhalbleitarsubstrat 21 gebildet. In dieser Oxidschicht 26 wird dann ein Loch 27 geöffnet. Eine Silxciumeinkristallschicht wird dann von dem Kristallkeim des freigelegten Substrats 21 auf der gesamten Oberfläche aufgewachsen. Durch einen Mustergebungsprozeß wird die Siliciumeinkristallschicht 28 gebildet. Diese Schicht 28
1 8 —3 besitzt eine Sauerstoffkonzentration von 10 cm Wie Fig. 11 zeigt, wird dann im Oberflächenbereich der Schicht 28 eine Zone 24, die keine kleinen Kristallfehler aufweist, gebildet und im inneren Bereich der Schicht 28. eine Zone 25 mit vielen kleinen Kristallfehlern, und zwar aufgrund derselben Behandlung wie beim ersten Ausführungsbeispiel. In diesem Ausführungsbeispiel wird eine Siliciumschicht auf einer Isolierschicht verwendet.
Statt dessen kann auch eine Einkristallschicht auf einem Siliciumhalbleiterwafer oder ein SOS-Wafer (Silicium auf Saphir) verwendet werden.
Ein weiteres Ausführungsbeispiel ist in Fig. 12 gezeigt.
Hier wird zunächst auf der Oberfläche eines Siliciumwafers 21 eine Oxidschicht 29 ausgebildet. Dann werden im Oberflächenbereich des Wafers 21 eine Zone 24, die keine kleinen Kristallfehler besitzt, und im inneren Bereich des Wafers 21 eine Zone 25 mit vielen kleinen Kristallfehlern auf gleiche Weise wie beim ersten Ausführungsbei-
BAD ORIGINAL
8/9
spiel gebildet.
Bei allen vorangehend beschriebenen Ausführungsbeispielen wird ein Siliciumwafer, das Sauerstoff enthält, benutzt. Ein Siliciumwafer, das Kohlenstoff oder Stickstoff anstelle von Sauerstoff enthält, kann in gleicher Weise für die Erfindung verwendet werden. Das Siliciumwafer kann beispielsweise eine Kohlenstoffkonzentration von mehr
1 fi — ^
als 5 x 10 cm besitzen. Auch kann ein anderer Energiestrahl, beispielsweise ein CCU-Laserstrahl, ein anderer Laserstrahl, ein Elektronenstrahl etc. anstelle des oben beschriebenen YAG-Laserstrahls benutzt werden.
Die Bedingungen der Erwärmung werden bei den beschriebenen Ausführungsbeispielen durch die Leistung des Laserstrahls bestimmt. Sie können aber auch durch die Steuerung des Bestrahlungsfleckdurchmessers des Laserstrahls und der Bestrahlungszeit festgelegt werden. Nach der Wärmebehandlung der obigen Ausführungsbeispiele kann das Wafer weiter in einer !^-Atmosphäre bei 7000C für etwa 5 Stunden erwärmt werden, um die Größe und Dichte der kleinen Kristallfehler in der inneren Zone, die viele kleine Kristallfehler enthält, zu vergrößern.
Weiterhin kann die Wärmebehandlung mittels der verschiedenen Strahlen zwischen den Herstellungsschritten einer Halbleitervorrichtung erfolgen, beispielsweise nach Ausbildung einer SiO^-Feldschicht, um verschiedene Verunreinigungen zu vermeiden. Der Energiestrahl kann auch nur auf einen speziellen Teil des Wafers gerichtet werden, beispielsweise einen Teil, über dem später eine SiO2-FeIdschicht, eine Speicherzelle, ein spezielles Element etc. ausgebildet werden wird, das heißt einen Teil, in dem eine Zone ohne kleine Kristallfehler erforderlich ist.
1 Vorzugsweise ist die Dichte der Verunreinigungen wie
17 Sauerstoff, Kohlenstoff und Stickstoff 5 χ 10 bis 1,5 χ
18—3 16 —
10 cm , sie muß aber größer als 5 χ 10 cm sein,
da die Keime für die Kristallfehler nicht voll ausgebildet
c 16 —3
-> werden, falls die Dichte unter 5 χ 10 cm liegt.
BAD ORIGINAL
- Leerseite

Claims (1)

  1. Patentansprüche
    1J Verfahren zur Herstellung eines Halbleiterwafer mit Eigengetterung mit den Schritten
    (a) Herstellen eines Halbleiterkörpers mit einer Zone,
    die Verunreinigungen in einer Konzentration von mehr als
    16 — "\ 5 x 10 cm enthält und
    (b) Durchführen einer Erwärmung zur Schaffung einer von kleinen Kristallfehlern im wesentlichen freien Oberflächenzone sowie einer viele Kristallfehler enthaltenden inneren Zone des Halbleiterkörpers,
    dadurch gekennzeichnet /
    daß die Erwärmung die Bestrahlung wenigstens eines Teiles der Verunreinigungen enthaltenden Zone des Halbleiterkörpers mit einem Energiestrahl umfaßt.
    15 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß die Verunreinigungen ausgewählt sind aus der Gruppe umfassend Sauerstoff, Kohlenstoff und Stickstoff.
    RadocfcestraBo 43 8000 München 60 Toloton (089) 883A03/88560< Telex 5212S1J Telegramme Patentconsult
    3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daii der Halbleiterkörper aus einkristallinem Silicium besteht.
    4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß der Halbleiterkörper auf einem isolierten Substrat ausgebildet ist.
    '0 5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß der Energiestrahl ein Laserstrahl ist.
    6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet , daß der Energiestrahl ein Elektronenstrahl ist.
    7. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Erwärmung einen ersten Bestrahlungsschritt und einen zweiten Bestrahltungsschritt umfaßt, wobei die Leistung des Energiestrahls im zweiten Bestrahlungsschritt anders als die im ersten Bestrahlungsschritt ist.
    8. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß vor dem Bestrahlungsschritt eine Erwärmung in einem Ofen erfolgt.
    9. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet , daß nach dem Bestrahlungsschritt eine Erwärmung in einem Ofen erfolgt.
    10. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , daß die Größe und die Dichte der Kristallfehler durch Erwärmung des
    BAD ORIGINAL
    Halbleiterwafers nach Ausbildung der Oberflächonzone und der inneren Zone erfolgt.
    11. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet , da3 die Verunreinigungskonzentration des Halbleiterkörpers zwischen
    5 χ 1017 und 1,5 χ 1018 cm"3 liegt.
    12. Halbleiterwafer mit Eigengetterung, umfassend eine Oberflächenzone, die im wesentlichen frei von kleinen Kristallfehlern ist, und eine viele kleine Kristallfehler aufweisende innere Zone, dadurch gekennzeichnet. , daß die Tiefe der Oberflächenzone kleiner als 10 um, vorzugsweise kleiner oder gleich 5 μηι ist.
DE19833345075 1982-12-28 1983-12-13 Verfahren zur herstellung eines halbleiterwafers mit eigengetterung Ceased DE3345075A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57233520A JPS59124136A (ja) 1982-12-28 1982-12-28 半導体ウエハの処理方法

Publications (1)

Publication Number Publication Date
DE3345075A1 true DE3345075A1 (de) 1984-07-05

Family

ID=16956314

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833345075 Ceased DE3345075A1 (de) 1982-12-28 1983-12-13 Verfahren zur herstellung eines halbleiterwafers mit eigengetterung

Country Status (3)

Country Link
US (1) US4575466A (de)
JP (1) JPS59124136A (de)
DE (1) DE3345075A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175567A2 (de) * 1984-09-18 1986-03-26 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Halbleitersonnenzellen
DE4323964A1 (de) * 1992-07-17 1994-01-20 Toshiba Kawasaki Kk Halbleitersubstrat und Verfahren zu dessen Behandlung
EP2031647A1 (de) * 2006-06-20 2009-03-04 Shin-Etsu Handotai Co., Ltd Siliciumwafer-herstellungsverfahren und durch das verfahren hergestellter siliciumwafer
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) * 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
GB2202236B (en) * 1987-03-09 1991-04-24 Philips Electronic Associated Manufacture of electronic devices comprising cadmium mercury telluride
JPH0338044A (ja) * 1989-07-05 1991-02-19 Toshiba Corp 半導体装置の製造方法
JP2726583B2 (ja) * 1991-11-18 1998-03-11 三菱マテリアルシリコン株式会社 半導体基板
US5454885A (en) * 1993-12-21 1995-10-03 Martin Marietta Corporation Method of purifying substrate from unwanted heavy metals
US6635587B1 (en) * 1999-09-23 2003-10-21 Memc Electronic Materials, Inc. Method for producing czochralski silicon free of agglomerated self-interstitial defects
JP4183093B2 (ja) * 2005-09-12 2008-11-19 コバレントマテリアル株式会社 シリコンウエハの製造方法
TWI398017B (zh) * 2007-07-06 2013-06-01 Huga Optotech Inc 光電元件及其製作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Advances in Electronics and Electron Physics, Vol. 58, 1982, S. 232-236 *
Appl. Phys. Lett., Vol. 30, No. 4, 1977, S. 175-176 *

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0175567A2 (de) * 1984-09-18 1986-03-26 The Secretary of State for Defence in Her Britannic Majesty's Government of the United Kingdom of Great Britain and Halbleitersonnenzellen
EP0175567A3 (en) * 1984-09-18 1987-08-19 The Secretary Of State For Defence In Her Britannic Majesty's Government Of The United Kingdom Of Great Britain And Semiconductor solar cells
DE4323964A1 (de) * 1992-07-17 1994-01-20 Toshiba Kawasaki Kk Halbleitersubstrat und Verfahren zu dessen Behandlung
US5502010A (en) * 1992-07-17 1996-03-26 Kabushiki Kaisha Toshiba Method for heat treating a semiconductor substrate to reduce defects
US5885905A (en) * 1992-07-17 1999-03-23 Kabushiki Kaisha Toshiba Semiconductor substrate and method of processing the same
EP2031647A1 (de) * 2006-06-20 2009-03-04 Shin-Etsu Handotai Co., Ltd Siliciumwafer-herstellungsverfahren und durch das verfahren hergestellter siliciumwafer
EP2031647A4 (de) * 2006-06-20 2009-07-29 Shinetsu Handotai Kk Siliciumwafer-herstellungsverfahren und durch das verfahren hergestellter siliciumwafer
US8377202B2 (en) 2006-06-20 2013-02-19 Shin-Etsu Handotai Co., Ltd. Method for manufacturing silicon wafer and silicon wafer manufactured by this method
DE102015109784B4 (de) 2014-06-19 2023-09-21 Infineon Technologies Ag Verfahren zum Reduzieren der Fremdstoffkonzentration in einem Halbleiterkörper, Verfahren zum Herstellen einer Halbleitervorrichtung und Halbleitervorrichtung

Also Published As

Publication number Publication date
US4575466A (en) 1986-03-11
JPS59124136A (ja) 1984-07-18

Similar Documents

Publication Publication Date Title
DE4021377C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2808257C3 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE69825931T2 (de) Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
DE10205323B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3150222A1 (de) &#34;verfahren zum herstellen einer halbleitervorrichtung&#34;
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE4323964A1 (de) Halbleitersubstrat und Verfahren zu dessen Behandlung
DE2125303B2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1966237A1 (de) Verfahren zur Erhoehung des Gradienten von Stoerstellenkonzentrationen
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE2718894A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE4126747A1 (de) Mos-halbleiterbauelement und verfahren zu seiner herstellung
DE3442037A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE1926884A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE3345075A1 (de) Verfahren zur herstellung eines halbleiterwafers mit eigengetterung
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE3638287A1 (de) Festkoerper-bildaufnahmeeinrichtung mit gleichmaessiger dotierungsverteilung und verfahren zu ihrer herstellung
DE1544275B2 (de) Verfahren zur ausbildung von zonen unterschiedlicher leitfaehigkeit in halbleiterkristallen durch ionenimplantation
DE2611559C3 (de) Verfahren zur Herstellung von Halbleiterstrukturen
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
EP0028786A1 (de) Ionenimplantationsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP

8131 Rejection