JP2922918B2 - イオン注入方法 - Google Patents

イオン注入方法

Info

Publication number
JP2922918B2
JP2922918B2 JP1101297A JP10129789A JP2922918B2 JP 2922918 B2 JP2922918 B2 JP 2922918B2 JP 1101297 A JP1101297 A JP 1101297A JP 10129789 A JP10129789 A JP 10129789A JP 2922918 B2 JP2922918 B2 JP 2922918B2
Authority
JP
Japan
Prior art keywords
temperature
ion implantation
substrate
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1101297A
Other languages
English (en)
Other versions
JPH02278819A (ja
Inventor
隆 野口
智幸 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP1101297A priority Critical patent/JP2922918B2/ja
Publication of JPH02278819A publication Critical patent/JPH02278819A/ja
Application granted granted Critical
Publication of JP2922918B2 publication Critical patent/JP2922918B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、基体にイオンを注入して基体中にイオン注
入層を形成するイオン注入方法に関するものである。
〔発明の概要〕
本発明は、上記の様なイオン注入方法において、熱格
子振動を抑制する温度に基体を冷却し、上記温度からこ
の温度よりも高い温度へ向かう温度勾配を基体の表面か
ら内部に向けて生じさせつつ、低温側から高温側へ向か
う方向に沿って基体にイオンを注入することによって、
基体の深い領域にイオン注入層を形成してもこのイオン
注入層と基体の表面との間の領域で発生する格子欠陥を
少なくすることができる様にしたものである。
〔従来の技術〕
近年、半導体装置の集積度の増大等に伴って半導体基
体の深い領域に不純物層を形成することが求められてお
り、一方では不純物の再拡散防止等のために熱処理の使
用が制限されてきている。
このため、MeV級の高エネルギイオン注入装置によっ
て半導体基体の深い領域にイオン注入層を形成すること
が考えられている(例えば「月刊Semiconductor Worl
d」プレスジャーナル社(1987.2)p.101〜105)。
そして、例えば高濃度埋込層がCMOSのラッチアップ防
止に有効であることが知られているので、この高濃度埋
込層をMeVイオン注入装置で形成することが上記の文献
に記載されている。
〔発明が解決しようとする課題〕
ところが、イオン注入を行うとイオンの軌跡の途中で
格子欠陥が発生する。例えば、上述の様にCMOSに高濃度
埋込層を形成すると、イオン注入後にアニールを行って
も、高濃度埋込層と半導体基体の表面との間にあるウェ
ル内に格子欠陥が残ることが知られている。
この様にウェル内に格子欠陥が残ると、ウェル内でリ
ーク電流等が発生し、高品質の半導体装置を製造するこ
とができない。
〔課題を解決するための手段〕
本発明によるイオン注入方法は、熱格子振動を抑制す
る温度に基体11、15を冷却し、前記温度からこの温度よ
りも高い温度へ向かう温度勾配を前記基体11、15の表面
から内部に向けて生じさせつつ、低温側から高温側へ向
かう方向に沿って前記基体11、15にイオン13を注入する
様にしている。
〔作用〕
本発明によるイオン注入方法では、低温側である基体
11、15の浅い領域では熱格子振動が少ないためにチャネ
リングが生じ易く、高温側である基体11、15の深い領域
では熱格子振動が多いためにチャネリングが生じにく
い。
〔実施例〕
以下、本発明の第1及び第2実施例を、第1図及び第
2図を参照しながら説明する。
第1図が、第1実施例を示している。この第1実施例
では、まずSiウエハ11の全体を液体窒素温度(77゜K)
かまたはそれ以下の温度に固定しておき、この状態でSi
ウエハ11の裏面11aに紫外光12をパルス状に照射する。
Siは紫外光12の吸収係数が大きいので、紫外光12はSi
ウエハ11の裏面11a近傍で吸収され、Siウエハ11は裏面1
1a近傍のみが加熱される。このため、紫外光12をパルス
状に照射すると、第1図中のグラフに実線で示す様に、
Siウエハ11の裏面11aと表面11bとの間で温度勾配が生じ
る。
そして、この様な温度勾配があると、低温側であるSi
ウエハ11の表面11b近傍では熱格子振動が少なく、高温
側であるSiウエハ11の深い領域では熱格子振動が多い。
しかし、紫外光12をもし連続的に照射すると、Siウエ
ハ11中での熱伝導のために、第1図中のグラフに破線で
示す様に、Siウエハ11の裏面11aと表面11bとの間の温度
勾配が小さくなる。つまり、表面11b近傍と深い領域と
の熱格子振動の差が小さくなる。
そこでこの第1実施例では、第1図中のグラフに実線
で示す様に温度勾配が大きい状態で、つまり紫外光12の
パルス幅に同期させて、Siウエハ11の表面11b側からSi
ウエハ11中へイオン13を注入している。
すると、Siウエハ11の表面11b近傍では、熱格子振動
が少ないためにチャネリングが生じ易く、表面11bから
深くなるにつれて、チャネリングが生じにくくなる。
このため、既述の様な高エネルギイオン注入装置を用
いてSiウエハ11の表面11bから深い領域にイオン注入層
(図示せず)を形成しても、このイオン注入層と表面11
bとの間の領域で発生する格子欠陥が少ない。
従って、上述の様にCMOSの高濃度埋込層をイオン注入
で形成しても、ウェル内で発生するリーク電流等が少な
く、高品質の半導体装置を製造することができる。
なお、紫外光12の代りに可視光を用いてもよい。しか
し、Siは赤外光の吸収係数が小さいので、赤外光を照射
しても、Siウエハ11の裏面11aと表面11bとの間で生ずる
温度勾配が小さい。従って、紫外光12の代りに赤外光を
用いることは好ましくない。
第2図は、第2実施例を示している。この第2実施例
は、薄膜トランジスタの製造に際して、SiO2基板14上に
形成したSi層15にイオン注入を行うものである。
この第2実施例でも、上述の第1実施例と同様に、Si
O2基板14及びSi層15の全体を液体窒素温度かまたはそれ
以下の温度に固定しておく。
そして、SiO2基板14側からこのSiO2基板14を通してSi
層15へ紫外光12をパルス状に照射し、Si層15の温度勾配
が大きい状態で、つまり紫外光12のパルス幅に同期させ
て、Si層15中へイオン13を注入する。
この様な第2実施例では、第1実施例のSiウエハ11に
比べてSi層15が薄いので、このSi層15に温度勾配を生じ
させ易い。
〔発明の効果〕
本発明によるイオン注入方法では、基体の浅い領域で
はチャネリングが生じ易く深い領域ではチャネリングが
生じにくいので、基体の深い領域にイオン注入層を形成
しても、このイオン注入層と基体の表面との間の領域で
発生する格子欠陥が少ない。
【図面の簡単な説明】
第1図は本発明の第1実施例を示す側面図及びグラフ、
第2図は第2実施例を示す側面図である。 なお図面に用いた符号において、 11……Siウエハ 13……イオン 15……Si層 である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】熱格子振動を抑制する温度に基体を冷却
    し、前記温度からこの温度よりも高い温度へ向かう温度
    勾配を前記基体の表面から内部に向けて生じさせつつ、
    低温側から高温側へ向かう方向に沿って前記基体にイオ
    ンを注入するイオン注入方法。
JP1101297A 1989-04-20 1989-04-20 イオン注入方法 Expired - Fee Related JP2922918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1101297A JP2922918B2 (ja) 1989-04-20 1989-04-20 イオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1101297A JP2922918B2 (ja) 1989-04-20 1989-04-20 イオン注入方法

Publications (2)

Publication Number Publication Date
JPH02278819A JPH02278819A (ja) 1990-11-15
JP2922918B2 true JP2922918B2 (ja) 1999-07-26

Family

ID=14296893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1101297A Expired - Fee Related JP2922918B2 (ja) 1989-04-20 1989-04-20 イオン注入方法

Country Status (1)

Country Link
JP (1) JP2922918B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020013905A (ja) * 2018-07-18 2020-01-23 住友重機械イオンテクノロジー株式会社 イオン注入方法およびイオン注入装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5928334A (ja) * 1982-08-10 1984-02-15 Toshiba Corp 半導体製造装置

Also Published As

Publication number Publication date
JPH02278819A (ja) 1990-11-15

Similar Documents

Publication Publication Date Title
US6127242A (en) Method for semiconductor device isolation using oxygen and nitrogen ion implantations to reduce lateral encroachment
US20090309133A1 (en) Manufacturing method for semiconductor device and semiconductor device
US5837597A (en) Method of manufacturing semiconductor device with shallow impurity layers
JPS6224945B2 (ja)
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
JPS622531A (ja) 半導体装置の製造方法
JPH11297703A (ja) 半導体装置の製造方法
JP2922918B2 (ja) イオン注入方法
JP2701821B2 (ja) 半導体基板
JP3232663B2 (ja) 半導体装置の製造方法
JPH0590272A (ja) 半導体装置およびその製造方法
JP3810168B2 (ja) 半導体基板の製造方法
JP2000012547A (ja) 半導体装置およびその製造方法
JP2006245567A (ja) 半導体装置の製造方法
JPH0575041A (ja) Cmos半導体装置
JPS6317227B2 (ja)
JP2009054703A (ja) 透過型液晶表示素子基板の製造方法
JP3384439B2 (ja) 半導体装置の製造方法
JP3385650B2 (ja) 半導体装置の製造方法
JP2613074B2 (ja) 半導体装置の製造方法
JPS6386565A (ja) 半導体装置の製造方法
JPS58114442A (ja) 半導体装置の製造方法
JPS62179731A (ja) 半導体装置
JPH01138749A (ja) 半導体装置の製造方法
JPH0396223A (ja) Soi構造の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees