JPS5928334A - 半導体製造装置 - Google Patents

半導体製造装置

Info

Publication number
JPS5928334A
JPS5928334A JP13868682A JP13868682A JPS5928334A JP S5928334 A JPS5928334 A JP S5928334A JP 13868682 A JP13868682 A JP 13868682A JP 13868682 A JP13868682 A JP 13868682A JP S5928334 A JPS5928334 A JP S5928334A
Authority
JP
Japan
Prior art keywords
substrate
plate
thermal conductivity
semiconductor substrate
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13868682A
Other languages
English (en)
Inventor
Jiro Oshima
次郎 大島
Yutaka Etsuno
越野 裕
Masayasu Abe
正泰 安部
Takashi Yasujima
安島 隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP13868682A priority Critical patent/JPS5928334A/ja
Publication of JPS5928334A publication Critical patent/JPS5928334A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation

Landscapes

  • Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体基板中に導入された不純物原子を拡散
し、活性化させるだめの半導体製造装置に係り、特にイ
オン注入によって形成される浅い接合領域を拡散し、活
性化させるだめの半導体製造装置に関する。
〔発明の技術的背景とその問題点〕
従来、半導体装置の製造工程において、浅い接合領域を
形成する場合、イオン注入法によるプロファイルが利用
されている。
ところで、このイオン注入法によって半導体基板中に導
入された不純物原子は電気的に不活性な状態にあるため
、若干の熱を加えて活性化させる必要がある。
従来、この活性化方法としては、基板がシリコンの場合
、1000℃程度の拡、散炉に10分程度放置する方法
(熱拡散法)がある。また、同じく熱拡散法であるが、
炉内放置以外に、熱源と半導体基板とを真空中で向い合
せ、熱輻射によって活性化させる方法が考案され、実用
化されている。この場合、熱源としてはカーボンヒータ
、基板保持板としてはアルミニウム材が用いられ、10
00〜1150℃の温度で10秒程度アニールするもの
である。さらに最近では、熱拡散法以外にレーザアニー
ル、エレクトロンビームアニール等の方法が盛んに考案
されている。
しかしながら、これら活性化方法においては、従来それ
ぞれ欠点があった。すなわち、拡散炉内放置型の熱拡散
法では、拡散時間を短かくできないため、不純物原子の
再拡散が生じ、所望のプロファイルが得られにくい。ま
た、熱輻射による活性化法は10秒程度の短い時間の活
性化は可能であるが、基板からの保持板への熱の逃げ(
損失)により、基板内の温度が不均一になる。さらに、
レーザアニール、エレクトロンビームアニール等は基板
温度を基板の融点より高くするだめ、基板が溶融したり
、基板の組成が変化し、たりして好ましくないので実用
化は困難である。
このように従来の活性化方法にはいずれも欠点がある。
一方、イオン注入において、半導体基板の温度を所定の
温度に上げながら、不純物イオンを注入すると、打込ま
れた時点で不純物原子の活性化が行われる。特に、ガリ
ウムヒ素イオン注入後別途熱処理を施すと、解離圧の高
いV族の不純物原子が先に蒸発してしまい半導体基板の
ストイキオトメトリが変化し、素子特性に著しい悪影響
を及ぼすことになる。従って、化合物半導体においては
イオン注入中に活性化を行うのが望ましい。これを行う
にはイオン注入中に発生する熱を極力逃がさないように
しなければならない。
第1図は従来のイオン注入の方法を示すものである。す
なわち、半導体基板1は真空中において基板保持板2に
よシ保持されている。この基板保持板2は高熱伝導率の
アルミニウム(A/、、)により形成され、半導体基板
1を冷却するようになっている。
しかしながら、これでは半導体基板1と基板保持板2と
の間の熱伝導率に大きな差かある(シリコン基板は0.
2 (It / s 、cm、 d e g、アルミニ
ウム板は0.53 ML / s 、twr、 deg
 )ため、半導体基板ノの裏面から基板保持板2側に熱
流失が生じ、イオン注入(図において、■はイオンビー
ムを示す)中に半導体基板1に発生する熱を有効に保持
することができない。このため半導体基板1中に導入さ
れた不純物原子の活性化率が低下していた。
〔発明の目的〕
この発明は上記実情に鑑みてなされたもので、その目的
は、半導体基板の面内の温度を効果的にかつ均一に保持
することができ、不純物原子の活性化率を向上させるこ
とができる半導体製造装置を提供することにある。
〔発明の概要〕
この発明は半導体基板を保持する基板保持板を熱伝導率
の異なる2種類以上の板の重ね合わせにより形成するも
のである。
〔発明の実施例〕
以下、図面を参照してこの発明の一実施例を説明する。
第2図において、半導体基板11は真空中において基板
保持板12により保持されている。この基板保持板12
は、高熱伝導率の板例えばアルミニウム板(0,53a
lt/ s、Crn、deg )12aの片面の半導体
基板11を保持する側に、低熱伝導率の薄板例えば厚さ
1謔のチタン(Ti)板(0,045〜0.05C11
1/ s、crn、deg ) 12 bを貼り付けだ
ものである。なお、チタン板12bのアルミニウム板1
2mへの貼り付けは、例えばグイキャスト法により行わ
れる。
上記のような基板保持板12を使用すると、注入エネル
ギが高い場合(0,5〜1、OW/cm2)には、イオ
ン注入(図において、■はイオンビームを示す)によっ
て生じる熱によって半導体基板11が自己アニールされ
る。例えば、GaAII基板に亜鉛Znを加速電圧Ea
c=200 keV 、イオン注入量Qd=2 X 1
0  tons/cm2.注入エネルギ0.5w/1y
n2でイオン注入すると、50%以上のZnが活性化さ
れる。さらに活性化率を向上させるためには、第3図に
示すように基板保持板12内にヒータ13を設置し、半
導体基板11の温度を適当な温度に上げながらイオン注
入を行うようにする。ここで、基板保持板12の温度が
高くなシすぎると、半導体基板11の原子が蒸発するた
め、基板保持板12の温度は500℃以下に保つことが
望ましい。
このような構成にすることにより、ヒータ13で発生し
た熱は高熱伝導率のアルミニウム板12mによシ速やか
に保持板12全体に広がり半導体基板11に伝わる。こ
こで、半導体基板1ノが第1図に示したようにアルミニ
ウム板12aにより直接保持されていたならば、半導体
基板11とアルミニウム板12&との接触部分以外の部
分のアルミニウム板12aの表面から熱が逃げ出し、半
導体基板11の周辺部の活性化率が低下する。しかしな
がら、この発明にあっては半導体基板11とアルミニウ
ム板12gとの間に低熱伝導率のチタン板12bが存在
するだめに、熱の損失を防止することができ、活性化率
を向上させることができる。なお、この低熱伝導率のチ
タン板12bの厚さが厚すぎると、熱が半導体基板11
に伝わらなくなるため、その厚さは3m以下が望ましい
第4図は従来例とこの発明の効果の相違を、シリコン基
板中へイオン注入したボロン原子の活性化のばらつきで
表現したものである。ここで、Aは従来例、Bはこの発
明の場合をそれぞれ示す。イオン注入条件としては、ボ
ロンBt+ 。
Eac=50 keV 、 Qd=2 X 1015i
ons/z2であり、その時の活性化率の変化をシリコ
ン基板の直径方向の比抵抗値ρ8の変化で示した。また
、このときのアニール条件は、1150℃+10sec
を3回繰り返し行ない活性化した。これによれば、シリ
コン基板内のρBのばらつきは、従来法で7チ以上であ
ったのに対し、この発明の場合5%以下となった。
尚、上記実施例においては、高熱伝導率の材料としてア
ルミニウム板12a1低熱伝導率の薄板としてチタン板
12bをそれぞれ使用するようにしたが、これに限定す
るものではなく、他の材料でもよいことは勿論である。
例えば、高熱伝導率の材料としては銅(Cu ) (0,94Ctlt / s、crn、deg )、低
熱伝導率の材料としてはオーステナイト系ステンレス (0,036Cnl / s、crn、deg )、鉄
(Fe )(0,18cat/ a、crn、deg 
)がある。なお、ここで熱伝導率の高低は半導体基板1
ノの熱伝導率(シリコン基板の場合は0.2m/ s、
crn、deg )を基準とし、これより高いものを高
熱伝導率、低いものを低熱伝導率としだものである。ま
だ、上記実施例においては基板保持板12を熱伝導率の
異なる2種類の板により形成するようにしたが、それ以
上の種類の板によシ形成するようにしてもよいことは勿
論である。
〔発明の効果〕
以上のようにこの発明によれば、イオン注入中に発生す
る熱及びヒータからの熱が基板保持板から外部へ流出す
ることを効果的に防止できるため、半導体基板の面内温
度を均一に保持することができ、不純物原子の活性化を
半導体基板全体にわたって均一に行うことができる。従
って、特に化合物半導体等の低温活性化技術には有効で
ある。
【図面の簡単な説明】
第1図は従来のイオン注入法を示す構成図、第2図はこ
の発明の一実施例に係るイオン注入及び活性化方法を示
す構成図、第3図はこの発明の他の実施例に係る構成図
、第4図はシリコン基板中の不純物原子の活性化のばら
つきを従来例とこの発明とを比較して示す図である。 11・・・半導体基板、12・・・基板保持板、12*
・・・アルミニウム板、12b・・・チタン板、13・
・・ヒータ。

Claims (3)

    【特許請求の範囲】
  1. (1)半導体基板を保持する基板保持板を有する半導体
    製造装置において、前記基板保持板を熱伝導率の異なる
    2種以上の板の重ね合わせにより形成したことを特徴と
    する半導体製造装置。
  2. (2)前記基板保持板において、前記半導体基板を設置
    する側に低熱伝導率の材質の板を設けてなる特許請求の
    範囲第1項記載の半導体製造装置。
  3. (3)前記低熱伝導率の板の当該熱伝導率は前記半導体
    基板の熱伝導率よシも低い特許請求の範囲第2項記載の
    半導体製造装置。
JP13868682A 1982-08-10 1982-08-10 半導体製造装置 Pending JPS5928334A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13868682A JPS5928334A (ja) 1982-08-10 1982-08-10 半導体製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13868682A JPS5928334A (ja) 1982-08-10 1982-08-10 半導体製造装置

Publications (1)

Publication Number Publication Date
JPS5928334A true JPS5928334A (ja) 1984-02-15

Family

ID=15227730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13868682A Pending JPS5928334A (ja) 1982-08-10 1982-08-10 半導体製造装置

Country Status (1)

Country Link
JP (1) JPS5928334A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278819A (ja) * 1989-04-20 1990-11-15 Sony Corp イオン注入方法
FR2670950A1 (fr) * 1990-12-20 1992-06-26 Motorola Semiconducteurs Procede et appareil pour le traitement de recuit des dispositifs a semiconducteur.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02278819A (ja) * 1989-04-20 1990-11-15 Sony Corp イオン注入方法
FR2670950A1 (fr) * 1990-12-20 1992-06-26 Motorola Semiconducteurs Procede et appareil pour le traitement de recuit des dispositifs a semiconducteur.

Similar Documents

Publication Publication Date Title
US4452644A (en) Process for doping semiconductors
JPH0511415B2 (ja)
JPS60102732A (ja) シリコンのデンドライトウエブ光電池製造方法
Elliman et al. Ion beam induced epitaxial crystallisation of silicon
JPS5928334A (ja) 半導体製造装置
JPS6244848B2 (ja)
Wood et al. Laser processing of semiconductors: An overview
JPS6046022A (ja) イオン注入用基板の前処理方法
US5342793A (en) Process for obtaining multi-layer metallization of the back of a semiconductor substrate
JPS6130030A (ja) 多元素半導体のアニ−ル方法
US5395794A (en) Method of treating semiconductor materials
JPS61131354A (ja) 半導体装置の製造装置
JPH0635360B2 (ja) 単結晶窒化アルミニウム膜の作製方法
JPS62239520A (ja) Soi膜の形成方法
Kolpakov et al. Investigation of the entrainment of silicon atoms by “vacancies” formed in an aluminum melt when its surface is exposed to an ion-electron flux
JP2504038B2 (ja) 金属膜の形成方法
JPS6175517A (ja) 化合物半導体基板のアニ−ル法
JPS62271420A (ja) 半導体基体の処理装置
JPH0778831A (ja) 熱処理方法
JPH0289308A (ja) シリコン基板のアルミニウム拡散層の形成方法
JPH0147004B2 (ja)
Takahiro et al. Irradiation-induced improvement of crystalline quality of epitaxial Cu/Si (100) films
JPH04214671A (ja) 半導体サブストレート裏面金属化方法
JPH02185037A (ja) 短時間熱処理装置
Galvin et al. Applications of Energy Beams in Material and Device Processing