DE3833161B4 - Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente - Google Patents
Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente Download PDFInfo
- Publication number
- DE3833161B4 DE3833161B4 DE19883833161 DE3833161A DE3833161B4 DE 3833161 B4 DE3833161 B4 DE 3833161B4 DE 19883833161 DE19883833161 DE 19883833161 DE 3833161 A DE3833161 A DE 3833161A DE 3833161 B4 DE3833161 B4 DE 3833161B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- gettering
- implantation
- semiconductor devices
- getter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000005247 gettering Methods 0.000 title claims abstract description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- 239000010703 silicon Substances 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims description 2
- 239000000356 contaminant Substances 0.000 claims 1
- 239000012535 impurity Substances 0.000 abstract description 7
- 230000002452 interceptive effect Effects 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 description 34
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000035876 healing Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003344 environmental pollutant Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 231100000719 pollutant Toxicity 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Abstract
Verfahren
zum Gettern von Halbleiter-Bauelementen, insbesondere von Silizium-Halbleiter-Bauelementen,
mit einer Kombination der folgenden Schritte:
a) Implantieren der Vorderseite des Halbleiter-Bauelements,
b) Getter-Implantieren der Rückseite des Halbleiter-Bauelements,
c) gemeinsame Erstbehandlung der Vorderseite und der Rückseite des Halbleiter-Bauelements zum Entfernen von störenden Verunreinigungen aus dem Halbleiter-Bauelement, dadurch gekennzeichnet,
dass das Implantieren der Vorderseite und das Getter-Implantieren der Rückseite des Halbleiter-Bauelements gleichzeitig erfolgen.
a) Implantieren der Vorderseite des Halbleiter-Bauelements,
b) Getter-Implantieren der Rückseite des Halbleiter-Bauelements,
c) gemeinsame Erstbehandlung der Vorderseite und der Rückseite des Halbleiter-Bauelements zum Entfernen von störenden Verunreinigungen aus dem Halbleiter-Bauelement, dadurch gekennzeichnet,
dass das Implantieren der Vorderseite und das Getter-Implantieren der Rückseite des Halbleiter-Bauelements gleichzeitig erfolgen.
Description
- Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente.
- Die Erfindung betrifft ein Verfahren zum Gettern von Halbleiter-Bauelementen, insbesondere von Silizium-Halbleiter-Bauelementen nach dem Oberbegriff des Anspruchs 1 und die nach diesem Verfahren erhaltenen Halbleiter-Bauelemente.
- Unter Gettern versteht man in der Halbleitertechnologie das nachträgliche Entfernen von störenden Verunreinigungen aus halbfertigen oder fertigen Halbleiter-Bauelementen.
- Bekannte Methoden zum Gettern von auf kristallinem Silizium basierenden Bauelementen sind beispielsweise das Aufbringen von P2O5, B2O3 und ähnlichen Glasoxiden auf die aktiven Bereiche des Bauelements, die Erzeugung stark gestörter Oberflächen auf der Rückseite des Bauelements, z. B. durch Ionenbeschuß oder mechanisches Aufrauhen, die Anordnung von Nitridschichten auf der Rückseite des Bauelements oder ein Hochtemperatur-Tempern in einer Stickstoffatmosphäre. Das Gettern wirkt sich dahin aus, daß störende Fremdatome, insbesondere Schwermetalle, in der aktiven Zone des Bauelements bevorzugt in die Getterschicht diffundieren, die anschließend entfernt wird, so daß im Bauelement weniger Störstellen zurückbleiben. Kristalldefekte werden durch das Herausdiffundieren von Silizium- und/oder Fremdatomen und die anschließende Neuordnung des Siliziumkristallgitters elektronisch inaktiv gemacht. Meistens stellt sich der Getterprozeß als eine Kombination dieser beiden Vorgänge dar.
- Voll implantierte Silizium-Halbleiter-Bauelemente benötigen wegen des Wegfalls der mit einer Glasphase behafteten Diffusionen in der Regel einen Getterprozeß, üblicherweise als Phosphor-Diffusion mit Glasphasenbildung durchgeführt.
- Aus der europäischen Patentanmeldung
EP 0 092 540 A1 ist ein Verfahren zum Gettern von Halbleiter-Bauelementen bekannt, bei dem eine Getterschicht aus amorphem oder mikrokristallinem Silizium auf das Bauelement aufgebracht wird. - Aus der deutschen Patentanmeldung
DE 27 14 413 A1 ist ein Verfahren zum rückseitigen Gettern durch Abscheiden von polykristallinem Silizium bekannt. - Aus der US-Patentschrift
US 4 131 487 ist ein Verfahren zum Rückseiten-Gettern durch Laser-Beschuß bekannt. - Aus der französischen Patentanmeldung
FR 2 191 272 - Weiterhin ist aus der Veröffentlichung im „J. Electrochem. Soc. Sol. State. Sci a. Techn.", April 1981, S. 866 bis 870, ein Verfahren zum Gettern durch Implantation der Vorderseite und der Rückseite bekannt Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art anzugeben, das einfach und kostengünstig durchgeführt werden kann.
- Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach dem Anspruch 1 gelöst.
- Bei einem Verfahren nach der Erfindung wird der Ablauf vorteilhafterweise so gewählt, daß die Getterung simultan mit einer der Prozeß-Implantationen erfolgt, speziell mit der Hochdosis-Implantation.
- Bei einem Verfahren nach der Erfindung erfolgt die Rückseitengetterung mittels Implantation.
- Wesentlich für die Erfindung ist, daß die Getter-Implantation der Rückseite des Halbleiter-Bauelements und die Implantation der Vorderseite des Halbleiter-Bauelements in der zeitlichen Abfolge so durchgeführt werden, daß sowohl die an die Implantation der Vorderseite als auch die an die Getter-Implantation der Rückseite des Halbleiter-Bauelements zeitlich sich anschließende erste Temperaturbehandlung gleichzeitig erfolgt. Dadurch wird bei geeigneter Dimensionierung die unerwünschte Getterung der Vorderseitenimplantation entkräftet.
- Erfindungsgemäß erfolgen die im Hauptanspruch genannten Verfahrensschritte der Implantation der Vorderseite und der Getter-Implantation der Rückseite gleichzeitig.
- Die zeitlich sich an die Implantation der Vorderseite und an die Getter-Implantation der Rückseite anschließende simultane Behandlung der Vorderseite und der Rückseite des Halbleiter-Bauelements zum Entfernen von störenden Verunreinigungen aus dem Halbleiter-Bauelement, beispielsweise durch eine erste gemeinsame Temperaturbehandlung, ermöglicht ein "Gegen-Gettern" und stellt darüber hinaus ein einfaches und kostengünstiges Getter-Verfahren dar.
- Gettern mittels Implantation besteht immer aus zwei Verfahrensschritten: Implantation und Temperung. Erst bei höherer Temperatur ist die Beweglichkeit der zu getternden Stoffe groß genug, so daß die Getter-Zentren erreicht werden können.
- Der Normalprozeß, bei dem eine Implantation der Vorderseite des Halbleiter-Bauelements und daran anschließend ein Ausheilen und/oder Umverteilen erfolgen, führt zur Sedimentation der zu getternden Stoffe im Vorderseitenbereich des Halbleiter-Bauelements. Eine zeitlich sich daran anschließende Rückseiten-Getterung kann die einmal im Vorderseitenbereich des Halbleiter-Bauelements sedimentierten Substanzen nur schwer wieder entfernen. Eine simultane Behandlung der Vorderseite und der Rückseite des Halbleiter-Bauelements zum Entfernen von störenden Verunreinigungen und/oder zum simultanen Ausheilen der Vorderseite und der Rückseite des Halbleiter-Bauelements vermeidet dies durch eine gemeinsame erste Temperaturbehandlung.
- Eine geeignete Dimensionierung der Rückseiten-Implantation führt darüber hinaus zu einem Überwiegen der Rückseitengetterung gegen über der unerwünschten Vorderseiten-Getterung.
- Ein Verfahren nach der Erfindung wird vorteilhaft zum Gettern bei implantierten Halbleiter-Scheiben (Wafer) verwendet.
- Die Erfindung wir im folgenden anhand eines Beispiel näher erläutert.
- Im einzelnen ergibt sich bei einem Beispiel folgende Prozeßfolge:
- a) Hochdosis-Implantation gemäß Normalprozeß, beispielsweise die Erzeugung einer p+-Zone mittels Beschuß der Vorderseite des Halbleiter-Bauelements durch 1·1016 cm–2 BF2 +,
- b) Getter-Implantation der Rückseite des Halbleiter-Bauelements, beispielsweise bei Vorhandensein eines n-Substrats beim Halbleiter-Bauelement mittels Implantation der Rückseite des Halbleiter-Bauelements durch 1·1016 cm–2P+,
- c) Gemeinsames Ausheilen und/oder Umverteilen gemäß Normalprozeß.
- Eine Implantation mit Phosphor erzeugt bei gleichem Ionenstrom eine stärkere Getterwirkung als eine Implantation mit BF2. Anstelle der Implantation mit BF2 kann auch eine Implantation mit Bor erfolgen. Die Getter-Implantation der Rückseite des Halbleiter-Bauelements weist eine hohe Dosis auf, deren Leitungstyp dem Substrat des Halbleiter-Bauelements angepaßt ist. Damage und Dotierung schaffen im unschädlichen Bereich der Rückseite des Halbleiter-Bauelements eine getternde Zone. Eine ähnlich getternde Zone wird indessen durch die Implantation der Vorderseite des Halbleiter-Bauelements geschaffen. Diese Getterwirkung infolge der Implantation der Vorderseite des Halbleiter-Bauelements ist aber störend, da auf der Vorderseite die aktive Zone des fertigen Bauelements liegt. Die vorgeschlagene Rückseitengetterung ermöglicht im Gesamtzusammenhang der vorliegenden Erfindung die gleichzeitige Schaffung einer konkurrierenden Getterzone auf der Rückseite des Halbleiter-Bauelements, die aufgrund ihrer günstigen Dimensionierung durch optimale Ionenwahl und Dosiswahl in der Getterwirkung über die Getterwirkung der Vorderseiten-Implantation dominiert.
- Die Erfindung schafft also ein "Gegengettern" zur unerwünschten Getterung der Vorderseiten-Implantation. Die simultane Ausführung von Vorderseiten-Getterung und Rückseiten-Getterung vermeidet eine Akkumulation von Schadstoffen im aktiven Bereich des Halbleiter-Bauelelements. Prozeßtechnisch ist bei einem Verfahren nach der Erfindung lediglich ein einziger Zusatzschritt notwendig, nämlich die zusätzliche Getter-Implantation der Rückseite des Halbleiter-Bauelements. Zusätzliche Maskierungen und Phototechniken wie bei Phosphor-Diffusions-Getterungen sind nicht erforderlich und können entfallen.
- Ein "Gegengettern" nach der Erfindung kann praktisch bei jeder Implantation der Vorderseite eines Halbleiter-Bauelements erfolgen.
Claims (3)
- Verfahren zum Gettern von Halbleiter-Bauelementen, insbesondere von Silizium-Halbleiter-Bauelementen, mit einer Kombination der folgenden Schritte: a) Implantieren der Vorderseite des Halbleiter-Bauelements, b) Getter-Implantieren der Rückseite des Halbleiter-Bauelements, c) gemeinsame Erstbehandlung der Vorderseite und der Rückseite des Halbleiter-Bauelements zum Entfernen von störenden Verunreinigungen aus dem Halbleiter-Bauelement, dadurch gekennzeichnet, dass das Implantieren der Vorderseite und das Getter-Implantieren der Rückseite des Halbleiter-Bauelements gleichzeitig erfolgen.
- Verfahren nach Anspruch 1, gekennzeichnet durch gemeinsames erstes Ausheilen der Vorderseite und der Rückseite des Halbleiter-Bauelements.
- Halbleiter-Bauelement, insbesondere Silizium-Halbleiter-Bauelement, gekennzeichnet durch eine Behandlung nach Anspruch 1 oder 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883833161 DE3833161B4 (de) | 1988-09-29 | 1988-09-29 | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19883833161 DE3833161B4 (de) | 1988-09-29 | 1988-09-29 | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3833161A1 DE3833161A1 (de) | 1990-04-05 |
| DE3833161B4 true DE3833161B4 (de) | 2005-10-13 |
Family
ID=6364030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883833161 Expired - Fee Related DE3833161B4 (de) | 1988-09-29 | 1988-09-29 | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3833161B4 (de) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5554883A (en) * | 1990-04-28 | 1996-09-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method therefor |
| JPH0411736A (ja) * | 1990-04-28 | 1992-01-16 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7294561B2 (en) | 2003-08-14 | 2007-11-13 | Ibis Technology Corporation | Internal gettering in SIMOX SOI silicon substrates |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2191272A1 (de) * | 1972-06-27 | 1974-02-01 | Ibm France | |
| DE2714413A1 (de) * | 1976-04-02 | 1977-10-20 | Ibm | Integrierte halbleiteranordnung und verfahren zu ihrer herstellung |
| US4131487A (en) * | 1977-10-26 | 1978-12-26 | Western Electric Company, Inc. | Gettering semiconductor wafers with a high energy laser beam |
| EP0092540A1 (de) * | 1982-04-06 | 1983-10-26 | Shell Austria Aktiengesellschaft | Verfahren zum Gettern von Halbleiterbauelementen |
-
1988
- 1988-09-29 DE DE19883833161 patent/DE3833161B4/de not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2191272A1 (de) * | 1972-06-27 | 1974-02-01 | Ibm France | |
| DE2714413A1 (de) * | 1976-04-02 | 1977-10-20 | Ibm | Integrierte halbleiteranordnung und verfahren zu ihrer herstellung |
| US4131487A (en) * | 1977-10-26 | 1978-12-26 | Western Electric Company, Inc. | Gettering semiconductor wafers with a high energy laser beam |
| EP0092540A1 (de) * | 1982-04-06 | 1983-10-26 | Shell Austria Aktiengesellschaft | Verfahren zum Gettern von Halbleiterbauelementen |
Non-Patent Citations (1)
| Title |
|---|
| J.Elektrochem.Soc., Sol. State Sci.a.Techn., April 1981, pp. 866-870 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3833161A1 (de) | 1990-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0092540B1 (de) | Verfahren zum Gettern von Halbleiterbauelementen | |
| DE4021377C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE19747777A1 (de) | Verfahren zum Herstellen eines Halbleiterbauteils | |
| DE2917455A1 (de) | Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung | |
| EP0485830A1 (de) | Verfahren zur Rekristallisierung voramorphisierter Halbleiteroberflächenzonen | |
| DE3887025T2 (de) | Methode zur Herstellung von CMOS EPROM-Speicherzellen. | |
| DE102016114264B4 (de) | Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen | |
| DE19722112B4 (de) | Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement | |
| DE3833161B4 (de) | Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente | |
| DE69518520T2 (de) | Lineare kondensatoren für hochtemperaturanwendungen | |
| DE4391302B4 (de) | Verfahren zur Herstellung eines Halbleiters mit einer guten Intrinsic-Getterung | |
| DE3016050A1 (de) | Verfahren zur herstellung von fotolackstrukturen fuer integrierte halbleiterschaltungen | |
| EP0133204B1 (de) | Verfahren zum Herstellen eines DMOS-Transistors | |
| DE2912535A1 (de) | Verfahren zur herstellung eines mis-feldeffekt-transistors mit einstellbarer, extrem kurzer kanallaenge | |
| EP0370186A1 (de) | Verfahren zum axialen Einstellen der Trägerlebensdauer | |
| EP1025591A1 (de) | Vertikaler mos-transistor und verfahren zu dessen herstellung | |
| DE19740904B4 (de) | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern | |
| DE3527098A1 (de) | Verfahren zur erhoehung des emitterwirkungsgrades von bipolaren transistoren in bipolaren tansistoren enthaltenden komplementaeren mos-schaltungen | |
| EP1328970B1 (de) | Verfahren zur herstellung eines dmos-transistors | |
| DE10332295B4 (de) | Verfahren zur Entfernung von Metallspuren aus festem Silizium | |
| DE102005035648B4 (de) | Verfahren zur Herstellung eines Hochleistungsbauelements | |
| EP0435021B1 (de) | Verfahren zum Herstellen von anodenseitigen Kurzschlüssen in Thyristoren | |
| DE19740905C1 (de) | Verfahren zum Beseitigen von Sauerstoff-Restverunreinigungen aus tiegelgezogenen Siliziumwafern | |
| DE19617833A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE4432564C1 (de) | Verfahren zur Herstellung eines dotierten Gebietes in einem monokristallinen Halbleitersubstrat |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8127 | New person/name/address of the applicant |
Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE |
|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |