DE2714413A1 - Integrierte halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Integrierte halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE2714413A1
DE2714413A1 DE19772714413 DE2714413A DE2714413A1 DE 2714413 A1 DE2714413 A1 DE 2714413A1 DE 19772714413 DE19772714413 DE 19772714413 DE 2714413 A DE2714413 A DE 2714413A DE 2714413 A1 DE2714413 A1 DE 2714413A1
Authority
DE
Germany
Prior art keywords
layer
silicon
polycrystalline
wafer
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772714413
Other languages
English (en)
Inventor
Shih-Ming Hu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2714413A1 publication Critical patent/DE2714413A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/06—Gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/928—Active solid-state devices, e.g. transistors, solid-state diodes with shorted PN or schottky junction other than emitter junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

27UA13
Böblingen, den 30. März 1977 gg~se/som
Anmelderin:
International Business Machines Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung
Aktenzeichen der Anmelderin: FI 975 062
Vertreter:
Patentassessor
Dipl.-Ing. Heinz Gaugel
7030 Böblingen
Bezeichnung; Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
709842/0790
Ein wirtschaftlicher Faktor bei der Herstellung integrierter Schaltungen ist die Ausbeute, das ist der Prozentsatz der guten Chips bezogen auf die Gesamtzahl der hergestellten Chips. Ein die niedrige Ausbeute von nur wenigen Prozent bewirkender wichtiger Faktor ist das Vorhandensein von Kristallfehlern in den Halbleiterwafern, auf denen integrierte Schaltungen aufgebaut werden. Diese Kristallfehler lassen sich auf zweierlei Art klassifizieren: Die natürlichen Fehler wie Versetzungen, Aufbaufehler und Anhäufungen von Gitterlücken und Zwischemgittern einerseits und die externen Fehler wie Verunreinigung mit anderen Elementen als denen der Halbleiterwafer. Versetzun+ gen entstehen bei den Hochtemperaturprozessen durch die nichtidealen thermischen Bedingungen. Aufbaufehler werden entweder während des epitaxialen Aufwachsens eingeführt, wenn die Substrate nicht richtig gereinigt, sind oder während der thermischen Oxydation, wenn die Substrate anderer Arten von lokalen Fehlern aufweisen, die als Nukleationspunkte dienen. Saubere natürliche Fehler sind im allgemeinen von sich aus praktisch elektrisch unschädlich, treten jedoch mit äußeren ' Verunreinigungen in Wechselwirkungen und werden dadurch schäd-ι lieh. Ein Beispiel ist die Bildung von sogenannten "Pipes", !
die nach allgemeiner Auffassung durch verstärkte Diffusion ! der Emitter- oder Subkollektor-Dotierungsmittel in die Transistorbasen überquerenden Versetzungen gebildet werden. ;Ein weiteres Beispiel sind Anhäufungen von Gitterlücken/Zwi-'schengittern, Aufbaufehlern und Versetzungen, die als Nukleatiins-
Zentren für Absetzungen schnell diffundierender Verunreinigungen, wie Kupfer, Eisen, Nickel, Gold, usw. dienen.
Bereits 1960 wurde erkannt, daß Absetzungen schnell diffundierender Verunreinigungen wie Kupfer, Eisen, Nickel, usw. die Rekombination bzw. Erzeugung von Elektronen-Löcherpaaren erleichtert und zu übermäßig hohen Leckströmen in Sperrichtung führt. Unter dieser Erkenntnis schlugen Götzberger und Shockley bereits die Verwendung von mit Bor oder Phosphor dotierten Silicatglasschichten vor, um diese schädlichen FI 975 062 Τ09Θ42/07ΪΤΪ
27 UA13
Verunreinigungen zu gettern.
Während die Herstellung integrierter Schaltungen immer komplexer und langwieriger wird, nehmen während jedes Herstellungsschrittes die Auswirkungen der Verunreinigungen immer mehr zu. Man kann sich nicht mehr ohne Risiko nur auf große Reinheit jder Ausgangswafer und peinliche Reinlichkeit verlassen. Daher wurden andere Getterprozesse vorgeschlagen. Dazu gehört die Diffusion von Phosphor oder Bor in die Siliciumwafer, die mechanische Beschädigung der Waferrückseite sowie die Ionenimplantation. All diese Verfahren erzeugen in dem Halbleitermaterial in der einen oder anderen Form gewisse Störungen. Solche Störungen, insbesondere mechanische Beschädigungen, ! können sich oft durch die Siliciumwafer hindurch in die aktiven Bereiche hinein fortpflanzen, wenn nicht spätere thermische !Prozesse unter extremen Idealbedingungen durchgeführt werden, die oft nicht zu erfüllen sind. Solche Störungen sind auch j schwierig zu quantivizieren und zu steuern. Durch Ionenimplantation erzeugte Störungen enthaltende Schichten sind beispiels-r Iweise oft zu flach und werden leicht während späterer Verar- , Ibeitungsschritte wie Oxydation und Ätzen entfernt. Durch ; thermische Prozesse können oft solche durch Implantation !erzeugte Getterzentren durch den Tempereffekt wieder beseitigt 'werden, so daß sich die spätere thermische Verarbeitung nicht I leicht optimieren oder anpassen läßt.
Eine Siliciumnitridschicht bildet eine effektive Sperrschicht für das Eindringen von Verunreinigungen in die Oberfläche einet Halbleiterwafer. In der US-Patentschrift Nr. 3 494 809 wird vorgeschlagen, die Rückseite des Halbleiterwafer während der Epitaxie-, Oxydations-, Ätz- und Diffusionsprozesse mit einer Siliciumnitridschicht abzudecken.
Die Kapazität solcher Getterschichten ist oft beschränkt und läßt sich nicht leicht erweitern. Wenn die Störungen z.B. in Form von Versetzungen auftreten, hängt die Getterwlrkung stark
fT975Ö62 7(TSTi 2/ 0 7W
27 U 413
von der Ausfällung der schädlichen Verunreinigungen an den Versetzungen ab, die als Nukleationsstellen wirken, und nicht von einer chemischen Bindung an die Versetzungen oder der !Ausbildung der Cottre11-Atmosphären, wie sie an anderer Stelle beansprucht wird. Der Grund liegt darin, daß die Versetzungen Linien mit sehr geringer Kapazität zum Gettern großer Mengen von Störatomen sind. Ein Getterverfahren, das ι auf der Ausfällung der Verunreinigungen basiert, ist bei höheren Temperaturen infolge der dort höheren Löslichkeit nicht sehr effektiv. Während der nachfolgenden Hochtemperaturprozesse können die Verunreinigungen wieder freigegeben werden und zur Bildung störender Defekte führen. Eine begrenzte Getterkapazität bedeutet auch, daß die Getterschicht nicht in der Lage ist, bei einem langwierigen und komplizierten Herstellungsprozeß von Anfang bis zum Ende wirksam zu bleiben.)
Es ist die der Erfindung zugrundeliegende Aufgabe, bei integrierten Halbleiteranordnungen eine optimale, während des ! Herstellungsprozesses der integrierten Anordnung und anschlie-j ■ ßend bei deren Betrieb wirksame Gettermethode anzugeben, die j sich in einfacher Weise verwirklichen läßt.
Die Lösung dieser Aufgabe ist in den Ansprüchen niedergelegt.
Zusammenfassend kann die Erfindung folgendermaßen darge- ! stellt werden. Die Ausbeute an integrierten Schaltungen wird erhöht durch Verwendung einer polykristallinen Siliciumschicht auf derjenigen Seite einer Halbleiterscheibe (Wafer), die der Oberfläche mit den integrierten Schaltungen gegenüberliegt. Die polykristalline Siliciumschicht kann die ganze Rückseite des Wafers überdecken. Berücksichtigt man die große Fläche der polykristallinen Siliciumschicht und deren geringe Korngröße, so erhält man eine fast perfekte Senke zum Gettern von Verunreinigungen wie Kupfer, Lithium, Natrium Kalium, Eisen, Kobald, Nickel, Chrom und Gold.
2714411
Die Getterwirkung poykristallinen Siliciums basiert auf der bevorzugten Ablagerung von Verunreinigungen an den polykristallinen Grenzen und bleibt somit während der Hochtemperaturprozesse wirksam. Die Korngrenzen können zum mindesten nicht ! bis zu 12OO C ausgetempert werden. Der Korngrenzenbereich ist | leicht durch Niederschlagen der gewünschten Dicke der polykri-
stallinen Siliciumschichten steuerbar. Nichtdotiertes oder entsprechend mit Sauerstoff dotiertes polykristallines Silicium ist inhärent verträglich mit den Siliciumsubstraten und induziert somit vernachlässigbar kleine mechanische ; Spannungen im Substrat. Da die polykristallinen Grenzen nicht mit den Spaltflächen des Siliciumsubstrates kohärent sind und ! keine SpannungsSingularitäten in die Substrate einführen, er- j zeugt die polykristalline Siliciumschicht unter thermischer Belastung in den Substraten selbst im Gegensatz zu mechanisch oder anderweitig beschädigten Schichten keine Versetzungen. Die polykristalline Schicht kann auf der integrierten Schaltung während deren gesamter Lebensdauer verbleiben, ohne daß Spannungsbrüche zu befürchten sind.
In einigen Fällen wird die polykristalline Siliciumschicht vorzugsweise mit einer Schutzschicht, beispielsweise aus Siliciumnitrid, Aluminiumtrioxid, Siliciumoxinitrid und dergleichen oder einer Kombination dieser Materialien mit oder ohne Zwischenschicht aus Siliciumdioxid überzogen. Das ist besonders nützlich beim Aufwachsen einer epitaxialen Schicht auf der Oberfläche eines Halbleitersubstrats, die der polykristallinen Siliciumschicht gegenüberliegt. In diesem Fall käme die polykristalline Schicht mit der Aufnahme des epitaxialen Reaktors in Berührung, die eine massive Quelle von Verunreinigungen sein kann. Diese Verunreinigungen könnten sich während des epitaxialen Aufwachsens bei hohen Temperaturen in das polykristalline Silicium hineinbewegen. Die Getterkapazität der polykristallinen Schicht könnte daher durch eine solche Verunreinigung erschöpft werden. Das
Fi 975 062
27 UA13
Vorhandensein einer für Verunreinigungen undurchlässigen Schicht verhindert ein solches Eindringen äußerer Verunreinigungen in die polykristalline Schicht. i
Ausführungsbeispiele der Erfindung sind in den Zeichnungen ! dargestellt und werden anschließend näher beschrieben. ι
Es zeigen: '
Fig. 1 eine Schnittansicht einer Halbleiterscheibe
mit einer polykristallinen Schicht auf der ; einen Oberfläche, |
Flg. 2 eine integrierte Schaltung mit n-Kanal-
MOSFET's in der der polykristallinen Schicht gegenüberliegenden Oberfläche,
Fign. 3 u. 4 in einem weiteren Ausführungsbeispiel mit
bei einer bipolaren Halbleiteranordnung verwendeten polykristallinen Siliciumschicht, die mit einer zusätzlichen Schutzschicht abgedeckt ist,
Fig. 5 eine Struktur zur Prüfung der Getterwirkung |
einer polykristallinen Siliciumschicht bei > MOSFET-Anwendungen und
! Fign. 6 u. 7 eine weitere Prüfstruktur und ein Ausbeute- I
Verzeichnis für Versuche mit polykristallinen Siliciumschichten bei bipolarer Halbleiteranordnung .
Die in Fig. 1 dargestellte Halbleiterscheibe 10 besteht beispielsweise aus p-leitendem Silicium. Darauf ist eine polykristalline Siliciumschicht 12 ausgebildet. Verschiedene siliciumhaltige Gase können zum Niederschlagen polykristallinei Fi 975 062 7 0 9 8 4 2
27U41.3
Siliciumschichten verwendet werden. Das Niederschlagen kann
durch Wasserstoffreduktion von Siliciumtetrachlorid oder durch
Verwendung von Silan oder Dichlorsilan erfolgen. Die zuletztge-j nannten beiden Materialien werden wegen ihrer niedrigen Reaktionstemperatüren bevorzugt. Die Gase werden über die Ober- ■ fläche der erwärmten Halbleiterscheibe geleitet. Die Reaktion j erfolgt an oder in der Nähe der Oberfläche, wodurch das
polykristalline Silicium aufwächst. Außer einem Stickstoff- '<
i trägergas können Wasserstoff und andere inerte Gase wie Argon ,
zur geeigneten Verdünnung und zum Transport des Silans benutzt I werden. \
Die Niederschlagstemperatur für das polykristalline Silicium j muß im Hinblick auf die Getterwirkung optimiert werden. Bei i höheren Niederschlagstemperatüren, oberhalb 8OO 0C, hat das ! polykristalline Silicium eine ziemliche Korngröße und demzui folge für eine gegebene Schichtdicke einen niedrigen Wir- ! kungsgrad beim Gettern, Der Niederschlag bei tieferen I ITemperaturen hat andererseits wenigstens drei Nachteile. ■ ί Zum ersten sinkt die Niederschlagsgeschwindigkeit mit fallendet Temperatur rapide ab. Für eine gegebene Gaszusammensetzung
und Flußrate betragen die Niederschlagswerte beispielsweise ; bei 600 0C etwa 100 8/min, bei 650 0C 230 8/min, bei 700 0C ' etwa 330 S/min und bei 750 0C etwa 450 S/min (Schwankungen
von + 10 % dieser Werte sind typisch). Der Niederschlag bei I tieferen Temperaturen wird somit ohne eine irgendwie geartete
Kompensation durch Veränderung der Gaszusammensetzung wirtschaftlich unpraktisch, die wiederum in Polysiliciumschichten
mit völlig anderen Strukturen resultieren kann. Der zweite
Nachteil des Niederschlags bei tiefen Temperaturen ergibt
sich aus der Erscheinung des "Kriechens", womit hier gemeint
ist, daß sich polykristallines Silicium nicht nur auf der
freiliegenden Fläche (Rückseite der Wafer) sondern auch
an der unteren Oberfläche (Vorderseite der Wafer) ausbildet,
und sich vom Rand der Wafer bis zu einem gewissen Abstand
975 062 7 0 9 8 4Τ7ΊΓΠΠΓ
27U413
/O
in das Innere der Wafer hinein erstreckt. Dadurch wird die nutzbare Fläche der Wafer reduziert, auf der integrierte Schaltungen erzeugt werden können. Das Kriechen wird ausgelöst durch die Diffusion von Silanmolekülen oder anderen siliciumhaltigen Molekülen in den Zwischenraum zwischen Halbleiterwafer und Auflage, wodurch Polysilicium entlang des Kriechweges niedergeschlagen wird, bis das Silan verbraucht ist. Bei höheren Niederschlagstemperaturen verläuft die Pyrolyse sehr schnell und das Silan wird, betrachtet vom Waferrand aus, auf einer kürzeren Strecke verbraucht.
JDer dritte Nachteil beim Niederschlag bei tiefen Temperaturen ergibt sich durch mechanische Spannungen in der polykristallinen Schicht. Bei Temperaturen unterhalb von etwa 680 C hat die niedergeschlagene Schicht eine Spannung in der Größenordnung von 20 000 psi oder mehr. Eine entsprechende Spannung wird dann auf die Siliciumscheibe übertragen, wodurch sich Verwerfungen und/oder Versetzungen ausbilden können. Der Niederschlag bei Temperaturen über etwa ι Vielfaches reduzierte Spannungszustände.
Niederschlag bei Temperaturen über etwa 680 C ergibt um ein
Die polykristalline Schicht hat eine Dicke vorzugsweise zwischen 5000 und 30 000 A*. Die Dicke bildet kein Problem wegen der inhärenten Kompatibilität der polykristallinen Siliciumischicht mit der monokristallinen Halbleiterscheibe und kann be4 Bedarf auch noch größer gewählt werden. Dabei existiert je-Idoch, gemäß obiger Beschreibung eine kleine Spannung in der !Schicht. Es ist zu beachten, daß über einer bestimmten Grenze liegende Spannungszustände unerwünscht sind. Außerdem braucht das Aufwachsen der polykristallinen Schicht Zeit und je kürzer die Verarbeitungszeit ist, desto besser ist das natürlich. Daher wird eine Dicke unterhalb von 50 000 8 bevorzugt. Die untere Grenze für die Dicke liegt bei 1000 8, weil der Korngrenzbereich ungefähr direkt proportional der Dicke der Polysiliciumschicht ist und für eine typische Verunreinigung
FI 975 062 7WiU 2 /0790
ungenügend werden kann. Für Polysiliciumschichten ohne SiliclumJ-
o '
nitridabdeckung stellt eine Dicke von 5000 R die untere Grenze dar, weil bei der thermischen Oxydation und der Ätzung während der Herstellung der eigentlichen Halbleiteranordnung Polysilicium entfernt wird. ι
In Fig. 2 ist als erstes Ausführungsbeispiel der vorliegenden j
Erfindung ein MOSFET gezeigt. Die in Fig. 1 gezeigte Struktur mit der polykristallinen Siliciumschlcht 12 wird oxydiert, indem man die ganze Struktur in eine Umgebung mit oxydierender Atmosphäre wie Sauerstoff und/oder Wasserdampf bei einer Temperatur von 970 0C bringt. Die Oxydation wird fortgesetzt, bis eine Schicht von ungefähr 3000 K Dicke auf der Oberfläche gegenüber der polykristallinen Schicht aufgewachsen ist. Eine Photolackschicht wird dann auf die Siliciumdioxidschicht aufgebracht, über eine Photomaske belichtet und entwickelt. Durch chemische Ätzung wird das Siliciumdioxid in den Bereichen entfernt, wo Quellen und Senken der MOSFET's zu bilden sind. Durch Diffusion oder Ionenimplantation werden im Bereich der ; öffnungen im Oxid die N-dotierten Quellen und Senken eingebracht. Das Siliciumdioxid wird durch die Photoätz-Technik im Bereich der Gates entfernt und für jeden MOSFET in der integrierten Schaltung eine dünne Gateisolation aus SiIi- ; ciumdioxid zwischen 500 und 1500 8 Dicke aufgewachsen. Durch \ Photoätz-Technik werden öffnungen für die elektrische Kon- ■ taktierung gebildet. Eine Aluminiumschicht von 1 bis 2 μ \ (Dicke wird über der ganzen Waferflache durch Aufdampfen nie- '
dergeschlagen. Die notwendigen Leiterzüge werden dann auf konventionelle Weise durch Photo-Ätztechnik auf der Oberfläche I des Wafers gebildet. Die Quellenkontakte 16 und die Senkenkontakte 18 sowie die Gate-Elektroden 20 bilden je einen n-Kanal-MOSFET.
Während dieser Prozeßschritte wird die Halbleiterscheibe 10 und die polykristalline Schicht 12 Temperaturen ausgesetzt, die beispielsweise bei der N-Diffusion bei 870 0C, in den i 975 062 7Ϊ984
27 UA13
-Ur-
Oxydationsschritten zwischen 970 und 10OO 0C und beim Glühen j nach der Metallisierung bei 400 0C liegen. Während der Tempera^ ιturzyklen diffundieren die getterbaren Verunreinigungen wie [Kupfer, Lithium, Natrium, Kalium, Eisen, Kobalt, Nickel, Chrom und Gold in die polykristalline Siliciumschicht, werden dort eingefangen und hinterlassen so einen von diesen Verunreinigung gen freien Bereich, in dem HaIbIelterstrukturen hoher Ausbeute entstehen. Ein anderer, die Ausbeute herabsetzender
ι Fehler, nämlich die Oxydations-Schichtfehler, können, wie sich:
zeigte, ebenfalls durch Temperaturzyklen entfernt werden, wenn.
die polykristalline Siliciumschicht vorgesehen ist.
ί Anhand der Figuren 3 und 4 wird ein zweites Ausführungsbeispiel der Erfindung zur Herstellung bipolarer Halbleiteranordnungen beschrieben. Auf der polykristallinen Siliciumschicht 12 ist eine durch Oxydation gebildete Siliciumdioxidschicht 22 ausgebildet, über der Siliciumdioxidschicht 22 liegt eine für Verunreinigungen undurchdringliche Schicht 24, beispielsweise j aus amorphem Siliciumnitrid, Aluminiumtrioxid oder Sill- ' ciumoxinitrid. Eine amorphe Siliciumnitridschicht kann beispielsweise gebildet werden durch pyrolithische Reaktion j zwischen Silan und Ammoniak. Die Temperatur für den Silicium- ι nitridniederschlag kann zwischen 650 und 1000 0C schwanken. Für die Prozeßbedingungen in einem horizontalen pyrolithischen Reaktor sei folgendes Beispiel angeführt: Stickstoffluß (Trä- i gergas) 8 Liter pro Minute; SiH4 (10 % Konzentration) 130 cc pro Minute; NH-, 1,8 Liter pro Minute; Niederschlagstemperatur 800 0C; Niederschlagszeit 10 Minuten. Bei diesem Prozeß wird eine Siliciumnitridschicht von 1500 A niedergeschlagen. Die Siliciumdioxidschicht 22 kann, muß aber nicht auf der polykristallinen Schicht 12 ausgebildet werden. Die Schicht 24 ist jedoch erforderlich, insbesondere wenn die polykristalline Siliciumschicht 12 externen Verunreinigungsquellen ausgesetzt ist. Die Siliciumnitridschicht hat eine Dicke vorzugsweise zwischen 300 und 2000 8. Falls die Siliciumdioxidschicht vor-
FI 975 062 7Ö 9IU 2/0790
27UA13
handen ist, hat sie eine Dicke von vorzugsweise etwa 5000 A.
Das Abdecken von Polysilicium-Getterschichten mit dünnen für Verunreinigungen undurchlässigen Schichten, wie Slliciumnitrid-f schichten, kann die Getterwirkung der zuerst genannten Schichten weiter wesentlich verbessern, weil durch diese Abdeckschichten ' aus nachfolgend angeführten Gründen verhindert wird, daß das , Polysilicium durch Verunreinigungen gesättigt wird: Beim epi- j taxialen Aufwachsen, wo die Vorderseite eines Wafers voll der Verunreinigung ausgesetzt wird, kommt die Verunreinigung j hauptsächlich von der erwärmten Aufnahme, die mit der Rück- \ seite des Wafers in Berührung steht. Nimmt man an, daß das ! Verunreinigungsmittel eine Gasphasenkonzentration CQ an der j Schnittstelle von Gas und Aufnahme hat, so ist das die Kon- ! zentration, die zur Sättigung des Polysiliciums führt, wenn es in direktem Kontakt mit der Aufnahme steht. Andererseits kann der verunreinigende Stoff in der Masse der Gasphase nur eine Konzentration im Gleichgewichtszustand von
kA
ι c = ν c -
** 1 + kA 1O'
I * H Co<K Co< wenn 2T^ "·'
erreichen, worin k eine Maßstabskonstante ist, die entweder I gegeben ist durch den Verdampfungsfaktor des Verunreinigungsimittels oder bei einer hohen Verdampfungsrate duch D/y, 'wenn die Diffusion durch die Grenzschicht die Rate steuert. In diesem Ausdruck ist D das Diffusionsvermögen in der Gasphase, etwa 1 cm /sek; y ist die entsprechende Dicke der Grenzschicht mit etwa 10 cm; ν ist die Strömungsrate des Wasserstoffs mit 1,7 χ iO3/sek und A ist die exponierte Oberfläche der Aufnahme mit etwa 0,1 m2. Das Abdecken der Polysiliciumschicht mit einer für Verunreinigungen undurchlässigen Schicht begrenzt die Verunreinigung auf die Gasphasenkonzentration C
709842/0790
' 27UA13
oder oft noch auf einen niedrigeren Wert. Bei chemischen Prozessen in Rohröfen werden die Verunreinigungen von den erhitzten Quarzrohren aus allen Richtungen angeliefert. Jetzt
ist aber die Vorderseite des Wafers nicht mehr voll ausgesetzt.!
Außerdem sind die nicht epitaxialen Prozeßtemperaturen im '
allgemeinen etwas niedriger, so daß eine Verunreinigung von \
der Vorderseite nicht sehr wahrscheinlich ist. Daher sollte ι
ein Abdecken der üblicherweise blanken Rückseiten der Wafer !
oder der Polysillciumschichten eine Verunreinigung der Wafer j
ι ι
während der Therraoprozesse ausreichend verhindern können.
Um die in Fig. 4 gezeigte bipolare Struktur zu bilden, wird
die in Fig. 3 gezeigte Struktur in eine oxydierende Umgebung ! gebracht, wie beispielsweise Sauerstoff und Wasserdampf bei
einer Temperatur von etwa 970 0C. Auf der Oberfläche, die
nicht von einer für Verunreinigungen undurchlässigen SchichtJ24 abgedeckt ist, wird eine Siliciumdioxidschicht von etwa 3000
bis 4000 A* Dicke gebildet. Mit konventioneller Photoätz- ι Technik wird in den Bereichen, in denen der Subkollektor zu '
bilden ist, öffnungen freigelegt. Ein η-dotierendes Dotierungs-j· mittel wie Arsen oder Phosphor wird durch diese öffnungen | entweder diffundiert oder implantiert. Die Struktur wird dann
erneut oxydiert, so daß die Siliciumdioxidschicht eine Gesamtdicke von etwa 5000 8 erhält. Durch konventionelle Photoltz-Technik werden wieder in den Bereichen öffnungen freigelegt,
wo die Isolationszonen 30 zu bilden sind. Nach Diffusion eines j
j
p-dotierenden Störstoffs wird das Oxid dann chemisch wegge- ! ätzt. Die soweit fertige Struktur wird auf die Aufnahme eines
epitaktischen Aufwachsofens gesetzt und die epitaktische
Schicht 26, die hier η-leitend ist, auf die Scheibe 10 aufgewachsen. Der Subkollektor diffundiert teilweise in die epitaktische Schicht aus zur Bildung des Subkollektors 28 für
jedes herzustellende bipolare Element.
Der Halbleiter wird jetzt einer oxydierenden Umgebung bei
einer Temperatur von etwa 970 0C so lange ausgesetzt, bis
FI 975 062
27 HA13 i
45 ;
sich darauf eine Siliciumdioxidschlcht von etwa 3000 8 Dicke
gebildet hat. In dieser werden durch Photoätz-Technik öffnungen; freigelegt und p+ Isolationsdiffusionen 30 gebildet. Die Ober- j fläche wird erneut oxydiert und andere öffnungen im Oxid für die Basiszonen 32, die Emitterzonen 34 und den Kollektorkontaktzonejn 36 durch konventionelle Diffusion oder Ionenimplantation ge- j bildet. Die Emitterzone und die Kollektorkontaktzone kann durch! eine Diffusion von Arsen oder Phosphor gebildet werden. Durch
Photoätz-Technik wird Oxid im Bereich der Emitterzone, der , Basiszone und der Kollektorkontaktzone entfernt. Eine Aluminiunlschicht wird auf der ganzen Waferoberfläche konventionell aufgedampft. Mit herkömmlicher Photoätz-Technik werden Leiterzüge . gebildet, um die verschiedenen Elemente zu Schaltkonfigurationen zu verbinden. Der Emitterkontakt 46, der Basiskontakt 42 und
der Kollektorkontakt 42 vervollständigen den bipolaren Transistor. Die Basisdiffusion wird in diesem Beispiel mit einem
p-dotierenden Störstellenmaterial, wie Bor vorgenommen. Durch
ähnliche Techniken können Elemente mit umgekehrter Polarität,
d.h. pnp-Transistören, gebildet werden.
Während des Herstellungsprozesses war die polykristalline
Schicht 12, die durch die für Verunreinigungen undurchlässige
Schicht 24 abgedeckt war, einem großen Temperaturbereich
ausgesetzt, wie beispielsweise 800 bis 1100 0C bei den ver- ι schiedenen Diffusionen, 1150 0C bei der Epitaxie und 970 0C
bei der Oxydation. Während dieser Temperaturzyklen werden ; IVerunreinigungen sowie lokale Defekte, die für die Ausbildung
!von Schichtfehlern verantwortlich sind, entsprechend der
j Beschreibung des ersten Ausführungsbeispieles im polykristallinen Silicium gegettert.
Die folgenden Beispiele sollen lediglich zum Verständnis
der Erfindung beitragen; Abweichungen sind im Rahmen der
Erfindung möglich.
FI 975 062 7 0 9 8 4^/ 0WO
27144Ϊ3" A
Beispiel 1
Siliciumwafer <1OO>, p-leitend, 10 Ohm-cm mit 57 rom Durchmesser wurden der Reihe nach zuerst In einer wässrigen Lösung von NH4OH-H2O2, dann in einer wässrigen Lösung von HCl-H2O2 ge4 reinigt und dazwischen und am Ende mit entionisiertem Wasser gespült. Diese Wafer wurden dann bei 97Ο 0C oxydiert in einer Umgebung von trockenem Sauerstoff 5 Minuten lang, 60 Minuten lang in Wasserdampf, dann wieder 5 Minuten in trockenem Sauer-! stoff. Dabei bilden sich auf beiden Seiten eines jeden Wafers : SiOj-Schichten von 2700 8 Dicke. Beim ersten Satz im Beispiel j wurde dann die Hälfte der Oxidschicht auf der Rückseite eines jeden Wafers weggeätzt. Dann wurden polykristalline Siliciumschichten von 1,6 ρ Dicke auf den Rückseiten dieser Proben niedergeschlagen und die in Fig. 5 gezeigte Struktur gebildet, wo der Siliciumwafer 50 eine Oxidschicht auf der Vorderseite 5% und der Rückseite 54 hat. Eine 1,6 um dicke polykristalline Schicht 56 überzieht die gesamte Rückseite. Um MOS-Prtifkon-
> densatoren zu bilden, wird auf der Vorderseite über der Siliciumoxidschicht 52 durch eine Tantalmaske hindurch im
ι Vakuum Aluminium niedergeschlagen zu einer 10 χ 10 Matrix von Aluminiumflecken 58 mit 1500 pm Durchmesser.
Anhand der in Fig. 5 gezeigten Struktur und der nachstehenden Aufstellung wurde erwartet, daß das Gettern im Bereich I, aber nicht im Bereich IX erfolgt, weil dazwischen die Oxidbarriere liegt. Somit diente der Bereich II als Kontrolle. Ein Ubergangsbereich wurde angenommen und Bereich III genannt.
Die polykristallinen Slliciumschichten wurden niedergeschlagen in einem horizontalen chemischen Dampfniederschlagsreaktor mit Strahlungsheizung bei 65Ο 0C durch Pyrolyse von SiH4. Die Niederschlagsbedingungen waren: Strömungsrate von SiH4 55 cc/min. Stickstoffträgergas 60 l/min, Niederschlagsrate 225 Pi/min. Die Korngröße der Schichten wurde durch Elek-
FI 975 062
271 A413
- ι*-- Αϊ
tronenmlkroskop und Röntgenstrahlbrechung analysiert und mit etwa 1000 & ermittelt.
jDie Wirksamkeit des Getterprozesses wurde ausgewertet auf der Basis der Reduzierung der Leckströme, die aus der Bildung von ILadungsträgerpaaren in den Verarmungsbereichen entstehen, wenn
das Schaltelement entsprechend vorgespannt ist. Solche Paare j {werden im allgemeinen an den Stellen erzeugt, wo sich Verun- i reinigungen angesammelt haben. Die Entfernung solcher Verun- ; Reinigungen durch Gettern kann daher die Erzeugungsströme re- j duzieren. Abhängig vom Typ des Schaltelementes führen hohe : Ströme oberhalb bestimmter Werte zum Ausfall des Schaltele- \ jmentes und sind daher nicht akzeptabel. Bei dieser Arbeit wurden die Erzeugungsströme auf die bekannte Weise der Kapazitäts-t entspannung von durch Pulse verarmten MOS-Kapazitäten gemes- ' sen, wie sie in der Fachliteratur hinreichend beschrieben sind jDer Erzeugungsstrom j wird üblicherweise bezogen auf die 'Rate der Kapazitätsentspannung der gepulsten MOS-Kapazität. ιHier ist der Erzeugungsstrom bei der Anfangsentspannung definiert, beginnend bei einem Potential von 10 Volt an der Silliciumoberfläche. Die Erzeugungsströme aller MOS-Kapazitäten in jeder Probe werden dann logarithmisch gemittelt, d.h., ein geometrisches Mittel des Erzeugungsstromes wird für jede Probe genommen. Während hier der Erzeugungsstrom für die Auswertung des Getterprozesses gewählt ist, wird bei den meisten anderen Untersuchungen die Erzeugungslebensdauer τ als Kriterium gewählt. Die Beziehung zwischen dem Erzeugungsstrom und der Erzeugungslebensdauer ist unter idealen Bedingungen eine einfache reziproke Proportionalität, d.h.,
j««« ■ q η. (ω - Un,,)/τ___, worin σ die Ladung eines Elektrons, yen χ oo (jcn
η. die innere Trägerkonzentration, ω die Breite der Verarmungsschicht bei der beginnenden Entspannung und ω die Breite der Verarmungsschicht unter Gleichgewichtsbedingungen ist (z.B. W. Zechnall und W.M. Werner, Solid-state Electronics, 1£, 971 (1975)).
Fi 975 062 709842/0790
27U413
■ ·
At
Es folgt eine Aufstellung des Erzeugungsstromes in Nanoampere
2
/cm für die angegebene Struktur.
1 2 3 4 5 6 7 8 9 10
192
121
88
110
110 137 192 219 312
110
(?) 66 88 88 H 8
137 99
247 411 II
88 66 66 66 88 88 88 88
6.6 1.6
6.6 1.6
11 0.5
16.4 3.3
11 0.5
1.6
0.5
1.6
5.0
0.5
0.5
3.3
1.6
3.3
6.6 (?) III
3.3 1.6 (?) 1.6 1.6 • 1.6 1.6 1.6 1.6 1.6
3.3 1.6 11 1.6
1.6 1.6 3. 3
0.5 1.6 1.6
0.5 0.5 3.3
Die mit einem Fragezeichen markierten Kapazitäten sind anormal die aus vielerlei Gründen entstanden sein können, wie beispiel weise durch Leckoxide. Somit wurden sie aus der Auswertung ausgeschlossen. Der Erzeugungsstrom wurde also um annähernd zwei Größenordnungen reduziert durch das Gettern des polykristallinen SiIieiums im Bereich I. Das geometrische Mittel der Leckströme für die drei Bereiche ist in Tabelle I zusammengefaßt.
709842/0790
TI 975 062-
II 2 Tabelle I nicht gegettert
Spalte III mittlerer Erzeugungs
strom in Nanoampere/ci		 Übergangsbereich
1-4 I 108 gegettert
5-6 3,4
7-10 1,7
Beispiel
Eine polykristalline Siliciumschicht mit einer nominalen Dicke von 1,5 pm wurde auf jedem der \. und C-Viertel der Siliclumwafer mit 2 1/4 Zoll Durchmesser bei Temperaturen von 650 , 700 ° und 750 °C niedergeschlagen, um den Einfluß der Niederschlagstemperatur auf den Getterwirkungsgrad auswerten zu können. Das b-Viertel diente der Prüfung einer anderen als der erfindungsgemäßen Gettertechnik und das D-Viertel diente der Kontrolle. Nach dem Niederschlag des polykristallinen Siliciuius wurde das Α-Viertel der Wafer in Stickstoff bei 900 0C eine Stunde lang erwärmt. Das B-Viertel wurde auf eine höhere Temperatur erwärmt. Der Getterwirkungsgrad, ausgewertet nach dem oben beschriebenen Verfahren, ist zusammen- ; gefaßt auf der Grundlage einer Verbesserung der Erzeugungsströme gegenüber den Kontrollvierteln in der Tabelle II.
Fi 975^062 709842/0790
Bereich 2 - tr -
II
III Tabelle I
Spalte I mittlerer Erzeugungs
strom in Nanoampere/cm^
1-4 108
5-6 3,4
7-10 1,7
Beispiel
Bemerkungen
nicht gegettert
Ubergangsbereich
gegettert
Eine polykristalline Siliciumschicht mit einer nominalen Dicke von 1,5 pm wurde auf jedem der A und C-Viertel der Siliciumwafer mit 2 1/4 Zoll Durchmesser bei Temperaturen von 650 °, 700 ° und 750 0C niedergeschlagen, um den Einfluß der Niederschlagstemperatur auf den Getterwirkungsgrad auswerten zu können. Das B-Viertel diente der Prüfung einer anderen als der erfindungsgemäßen Gettertechnik und das D-Viertel diente der Kontrolle. Nach dem Niederschlag des polykristallinen Siliciums wurden das Α-Viertel der Wafer in Stickstoff bei 900 0C eine Stunde lang erwärmt. Das B-Viertel wurde auf eine höhere Temperatur erwärmt. Der Getterwirkungsgrad, ausgewertet nach dem oben beschriebenen Verfahren, ist zusammengefaßt auf der Grundlage einer Verbesserung der Erzeugungsströme gegenüber den Kontrollvierteln in der Tabelle II.
Fi 975 062 7 0 9 8 A 2 / 0 7SU
- ae- -
Tabelle II
Durchschnittliche Erzeugungs-
2 ! ströme in Nanoampere/cm j
A-Viertel D-Viertel Gruppen-
; Durchschnitt* durch-
; Nieder- Polysili- für jede Grup- schnitt!
Wafer schlags- cium Gettern pe Polysili- für
• Nr. temperatur 9OO 0C cium Gettern Kontrolle Kontrolle
811
0,77 1113 523
159
1,04
2,36 2719 134
850
503
2,47 5153 516
53
; *Als Durchschnitt wird für jede Gruppe das geometrisches Mittel genommen.
Dieses Beispiel zeigt, daß der Getterwirkungsgrad für alle untersuchten Niederschlagstemperaturen ausgezeichnet ist. Es zeigt sich jedoch auch eine leichte Abnahme des Getterwirkungsgrades bei höheren Niederschlagstemperaturen.
Beispiel III
A 650 0C 0,79
B 650 °C 0,84
C 650 0C 0,70
D 7OO °C 1,6
E 7OO 0C 3,15
F 700 0C 2,6
G 750 0C 1,55
H 750 0C 2,4
I 750 0C 4,06
Durch Senken der Niederschlagstemperaturen werden die Probleme des Kriechens und der in der polykristallinen Siliciumschicht
709842/0?dO
271AA 13
und in den Substraten erzeugten Spannungen größer. Polykristal-i ίline Siliciumschichten wurden auf den Rückseiten von Silicium- j wafern mit 2 1/4 Zoll Durchmesser bei Temperaturen zwischen | 550 und 750 bis zu einer nominellen Dicke von 1,5 um niedergeschlagen. Bei einer Niederschlagstemperatur von 550 0C war die polykristalline Siliciumschicht wesentlich dünner als j 1 μ aufgrund der unangemessen niedrigen Niederschlagsrate. Die "Kriechstrecke", wie sie oben für die verschiedenen Nieder- \ Schlagstemperaturen definiert ist, ist in der nachstehenden Tabelle III aufgeführt. ί
Tabelle III
Temperatur (0C) Kriechstrecke (mm)
j 550° 10
I 650° 2
■ 700° 1
! 750° 0,4
bei den niedrigen Temperaturen war die Pyrolyse des Silans so niedrig, daß polykristallines Silicium auf einer langen Istrecke in den Zwischenraum zwischen Aufnahme und Vorder-Jf lache des Wafers (untenliegende Fläche) kriechen konnte, £>evor es verbraucht war, und sich so Poly silicium am Waf errand niederschlagen konnte.
Beispiel 4
Eine Polysiliciumschicht mit einer nominalen Stärke von 1,5 wurde auf 2 1/4 Zoll Wafern niedergeschlagen, die auf eine Aufnahme gesetzt wurden und auf verschiedene Temperaturen aufgeheizt wurden. Dann wurde Silangas und ein Trägergas zur Bildung der polykristallinen Schicht darübergeleitet. Die Tabelle IV enthält die Niederschlagstemperaturen und die
975 062 709842/0790
Orientierung der polykristallinen Schicht sowie die Spannungs-I und Korngröße:
Tabelle IV
I Niederschlags- Spannung
Probe temperatur Orientierung (psi) Korngröße
A 550 beliebig 25.000 -
B 620 beliebig 35.000 -
C 650 beliebig 21 .000 574 8
D 680 110 5,000 630 8
E 720 110 12,000
Aus der obigen Tabelle IV ist: zu ersehen, daß bei Niederschlags temperaturen von 650 0C oder weniger sehr hohe Spannungen in den polykristallinen Siliciumschichten auftreten, die entsprechend hohe Spannungen in den Siliciumwafern bewirken. Wenn ;die polykristallinen Siliciumschichten einigermaßen dick geimacht werden, z*B. 3 pm oder mehr, können diese Spannungen in !den polykristallinen Siliciumfilmen zu einem Werfen und zu IVersetzungen in den Siliciumsubstraten führen. Der abrupte I Abfall der Spannung in der polykristallinen Siliciumschicht 'bei Niederschlagstemperaturen von 680 0C und mehr erklärt sich durch eine Preferenz einer anderen Ordnung der Kornstrukt^r. JEs gibt einen hohen Prozentsatz von vorgezogener 1110] Orientierung rechtwinklig zur Ebene der Oberfläche des Siliciumsubstrates (001). Eine solche Teilordnung ist der Grund für die Abnahme der inneren Spannungen in den Polysiliciumschichten, während sie gleichzeitig die Willkürlichkeit der Drehung der Kristallinien und der Korngröße erhält.
Beispiel 5
Hier wurden die Eigenschaften der polykristallinen Siliciumschich-
Fi 975 062 70984 2/0790
271 Ul 3
ten bei allen praktisch vorkommenden Prozeßtemperaturen,
I Q
mindestens jedoch bis einschließlich 1175 C analysiert. P-Siliciumwafer mit 2 Ohm-cm und 2 1/4 Zoll Durchmesser wurden thermisch oxydiert zur Erzeugung von Oberflächenschichten aus Siliciumdioxid mit etwa 3 700 8 Dicke. Die Oxidschichten auf der Rückseite wurden anschließend entfernt; die Oxidschichten auf der Vorderseite schützen die Vorderflächen der Wafer vor mechanischer Beschädigung während des Niederschiagens des poly-j kristallinen Siliciums. Eine polykristalline Siliclumschlcht ■einer Dicke von 1 um wurde bei 700 0C auf den Rückseiten
l '
niedergeschlagen. Die Wafer wurden dann erneut oxydiert, so idaß eine endgültige Oxidschicht mit einer Dicke von 5000 8 auf der Vorderseite entsteht. Die Wafer wurden dann 30 Minuten 'lang in einer StickstoffUmgebung bei verschiedenen Temperaturen |(1OOO bis 1175 0C) gegettert und anschließend in Luft abgekühlt Bei der Auswertung der Getterwirkung auf der Basis der Erzeugungsströme nach der Beschreibung im Beispiel 1 ergaben sich die Ergebnisse der nachstehenden Tabelle V.
Tabelle V
Mittlere Erzeugungs der einzelnen Mittlerer Erzeugungs geprüften
Getter-Temperatür ströme (Nanoampere/cm ] strom der Gruppe Temperaturen auf Werte unter 10 Nanoampere/cm reduziert werden
0C Proben 8,55 5,2 (Nanoampere/cm ) konnte.
1000 18,9 2,23 1,32 9
1050 1,63 3,26 6,6 1
11OO 6,3 4,22 3,07 5,
1150 5,47 4,96 3,5 4,
1175 5,04 Aus der obigen Tabelle geht hervor, daß dei 4,
nach dem Gettern mit Polysiliciumschichten r4
,7
1
,1
4
• Erzeugungsstrom
bei allen
FI 975 062 709842/0
sr
Beispiel 6
Als Proben dienten Wafer von 2 1/4 Zoll Durchmesser, P-Typ, '2 Ohm-cm, <1OO> Silicium. Sie wurden mit sauren und basischen Wasserstoffperoxidlösungen zu Beginn der Verarbeitungsfolge gereinigt. Die Vorderseite der Wafer wurde durch eine ungefähr J50OO 8 dicke pyrolithische Schicht aus SiO, geschützt, die j unter folgenden Bedingungen bei 800 0C niedergeschlagen wurde: 'Stickstoffluß 54 l/min; SiH4 (10 %), 52 cc/min; N2O 1 l/min; j
Niederschlagszeit 30 Minuten. Eine 1,5 ρ dicke Schicht aus j !polykristallinem Silicium wurde durch die im Beispiel 1 < I beschriebene Technik bei 700 0C auf der Rückseite eines i
jeden Wafers in den Gruppen 1-A, 2-A, 1-B, 2-B niedergeschlagen. iDie Polysilikonschichten auf den Wafern der Proben 1-A und 2-A j wurden dann durch eine 1500 A* dicke Schicht Siliciumnitrid abgedeckt, das bei 8OO 0C niedergeschlagen wurde. Die Nieder- , j Schlagsbedingungen für Siliciumnitrid wurden oben bereits be- ;
i I
!schrieben. Das Siliciumdioxid auf der Vorderseite des Wafers !wurde dann entfernt. Die Wafer in den Gruppen 1-C und 2-C dien-l- :ten der Kontrolle und hatten weder eine Polysilicium- noch ; 'eine Siliciumnitridschicht. Dann wurden auf den Wafern in den ι j Gruppen 1-A, 1-B und 1-C bei 1150 0C 2 ρ η" Epi-Schichten | I(0,3 0hm-cm) aufgewachsen, während die Wafer in den Gruppen '2-A, 2-B und 2-C einem simulierten Epi-Prozeß bei 1150 °C I und derselben Gasströmungsrate (1OO l/min) ausgesetzt wurden (mit Ausnahme des Siliciumtetrachlorid) und somit ohne eigentliches epitaxiales Aufwachsen. 30OO 8 dicke Schichten Thermooxid wurden dann auf allen Wafern bei 1OOO 0C aufgewachsen und anschließend Aluminiumelektroden niedergeschlagen. Danach folgte ein Anlassen bei 400 0C in Formgas. Die Ergebnisse der Erzeugungsstrommessungen sind in der Tabelle VI zusammengestellt. Aus diesen Ergebnissen geht hervor, daß die Epitaxie-Simulatio^i Simulation sowie das eigentliche epitaxiale Aufwachsen zu
3 5 2
sehr hohen Erzeugungsströmen (10 bis 10 Nanoamp/cm )
FIT75ÖS2- 7098A2/0790
in den Kontrolllproben führten und somit eine Verunreinigung
durch die beim Epitaxieprozeß verwendete Aufnahme als wichtigen Faktor bei der Verminderung der Erzeugungslebensdauer
vermuten lassen. Bei dem polykristallinen Silicium ohne
JNitridabdeckung verbesserten sich die V7erte für die Erzeugungs-
ί 3 2 2
jströme auf weniger als 10 Nanoamp/cm (500 bis 8OO Nanoamp/cm I) |sowohl beim eigentlichen epitaxialen Aufwachsen als auch bei j Ider Simulation. Das mit Nitrid abgedeckte polykristalline j iSilicium reduzierte die Erzeugungsströme weiter auf Werte unterj
2 2 2
10 Nanoamp/cm (64 bzw. 43 Nanoamp/cm ).
Pi 575-0*7 709842/0790
'<) ;~ !■■■■■■■ ·'
27U413
_ a^ _
Tabelle VI		 Polysilicium
mit Nitrid
abdeckung		 1
2
3		 Gruppendurch
schnitt		 1 Gruppendurch
schnitt		 1
2
3		 Gruppendurch
schnitt		 1
2
3		 Gruppendurch
schnitt		 121
47
47		 103
105
ίο3
Verarbeitung 1
Gruppendurch--
schnitt		 64 .4 ίο3
Nur
Polysilicium		 1
2
3		 552
Epitaxiales 0790 552
Wachsen ^Erzeugungsströme
Gruppe Proben in Nano Amp/cm^		 Kontrolle 2.28 χ
1.06 χ
2.83 χ
1-Λ 8.8 χ < ίο4
ίο4.
< ίο4
1-B Polysilicium
. mit Nitrid-
abdeckung		 71.5
36.5
30.6		 ίο4
1-C 43.1 -
Epitaxiale 2-A Nur
Polysilicium		 587
834
Simulation 2-B Kontrolle 699
2-C '709842/ 2.88 j
7.7 χ
7.99 ;
5.6 χ
FI 975 062
Beispiel 7
,In Fig. 6 ist die Prüfstruktur gezeigt, mit der die Wirksamkeit einer polykristallinen Silicium-Getterschicht auf der Rückseite bei der Verbesserung der Ausbeute bipolarer integrierter Schaltungen demonstriert wurde. Diese Prüfstruktur ist eine vereinfachte Version typischer bipolarer integrierter Schaltungen, wie sie in Fig. 4 gezeigt ist. Die Prüfstruktur ist ein Chip mit Gruppen von Mehrfachemittern 20 auf einer gemeinsamen Basis 22. Die Substrate waren N-leitende <1OO> Siliciumwafer mit einem spezifischen Widerstand von etwa 1 Ohm-cm. Die Wafer wurden in zwei Gruppen unterteilt. Dann wurde eine 1,5 pm dicke Schicht polykristallinen Siliciums auf jedem Substrat der Gruppe A bei etwa 700 C nach dem für das Beispiel 6 beschriebenen Verfahren niedergeschlagen. Die Substrate der Gruppe B dienten als Kontrolle und wurden hiernach mit den Wafern der Gruppe A zusammen ver- !arbeitet. Die Struktur der Wafer der Gruppe B ist ähnlich wie die der Fig. 6, hat jedoch keine Polysiliciumschicht 26. Die j Basis wurde gebildet durch Bor-Diffusion bei 1050 0C während ι 35 Minuten und bei einer Bor-Oberflächenkonzentration von
ungefähr 2,9 χ 10 Atomen/cm sowie einem anschließenden ι
I Eintreiben in trockenem Sauerstoff-Dampf-trockenen Sauerstoff i bei 970 C während 80-50-5 Minuten. Dann wurden in konventione}.- !ler Photoätz-Technik mehrere Emitteröffnungen in die Siliciuml dioxidschicht 24 geätzt, die während des Bor-Eintreibprozesses I thermisch gewachsen wurde. Emitter wurden gebildet durch Arsen-Diffusion bei 1100 0C während 50 Minuten bei einer
2O 3
Oberflächenkonzentration von ungefähr 7 χ 10 Atomen/cm .
Elektrische Leckstromstellen in den Einheiten wurden dann elektrolytisch verzeichnet und mikroskopisch untersucht. Jedes Chip, das einen oder mehrere Leckströme ziehende Emitter enthielt, wurde als fehlerhaftes Chip gewertet. Auf diese Weise erhielt man für jede Probe ein Ausbeuteverzeichnis. Fig. 7A zeigt ein Ausbeuteverzeichnis für einen halben Wafer von der Gruppe A, der eine polykristalline Siliciumget-
Fi 975 0T2 709842/0790
27UA13 - »β- -
terschicht 26 auf der Rückseite hatte, und Fig. 7B zeigt das
;Ausbeuteverzeichnis für einen halben Wafer der Gruppe B, der diese Schicht nicht hatte. Jedes schraffierte Quadrat stellt ', !ein ausgefallenes Chip dar. Die Kontrolle (B) zeigte eine Aus- . beute von 67 %, während die gegetterte Probe (A) eine Ausbeute ■ von 94,6 % aufwies.
I !
I I
,Beispiel 8 ι
, i
Dieses Beispiel demonstriert die Wirksamkeit einer polykristal-f * linen Siliciumschicht auf der Rückseite bei der Verhinderung 'oder Reduzierung der Ausbildung von Oxydations-Schichtfehlern. ; Wafer vom P-Typ mit 2 Ohm-cm <1OO> Silicium, 2 1/4 Zoll Durchmesser, wurden auf der Vorder- und Rückseite poliert. Sie wurden bei 970 0C in oxydierender Umgebung oxydiert zur Bildung einer1 Siliciumdioxidschicht von 20OO 8. Das Oxid auf einer Oberfläche wurde dann photolithographisch in Form eines Schachbrett-I musters geätzt mit einer Periodizität von 4OO um. Dann wurde ! 'über dem schachbrettartigen Oxidmuster eine 1,5 um dicke Schicht ,polykristallinen Silicium»'in dem bereits früher beschriebenen ! Prozeß niedergeschlagen. Wo das Muster öffnungen aufwies, trat; das polykristalline Silicium in direkte Berührung mit dem Siliciumsubstrat und konnte somit seine Getterwirkung ausüben;j in Bereichen außerhalb der öffnungen konnte das polykristalline Silicium das Siliciumsubstrat nicht direkt berühren und somit | seine Getterwirkung nicht tun. Das Oxid auf der Vorderseite des Wafers wurde dann in einer gepufferten HF-Lösung entfernt. Nach geeigneter Reinigung wurde die Probe dann in trockenem Sauerstoff 5 Stunden lang bei 1050 0C oxydiert. Um Oxydations-Schichtfehler zu entdecken, wurde die Probe dann 2 Minuten lang geätzt und anschließend unter einem Mikroskop untersucht. Die geätzten Figuren der Schichtfehler lassen sich auf diese Weise leicht erkennen. Dabei konnte beobachtet werden, daß die Oxydations-Schichtfehler im wesentlichen auf die Bereiche der Quadrate begrenzt waren, wo das Oxid an der gegen-
Π5Τ T75 062"
709842/0790
271
3D
ι überliegenden Oberfläche zwischen dem polykristallinen Siliciun}
und dem Substrat erhalten wurde; die Bereiche der Quadrate, : wo das Oxid auf der gegenüberliegenden Oberfläche entfernt
;worden war und somit das polykristalline Silicium in direkter .
Berührung mit aem Substrat stand, waren im wesentlichen frei ι
von Oxydations-Schichtfehlern. j
I i
I I Makroskopisch betrachtet zeigte die Vorderseite in ausgeprägte if
Weise ein Schachbrettmuster abwechselnd quadratischer Bereiche ' mit Gittern, die mit Oxydationsaufbaufehlern beladen und
Gittern, die frei von solchen Fehlern waren. Das Schachbrettmuster auf der Vorderseite ist genau komplementär demjenigen
auf der Rückseite, Dieses Beispiel zeigte also, daß im Bereich
einer polykristallinen Siliciumgetterschicht auf der Rückseite eines Wafers die Ausbildung von Oxydations-Schichtfehlern ; an der gegenüberliegenden Oberfläche verhindert oder zum minde* istens reduziert wird.
Fi 97ITW- 709 84 2/0790"
IA Leerseite

Claims (13)

PATENTANSPRÜCHE
1. Integrierte Halbleiteranordnung, bestehend aus einer monokristallinen Halbleiterscheibe, auf deren Vorderseite die Halbleiterstrukturen eingebracht sind und die Getterzentren für unerwünschte Verunreinigungsstoffe aufweist, dadurch gekennzeichnet, daß auf die Rückseite der Halbleiterscheibe eine die Getterzentren bildende polykristalline Siliciumschicht aufgebracht ist.
2. Integrierte Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Dicke der polykristallinen Schicht geringer als etwa 50 000 8 ist und daß die Halbleiterscheibe aus Silicium besteht.
3. Integrierte Halbleiteranordnung nach den Ansprüchen 1 oder 2,
dadurch gekennzeichnet, daß die polykristalline Schicht eine durchschnittliche Korngröße von weniger als etwa 1 u hat.
4. Integrierte Halbleiteranordnung nach einem oder mehreren der Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die polykristalline Siliciumschicht mit einer für Verunreinigungen im wesentlichen undurchlässigen Schicht abgedeckt ist.
5. Integrierte Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schicht aus Siliciumnitrid besteht.
6. Integrierte Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schicht aus amorphem Siliciumnitrid besteht.
Fi 975 06 ·> 7 0 9 8 "U 2 / 0 7TO
ORIGINAL INSPECTED
27UA13
7. Integrierte Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schicht aus amporphem Siliciumoxinitrid besteht.
8. Integrierte Halbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Schicht aus Aluminiumtrioxid besteht.
9. Integrierte Halbleiteranordnung nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet, daß die Dicke der Schicht etwa zwischen 300 8 und 2000 8 liegt.
10. Integrierte Halbleiteranordnung nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, daß zwischen der polykristallinen Schicht und der für Verunreinigungen undurchlässigen Schicht eine Siliciumdioxidschicht angeordnet ist.
11. Verfahren zur Herstellung der Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß auf der Rückseite der monokristallinen Halbleiterscheibe zunächst die polykristalline Schicht bei einer etwa über 6OO C liegenden Temperatur aufgebracht wird und daß dann in die Vorder-^ seite in den an sich bekannten weiteren Prozeßschritten die Halbleiterstrukturen eingebracht werden. <
12. Verfahren nach Anspruch 11, j
dadurch gekennzeichnet, daß die Temperatur zwischen 600 und 800 0C gewählt wird.
13. Verfahren nach Anspruch 11 oder Anspruch 12, dadurch gekennzeichnet, daß auf die Vorderseite der Halbleiterscheibe eine die Halbleiterstrukturen aufnehmende Epitaxieschicht aufgebracht wird.
FI 975 062 7"fff"θ"ί17ϋΤ9Τ
DE19772714413 1976-04-02 1977-03-31 Integrierte halbleiteranordnung und verfahren zu ihrer herstellung Pending DE2714413A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/672,906 US4053335A (en) 1976-04-02 1976-04-02 Method of gettering using backside polycrystalline silicon

Publications (1)

Publication Number Publication Date
DE2714413A1 true DE2714413A1 (de) 1977-10-20

Family

ID=24700519

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772714413 Pending DE2714413A1 (de) 1976-04-02 1977-03-31 Integrierte halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (6)

Country Link
US (1) US4053335A (de)
JP (1) JPS52120777A (de)
CA (1) CA1079863A (de)
DE (1) DE2714413A1 (de)
FR (1) FR2346856A1 (de)
IT (1) IT1115712B (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738195A1 (de) * 1977-08-24 1979-03-01 Siemens Ag Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben
FR2430667A1 (fr) * 1978-07-07 1980-02-01 Siemens Ag Procede pour degazer ou fixer les gaz par getter, des composants a semi-conducteurs et des circuits integres a semi-conducteurs
DE3738344A1 (de) * 1986-11-14 1988-05-26 Mitsubishi Electric Corp Anlage zum einfuehren von gitterstoerstellen und verfahren dazu
DE3833161B4 (de) * 1988-09-29 2005-10-13 Infineon Technologies Ag Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente

Families Citing this family (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2435818A1 (fr) * 1978-09-08 1980-04-04 Ibm France Procede pour accroitre l'effet de piegeage interne des corps semi-conducteurs
US4191788A (en) * 1978-11-13 1980-03-04 Trw Inc. Method to reduce breakage of V-grooved <100> silicon substrate
US4246590A (en) * 1979-01-22 1981-01-20 Westinghouse Electric Corp. Restoration of high infrared sensitivity in extrinsic silicon detectors
US4416051A (en) * 1979-01-22 1983-11-22 Westinghouse Electric Corp. Restoration of high infrared sensitivity in extrinsic silicon detectors
US4249962A (en) * 1979-09-11 1981-02-10 Western Electric Company, Inc. Method of removing contaminating impurities from device areas in a semiconductor wafer
US4257827A (en) * 1979-11-13 1981-03-24 International Business Machines Corporation High efficiency gettering in silicon through localized superheated melt formation
US4354307A (en) * 1979-12-03 1982-10-19 Burroughs Corporation Method for mass producing miniature field effect transistors in high density LSI/VLSI chips
US4349394A (en) * 1979-12-06 1982-09-14 Siemens Corporation Method of making a zener diode utilizing gas-phase epitaxial deposition
JPS57136333A (en) * 1981-02-17 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS57136331A (en) * 1981-02-17 1982-08-23 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS57153438A (en) * 1981-03-18 1982-09-22 Nec Corp Manufacture of semiconductor substrate
JPS58138035A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置及びその製造方法
AT380974B (de) * 1982-04-06 1986-08-11 Shell Austria Verfahren zum gettern von halbleiterbauelementen
US5391893A (en) * 1985-05-07 1995-02-21 Semicoductor Energy Laboratory Co., Ltd. Nonsingle crystal semiconductor and a semiconductor device using such semiconductor
US4716451A (en) * 1982-12-10 1987-12-29 Rca Corporation Semiconductor device with internal gettering region
US4608095A (en) * 1983-02-14 1986-08-26 Monsanto Company Gettering
EP0120830B1 (de) * 1983-02-14 1992-07-15 MEMC Electronic Materials, Inc. Materialien für Halbleitersubstrate mit Möglichkeit zum Gettern
US4608096A (en) * 1983-04-04 1986-08-26 Monsanto Company Gettering
JPS59186331A (ja) * 1983-04-04 1984-10-23 モンサント・コンパニ− 半導体基質及び製法
JPS60119733A (ja) * 1983-12-01 1985-06-27 Fuji Electric Corp Res & Dev Ltd シリコン板の重金属ゲッタリング方法
US4666532A (en) * 1984-05-04 1987-05-19 Monsanto Company Denuding silicon substrates with oxygen and halogen
US4622082A (en) * 1984-06-25 1986-11-11 Monsanto Company Conditioned semiconductor substrates
US4559086A (en) * 1984-07-02 1985-12-17 Eastman Kodak Company Backside gettering of silicon wafers utilizing selectively annealed single crystal silicon portions disposed between and extending into polysilicon portions
JPS6124240A (ja) * 1984-07-13 1986-02-01 Toshiba Corp 半導体基板
US4589928A (en) * 1984-08-21 1986-05-20 At&T Bell Laboratories Method of making semiconductor integrated circuits having backside gettered with phosphorus
US7038238B1 (en) 1985-05-07 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a non-single crystalline semiconductor layer
JPS6249628A (ja) * 1986-03-24 1987-03-04 Sony Corp 半導体装置
US4687682A (en) * 1986-05-02 1987-08-18 American Telephone And Telegraph Company, At&T Technologies, Inc. Back sealing of silicon wafers
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
JPH0646622B2 (ja) * 1987-06-30 1994-06-15 三菱電機株式会社 半導体基板用シリコンウェハの製造方法
US4843037A (en) * 1987-08-21 1989-06-27 Bell Communications Research, Inc. Passivation of indium gallium arsenide surfaces
JPH0648686B2 (ja) * 1988-03-30 1994-06-22 新日本製鐵株式会社 ゲッタリング能力の優れたシリコンウェーハおよびその製造方法
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
DE3910185C2 (de) * 1988-03-30 1998-09-24 Nippon Steel Corp Siliziumplättchen mit hervorragendem Gettervermögen und Verfahren zu dessen Herstellung
JPH07120657B2 (ja) * 1988-04-05 1995-12-20 三菱電機株式会社 半導体基板
US5227314A (en) * 1989-03-22 1993-07-13 At&T Bell Laboratories Method of making metal conductors having a mobile inn getterer therein
JPH03235333A (ja) * 1990-02-13 1991-10-21 Mitsubishi Electric Corp ゲッタ効果の高められた半導体基板並びに該基板を用いた半導体装置およびその製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
JP2723725B2 (ja) * 1991-10-29 1998-03-09 信越半導体株式会社 半導体基板の製造方法
JPH05206146A (ja) * 1992-01-24 1993-08-13 Toshiba Corp 半導体装置の製造方法
JPH05218049A (ja) * 1992-01-31 1993-08-27 Nec Corp 半導体素子形成用基板
DE4304849C2 (de) * 1992-02-21 2000-01-27 Mitsubishi Electric Corp Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JPH06104268A (ja) * 1992-09-21 1994-04-15 Mitsubishi Electric Corp ゲッタリング効果を持たせた半導体基板およびその製造方法
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JP3024409B2 (ja) * 1992-12-25 2000-03-21 日本電気株式会社 半導体装置の製造方法
JP3384506B2 (ja) * 1993-03-30 2003-03-10 ソニー株式会社 半導体基板の製造方法
JP3232168B2 (ja) * 1993-07-02 2001-11-26 三菱電機株式会社 半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5757063A (en) * 1994-03-25 1998-05-26 Kabushiki Kaisha Toshiba Semiconductor device having an extrinsic gettering film
JPH08264400A (ja) * 1995-03-28 1996-10-11 Mitsubishi Electric Corp シリコン単結晶ウェハおよびその表面の熱酸化方法
JP3498431B2 (ja) * 1995-07-04 2004-02-16 株式会社デンソー 半導体装置の製造方法
US6004868A (en) 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
JP2743904B2 (ja) * 1996-02-16 1998-04-28 日本電気株式会社 半導体基板およびこれを用いた半導体装置の製造方法
JP3391184B2 (ja) * 1996-03-28 2003-03-31 信越半導体株式会社 シリコンウエーハおよびその製造方法
US5764353A (en) * 1996-11-29 1998-06-09 Seh America, Inc. Back side damage monitoring system
TW350112B (en) * 1996-12-27 1999-01-11 Komatsu Denshi Kinzoku Kk Silicon wafer evaluation method
US6424011B1 (en) 1997-04-14 2002-07-23 International Business Machines Corporation Mixed memory integration with NVRAM, dram and sram cell structures on same substrate
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US20070122997A1 (en) 1998-02-19 2007-05-31 Silicon Genesis Corporation Controlled process and resulting device
US6155909A (en) 1997-05-12 2000-12-05 Silicon Genesis Corporation Controlled cleavage system using pressurized fluid
JPH10321635A (ja) * 1997-05-16 1998-12-04 Nec Corp 半導体装置及びその製造方法
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
US6548382B1 (en) 1997-07-18 2003-04-15 Silicon Genesis Corporation Gettering technique for wafers made using a controlled cleaving process
JP3211747B2 (ja) * 1997-09-30 2001-09-25 日本電気株式会社 半導体装置の製造方法
US6228779B1 (en) * 1998-11-06 2001-05-08 Novellus Systems, Inc. Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
DE19915078A1 (de) * 1999-04-01 2000-10-12 Siemens Ag Verfahren zur Prozessierung einer monokristallinen Halbleiterscheibe und teilweise prozessierte Halbleiterscheibe
WO2001011930A2 (en) 1999-08-10 2001-02-15 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
US6500732B1 (en) 1999-08-10 2002-12-31 Silicon Genesis Corporation Cleaving process to fabricate multilayered substrates using low implantation doses
US6530074B1 (en) * 1999-11-23 2003-03-04 Agere Systems Inc. Apparatus for verification of IC mask sets
US6544862B1 (en) 2000-01-14 2003-04-08 Silicon Genesis Corporation Particle distribution method and resulting structure for a layer transfer process
US6376335B1 (en) 2000-02-17 2002-04-23 Memc Electronic Materials, Inc. Semiconductor wafer manufacturing process
US6620632B2 (en) * 2000-04-06 2003-09-16 Seh America, Inc. Method for evaluating impurity concentrations in semiconductor substrates
US6670283B2 (en) 2001-11-20 2003-12-30 International Business Machines Corporation Backside protection films
US6576501B1 (en) * 2002-05-31 2003-06-10 Seh America, Inc. Double side polished wafers having external gettering sites, and method of producing same
EP1482539A1 (de) * 2003-05-26 2004-12-01 S.O.I. Tec Silicon on Insulator Technologies S.A. Verfahren zum Schutz der Rückseite einer Scheibe und Scheibe mit geschützter Rückseite
US6749684B1 (en) 2003-06-10 2004-06-15 International Business Machines Corporation Method for improving CVD film quality utilizing polysilicon getterer
US20040259321A1 (en) * 2003-06-19 2004-12-23 Mehran Aminzadeh Reducing processing induced stress
KR101143346B1 (ko) * 2004-08-20 2012-05-11 아르토 오로라 변형 내부 게이트 구조를 갖는 반도체 방사선 검출기
JP4992246B2 (ja) * 2006-02-22 2012-08-08 株式会社Ｓｕｍｃｏ シリコンウェーハ中のＣｕ評価方法
US7737004B2 (en) 2006-07-03 2010-06-15 Semiconductor Components Industries Llc Multilayer gettering structure for semiconductor device and method
US8993410B2 (en) 2006-09-08 2015-03-31 Silicon Genesis Corporation Substrate cleaving under controlled stress conditions
US7811900B2 (en) 2006-09-08 2010-10-12 Silicon Genesis Corporation Method and structure for fabricating solar cells using a thick layer transfer process
US8293619B2 (en) 2008-08-28 2012-10-23 Silicon Genesis Corporation Layer transfer of films utilizing controlled propagation
US9362439B2 (en) * 2008-05-07 2016-06-07 Silicon Genesis Corporation Layer transfer of films utilizing controlled shear region
US8330126B2 (en) 2008-08-25 2012-12-11 Silicon Genesis Corporation Race track configuration and method for wafering silicon solar substrates
US8148249B2 (en) * 2008-09-12 2012-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Methods of fabricating high-k metal gate devices
US8329557B2 (en) 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
US8541305B2 (en) * 2010-05-24 2013-09-24 Institute of Microelectronics, Chinese Academy of Sciences 3D integrated circuit and method of manufacturing the same
US8846500B2 (en) 2010-12-13 2014-09-30 Semiconductor Components Industries, Llc Method of forming a gettering structure having reduced warpage and gettering a semiconductor wafer therewith
JP2016009730A (ja) * 2014-06-23 2016-01-18 株式会社東芝 半導体装置の製造方法
JP6593369B2 (ja) * 2017-02-21 2019-10-23 株式会社村田製作所 半導体チップが実装されたモジュール、及び半導体チップ実装方法
US10242929B1 (en) 2017-11-30 2019-03-26 Semiconductor Components Industries, Llc Method of forming a multilayer structure for reducing defects in semiconductor devices and structure
CN113496871A (zh) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 一种外延基底用硅晶片之背面膜层及制造方法
CN117174726B (zh) * 2023-08-30 2024-08-09 中环领先半导体科技股份有限公司 半导体衬底、制备方法及图像传感器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2841510A (en) * 1958-07-01 Method of producing p-n junctions in
US3370980A (en) * 1963-08-19 1968-02-27 Litton Systems Inc Method for orienting single crystal films on polycrystalline substrates
US3494809A (en) * 1967-06-05 1970-02-10 Honeywell Inc Semiconductor processing
US3632438A (en) * 1967-09-29 1972-01-04 Texas Instruments Inc Method for increasing the stability of semiconductor devices
JPS4912795B1 (de) * 1968-12-05 1974-03-27
DE1942838A1 (de) * 1968-08-24 1970-02-26 Sony Corp Verfahren zur Herstellung integrierter Schaltungen
JPS5129636B1 (de) * 1970-12-25 1976-08-26
US3723201A (en) * 1971-11-01 1973-03-27 Motorola Inc Diffusion process for heteroepitaxial germanium device fabrication utilizing polycrystalline silicon mask
JPS4940856A (de) * 1972-08-25 1974-04-17
JPS5010572A (de) * 1973-05-25 1975-02-03
US3862852A (en) * 1973-06-01 1975-01-28 Fairchild Camera Instr Co Method of obtaining high-quality thick films of polycrystalline silicone from dielectric isolation
US3900597A (en) * 1973-12-19 1975-08-19 Motorola Inc System and process for deposition of polycrystalline silicon with silane in vacuum
US3929529A (en) * 1974-12-09 1975-12-30 Ibm Method for gettering contaminants in monocrystalline silicon
US3997368A (en) * 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2738195A1 (de) * 1977-08-24 1979-03-01 Siemens Ag Verfahren zur reduzierung von kristallfehlern bei der herstellung von halbleiterbauelementen und integrierten schaltkreisen in einkristallinen halbleiterscheiben
FR2430667A1 (fr) * 1978-07-07 1980-02-01 Siemens Ag Procede pour degazer ou fixer les gaz par getter, des composants a semi-conducteurs et des circuits integres a semi-conducteurs
DE3738344A1 (de) * 1986-11-14 1988-05-26 Mitsubishi Electric Corp Anlage zum einfuehren von gitterstoerstellen und verfahren dazu
DE3833161B4 (de) * 1988-09-29 2005-10-13 Infineon Technologies Ag Verfahren zum Gettern von Halbleiter-Bauelementen und nach dem Verfahren erhaltene Halbleiter-Bauelemente

Also Published As

Publication number Publication date
US4053335A (en) 1977-10-11
IT1115712B (it) 1986-02-03
CA1079863A (en) 1980-06-17
FR2346856B1 (de) 1980-01-11
JPS52120777A (en) 1977-10-11
FR2346856A1 (fr) 1977-10-28

Similar Documents

Publication Publication Date Title
DE2714413A1 (de) Integrierte halbleiteranordnung und verfahren zu ihrer herstellung
DE3019850C2 (de)
DE2654429C2 (de) Verfahren zum Herstellen eines Photoelements mit einem lichtempfindlichen halbleitenden Substrat aus der Legierung Cd&amp;darr;x&amp;darr;Hg&amp;darr;1&amp;darr;&amp;darr;-&amp;darr;&amp;darr;x&amp;darr;Te
KR930000310B1 (ko) 반도체장치의 제조방법
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE3784958T2 (de) Seitenwanddistanzschichten zur Spannungsaufnahme und Isolierung von CMOS Schaltungen und Herstellungsverfahren.
DE2544736C2 (de) Verfahren zum Entfernen von schnelldiffundierenden metallischen Verunreinigungen aus monokristallinem Silicium
DE4138121C2 (de) Verfahren zur Herstellung einer Solarzelle
DE1764464C3 (de) Verfahren zur Herstellung eines lateralen Transistors
DE3345988A1 (de) Halbleitervorrichtung mit einem druckfuehler sowie verfahren zu ihrer herstellung
EP0920059A2 (de) Speicherzellenanordnung und Verfahren zu deren Herstellung
DE2109874A1 (de) Halbleitereinrichtung mit einem monokristallinen Siliziumkoerper
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3855672T2 (de) Photoempfindliche Vorrichtung
DE3688633T2 (de) Photoelektrischer Wandler.
DE3687151T2 (de) Photoelektrischer wandler.
DE1947334A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE1923035A1 (de) Verfahren zur Herstellung eines Halbleiterelements mit Passivierfilm
DE4303768C2 (de) Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung
DE1802849A1 (de) Verfahren zur Herstellung von monolithischen Schaltungen
EP0003330A1 (de) Verfahren zum Herstellen von hochintegrierten Halbleiteranordnungen mit aneinandergrenzenden, hochdotierten Halbleiterzonen entgegengesetzten Leitungstyps
DE112018007554T5 (de) Verfahren zur Herstellung einer Lawinenphotodiode
DE102022116798A1 (de) Rückseitenkontaktierte Solarzelle mit passivierten Kontakten und Herstellungsverfahren
DE2658304C2 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee