JPH05110024A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05110024A JPH05110024A JP3271409A JP27140991A JPH05110024A JP H05110024 A JPH05110024 A JP H05110024A JP 3271409 A JP3271409 A JP 3271409A JP 27140991 A JP27140991 A JP 27140991A JP H05110024 A JPH05110024 A JP H05110024A
- Authority
- JP
- Japan
- Prior art keywords
- film
- base electrode
- capacitor
- polysilicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 239000012298 atmosphere Substances 0.000 claims abstract description 18
- 238000000137 annealing Methods 0.000 claims abstract description 16
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 239000000463 material Substances 0.000 claims description 15
- 239000012528 membrane Substances 0.000 claims description 6
- 238000000034 method Methods 0.000 abstract description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052593 corundum Inorganic materials 0.000 abstract description 7
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 4
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 abstract 3
- 229910004481 Ta2O3 Inorganic materials 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000007789 gas Substances 0.000 description 6
- BYFGZMCJNACEKR-UHFFFAOYSA-N aluminium(i) oxide Chemical compound [Al]O[Al] BYFGZMCJNACEKR-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 3
- 229910052906 cristobalite Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052682 stishovite Inorganic materials 0.000 description 3
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 3
- 229910052905 tridymite Inorganic materials 0.000 description 3
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910008814 WSi2 Inorganic materials 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 油室のシールを改善して油漏れを防止できる
椅子用の支持カラムを提供する。 【構成】 第１の中空円筒状本体Ａと上端が椅子の座席
の下に固定され、第１の本体の内部にあり摺動可能な軸
体としての第２の円筒状本体Ｂと第２および第１の本体
の内部に延在し、座席の下の指令レバーにより垂直に移
動可能な指令棒８から成り油を収容するそれぞれ上部お
よび下部の室Ｘ，Ｙの２室を形成し、座席の下の指令レ
バー作動により高さ変動を可能にするために１方の室か
ら他方の室への油の通過を許容しまたは妨げるための弁
手段１０を有する第１の摺動自在のピストン手段５を伴
う油圧空気式に減衰調節可能な椅子用の支持カラムにお
いて、２個の第２の浮遊ピストン手段が第１および第２
の本体の間に設けられ、１個は両方の油室の連結を実現
させる第１ピストン手段の上６にそして１個はその下４
に第１の本体Ａの内側に一対で配置されている。
椅子用の支持カラムを提供する。 【構成】 第１の中空円筒状本体Ａと上端が椅子の座席
の下に固定され、第１の本体の内部にあり摺動可能な軸
体としての第２の円筒状本体Ｂと第２および第１の本体
の内部に延在し、座席の下の指令レバーにより垂直に移
動可能な指令棒８から成り油を収容するそれぞれ上部お
よび下部の室Ｘ，Ｙの２室を形成し、座席の下の指令レ
バー作動により高さ変動を可能にするために１方の室か
ら他方の室への油の通過を許容しまたは妨げるための弁
手段１０を有する第１の摺動自在のピストン手段５を伴
う油圧空気式に減衰調節可能な椅子用の支持カラムにお
いて、２個の第２の浮遊ピストン手段が第１および第２
の本体の間に設けられ、１個は両方の油室の連結を実現
させる第１ピストン手段の上６にそして１個はその下４
に第１の本体Ａの内側に一対で配置されている。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置及びその製
造方法に関し、さらに詳しくは比誘電率が高い材料およ
びそれを用いたキャパシタ構造を有するＤＲＡＭに関す
るものである。
造方法に関し、さらに詳しくは比誘電率が高い材料およ
びそれを用いたキャパシタ構造を有するＤＲＡＭに関す
るものである。
【０００２】
【従来の技術及び発明が解決しようとする課題】ＤＲＡ
Ｍの高密度化に伴うセルサイズの縮小において、キャパ
シタの静電容量の維持は不可欠である。このためスタッ
ク型による面積の確保、誘導体膜の薄膜化とともに比誘
電率が高い材料およびそれを用いたキャパシタ構造が研
究開発されている。後者の高誘電体膜としてＴａ2 Ｏ5
膜のキャパシタ絶縁膜が注目されているがその下地電極
としてポリシリコン膜またはＷＳｉ2 等のＳｉ含有物を
用いているためＴａ2 Ｏ5 ／ポリシリコン界面に自然酸
化膜としてのＳｉＯ2 膜が形成されるのが避けがたく、
そのためキャパシタ実効的な誘電率の低下が避けられな
い。また、Ｔａ2 Ｏ5 膜はリーク電流が一般的に大き
く、単独で使う事は困難である。
Ｍの高密度化に伴うセルサイズの縮小において、キャパ
シタの静電容量の維持は不可欠である。このためスタッ
ク型による面積の確保、誘導体膜の薄膜化とともに比誘
電率が高い材料およびそれを用いたキャパシタ構造が研
究開発されている。後者の高誘電体膜としてＴａ2 Ｏ5
膜のキャパシタ絶縁膜が注目されているがその下地電極
としてポリシリコン膜またはＷＳｉ2 等のＳｉ含有物を
用いているためＴａ2 Ｏ5 ／ポリシリコン界面に自然酸
化膜としてのＳｉＯ2 膜が形成されるのが避けがたく、
そのためキャパシタ実効的な誘電率の低下が避けられな
い。また、Ｔａ2 Ｏ5 膜はリーク電流が一般的に大き
く、単独で使う事は困難である。
【０００３】
【課題を解決するための手段及びその作用】この発明
は、Ｓｉ含有物からなる下地電極と、その下地電極の表
面に配設されるＡｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜
３）膜と、その上面に配設されるＴａ2 Ｏ5 膜からなる
キャパシタ絶縁膜と、その絶縁膜上面に配設される上部
電極とからなるキャパシタを有する半導体装置を提供す
るものである。また、この発明は別の観点から、Ｓｉ含
有物からなる下地電極上にＡｌ膜もしくはＡｌ2 Ｏｘ
（Ｏ＜ｘ＜３）膜を膜厚が10〜50Åになるように形成
し、その間非酸化雰囲気下の第１アニールを行うか、形
成後に上記第１アニールを行い、次いで、Ａｌ膜もしく
はＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜を含む下地電極上にキャ
パシタ絶縁膜のＴａ2 Ｏ5 膜を膜厚が50〜250 Åになる
ように形成し、酸化雰囲気で第２アニールを付した後、
下地電極とＴａ2 Ｏ5 膜の間にＡｌ2 Ｏ3 膜を形成し、
さらにＴａ2 Ｏ5 膜上に上部電極を形成することからな
る半導体装置の製造方法を提供するものである。すなわ
ち、この発明はＤＲＡＭ等に使用されるメモリのキャパ
シタ形成において、Ｓｉ含有物からなる下地電極上にＡ
ｌもしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）を10〜50Å形成
し、非酸化雰囲気下で第１アニールし、それによってＳ
ｉ含有物からなる下地電極上に形成されるＳｉＯ2 の自
然酸化膜をＡｌの還元力により除去するようにし、その
後、Ｔａ2 Ｏ5 膜を50〜250 Å形成し、酸化雰囲気下で
第２アニールを付して絶縁性に優れたＴａ2 Ｏ5 ／Ａｌ
2 Ｏ3 積層構造を得るものである。この発明において、
Ａｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜は膜厚ｔが
10〜50Åになるようにしたのは次の理由による。Ｓｉ含
有物からなる下地電極上には、Ａｌ膜もしくはＡｌ2 Ｏ
ｘ膜を形成する前に、通常ＳｉＯ2 の自然酸化膜が例え
ば20Å程度形成されており、この自然酸化膜をＡｌのＡ
ｌ2 Ｏ3 化、Ａｌ2 ＯｘのＡｌ2 Ｏ3 化する際にＳｉＯ
2 の自然酸化膜は還元される。すなわち、 i)Ａｌの場合（単位はÅ） ＳｉＯ2 ＋〔（１／９) ・t Ａｌ →Ｓｉ＋〔（１／９) ・t ・（１／２) Ａｌ2 Ｏ3 ｛Ｓｉ＋〔（１／９) ・t Ａｌ＋Ｏ2 ｝ 故に、（３／１８）・ｔ＞２（Å） ｔ＞１２（Å） すなわち、Ａｌの膜厚ｔは12Å以上となるここで、係数
（１／９) は膜厚から原子数、分子数に換算するための
係数である。 ii) Ａｌ2 Ｏｘの場合 ＳｉＯ2 ＋（ｔ／２２）Ａｌ2 Ｏｘ→Ｓｉ＋（ｔ／２２）Ａｌ2 Ｏ3 （Ｓｉ＋（ｔ／２２）Ａｌ2 Ｏｘ＋Ｏ2 ） ３ｔ≧ｔ・Ｘ＋４４ Ｘ＝２としてｔ＝４４Å Ｘ＝２．５としてｔ＝８８Å となる。ここで、係数（１／２２）は膜厚から原子数、
分子数に換算するための係数である。しかもＡｌもしく
は（Ａｌ）2 Ｏｘの必要な膜厚ｔはＳｉＯ2 の自然酸化
膜の膜厚に依存するため、洗浄処理により依存する。上
記の例は20Åとして計算したが、十分注意したプロセス
では10Åも可能であるのでＡｌの場合膜厚ｔは６Å、一
方、Ａｌ2 Ｏ2・5 の場合膜厚ｔは44Åとなる。従って、
ＤＲＡＭ等に使用されるキャパシタ形成において、Ｓｉ
含有物からなる下地電極上にＡｌ膜もしくはＡｌ2 Ｏｘ
膜（Ｏ＜ｘ＜３）を10〜50Åの膜厚で形成するのが好ま
しい。
は、Ｓｉ含有物からなる下地電極と、その下地電極の表
面に配設されるＡｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜
３）膜と、その上面に配設されるＴａ2 Ｏ5 膜からなる
キャパシタ絶縁膜と、その絶縁膜上面に配設される上部
電極とからなるキャパシタを有する半導体装置を提供す
るものである。また、この発明は別の観点から、Ｓｉ含
有物からなる下地電極上にＡｌ膜もしくはＡｌ2 Ｏｘ
（Ｏ＜ｘ＜３）膜を膜厚が10〜50Åになるように形成
し、その間非酸化雰囲気下の第１アニールを行うか、形
成後に上記第１アニールを行い、次いで、Ａｌ膜もしく
はＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜を含む下地電極上にキャ
パシタ絶縁膜のＴａ2 Ｏ5 膜を膜厚が50〜250 Åになる
ように形成し、酸化雰囲気で第２アニールを付した後、
下地電極とＴａ2 Ｏ5 膜の間にＡｌ2 Ｏ3 膜を形成し、
さらにＴａ2 Ｏ5 膜上に上部電極を形成することからな
る半導体装置の製造方法を提供するものである。すなわ
ち、この発明はＤＲＡＭ等に使用されるメモリのキャパ
シタ形成において、Ｓｉ含有物からなる下地電極上にＡ
ｌもしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）を10〜50Å形成
し、非酸化雰囲気下で第１アニールし、それによってＳ
ｉ含有物からなる下地電極上に形成されるＳｉＯ2 の自
然酸化膜をＡｌの還元力により除去するようにし、その
後、Ｔａ2 Ｏ5 膜を50〜250 Å形成し、酸化雰囲気下で
第２アニールを付して絶縁性に優れたＴａ2 Ｏ5 ／Ａｌ
2 Ｏ3 積層構造を得るものである。この発明において、
Ａｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜は膜厚ｔが
10〜50Åになるようにしたのは次の理由による。Ｓｉ含
有物からなる下地電極上には、Ａｌ膜もしくはＡｌ2 Ｏ
ｘ膜を形成する前に、通常ＳｉＯ2 の自然酸化膜が例え
ば20Å程度形成されており、この自然酸化膜をＡｌのＡ
ｌ2 Ｏ3 化、Ａｌ2 ＯｘのＡｌ2 Ｏ3 化する際にＳｉＯ
2 の自然酸化膜は還元される。すなわち、 i)Ａｌの場合（単位はÅ） ＳｉＯ2 ＋〔（１／９) ・t Ａｌ →Ｓｉ＋〔（１／９) ・t ・（１／２) Ａｌ2 Ｏ3 ｛Ｓｉ＋〔（１／９) ・t Ａｌ＋Ｏ2 ｝ 故に、（３／１８）・ｔ＞２（Å） ｔ＞１２（Å） すなわち、Ａｌの膜厚ｔは12Å以上となるここで、係数
（１／９) は膜厚から原子数、分子数に換算するための
係数である。 ii) Ａｌ2 Ｏｘの場合 ＳｉＯ2 ＋（ｔ／２２）Ａｌ2 Ｏｘ→Ｓｉ＋（ｔ／２２）Ａｌ2 Ｏ3 （Ｓｉ＋（ｔ／２２）Ａｌ2 Ｏｘ＋Ｏ2 ） ３ｔ≧ｔ・Ｘ＋４４ Ｘ＝２としてｔ＝４４Å Ｘ＝２．５としてｔ＝８８Å となる。ここで、係数（１／２２）は膜厚から原子数、
分子数に換算するための係数である。しかもＡｌもしく
は（Ａｌ）2 Ｏｘの必要な膜厚ｔはＳｉＯ2 の自然酸化
膜の膜厚に依存するため、洗浄処理により依存する。上
記の例は20Åとして計算したが、十分注意したプロセス
では10Åも可能であるのでＡｌの場合膜厚ｔは６Å、一
方、Ａｌ2 Ｏ2・5 の場合膜厚ｔは44Åとなる。従って、
ＤＲＡＭ等に使用されるキャパシタ形成において、Ｓｉ
含有物からなる下地電極上にＡｌ膜もしくはＡｌ2 Ｏｘ
膜（Ｏ＜ｘ＜３）を10〜50Åの膜厚で形成するのが好ま
しい。
【０００４】
【実施例】以下この発明の実施例について説明する。な
お、これによってこの発明は限定を受けるものではな
い。半導体装置は、図１に示すように、素子分離膜であ
るＬＯＣＯＳ膜１、ｎ+ 拡散層２，２を有するＳｉ基板
３上にゲートとしてのワードライン４と、一方のｎ + 拡
散層２に通じるコンタクトホール５を有する層間絶縁膜
６と、コンタクトホール５に埋設されるキャパシタの下
地電極としてのポリシリコン膜７と、Ａｌ2 Ｏｘ膜８
（図２参照）と、キャパシタ絶縁膜８としてのＴａ2 Ｏ
5 膜９（図２参照）と、キャパシタの上部電極としての
ポリシリコン膜１０、ビットライン１２とキャパシタを
分離する層間絶縁膜１１とから主としてなる。図1 に示
すようにキャパシタは、ポリシリコン膜７と、Ｔａ2 Ｏ
5 膜９と、両膜間に挿入されたＡｌ2 Ｏｘ膜８と、ポリ
シリコン膜１０とからなる。図３はキャパシタの主要部
分を示す。以下製造方法について説明する。
お、これによってこの発明は限定を受けるものではな
い。半導体装置は、図１に示すように、素子分離膜であ
るＬＯＣＯＳ膜１、ｎ+ 拡散層２，２を有するＳｉ基板
３上にゲートとしてのワードライン４と、一方のｎ + 拡
散層２に通じるコンタクトホール５を有する層間絶縁膜
６と、コンタクトホール５に埋設されるキャパシタの下
地電極としてのポリシリコン膜７と、Ａｌ2 Ｏｘ膜８
（図２参照）と、キャパシタ絶縁膜８としてのＴａ2 Ｏ
5 膜９（図２参照）と、キャパシタの上部電極としての
ポリシリコン膜１０、ビットライン１２とキャパシタを
分離する層間絶縁膜１１とから主としてなる。図1 に示
すようにキャパシタは、ポリシリコン膜７と、Ｔａ2 Ｏ
5 膜９と、両膜間に挿入されたＡｌ2 Ｏｘ膜８と、ポリ
シリコン膜１０とからなる。図３はキャパシタの主要部
分を示す。以下製造方法について説明する。
【０００５】実施例１ 本実施例は第１ステップから第４ステップまでによりＴ
ａ2 Ｏ5／Ａｌ2 Ｏ3 の構造を得る。本実施例では下地
電極を図1 に示すようにポリシリコン膜７とした。 ＜第１ステップ＞このステップではＡｌもしくは（Ａ
ｌ）2 Ｏｘが形成される。 ・形成技術例 ポリシリコン膜７上へのＡｌの形成は（ＣＨ3 ）2 （Ａ
ｌ）ＨガスによるプラズマＣＶＤ法やスパッタ法（ター
ゲットがＡｌである）を用いた。一方、ポリシリコン膜
７上への（Ａｌ）2 Ｏｘの形成はＡｌ（ＯＣ3 Ｈ7 ）3
ガスによる熱ＣＶＤ法やスパッタ法（ターゲットがＡｌ
である）を用いた。 ・これらＡｌ膜もしくは（Ａｌ）2 Ｏｘ膜の膜厚ｔは上
述したように10〜50Åである。この時点で、Ａｌ／Ｓｉ
Ｏ2 ／ポリシリコンもしくは（Ａｌ）2 Ｏｘ／ＳｉＯ 2
／ポリシリコンが構成される。 ＜第２ステップ＞このステップは第１のアニール工程で
あり、ＳｉＯ2 の自然酸化膜が還元される。この際の還
元条件は以下の通りである。Ｎ2 もしくはＨ2 ／Ｎ2 雰
囲気下、300〜450°Cの温度で、10〜100分程度還元す
る。その結果、Ａｌもしくは（Ａｌ）2 Ｏｘのどちらの
場合でもＡｌ2 Ｏ3 ／ポリシリコンが構成される。 ＜第３ステップ＞このステップではＴａ2 Ｏ5 膜がＡｌ
2 Ｏ3 膜上に形成される。 形成技術例：Ａｌ2 Ｏ3 膜上へのＴａ2 Ｏ5 膜の形成は
Ｔａ（ＯＣ2 Ｈ5 ）5 ガスによる熱ＣＶＤ法を用いた。
Ｔａ2 Ｏ5 膜の膜厚ｔは50〜250 Åである。この時点
で、Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／ポリシリコンが構成され
る。 ＜第４ステップ＞このステップは第２のアニール工程で
あり、Ｔａ2 Ｏ5 膜の膜質を向上するためのものであ
る。この際のアニール条件は以下の３つを挙げることが
できる。 500 〜800 ℃、10〜100 分（Ｏ2 雰囲気中）又は30
0 〜600 ℃、10〜100分（Ｏ2 雰囲気中でＵＶ照射する
か、Ｏ3 雰囲気中でＵＶ照射する）。第２ステップの第
１のアニール工程はＡｌによるＳｉＯ2 →Ｓｉの反応を
促進するためである。従って非酸化雰囲気が必要であ
り、温度もこの程度必要である。高過ぎるとＡｌの凝集
がはじまり、第４ステップの第２のアニール工程はＴａ
2 Ｏ5 膜の膜質向上のためである。
ａ2 Ｏ5／Ａｌ2 Ｏ3 の構造を得る。本実施例では下地
電極を図1 に示すようにポリシリコン膜７とした。 ＜第１ステップ＞このステップではＡｌもしくは（Ａ
ｌ）2 Ｏｘが形成される。 ・形成技術例 ポリシリコン膜７上へのＡｌの形成は（ＣＨ3 ）2 （Ａ
ｌ）ＨガスによるプラズマＣＶＤ法やスパッタ法（ター
ゲットがＡｌである）を用いた。一方、ポリシリコン膜
７上への（Ａｌ）2 Ｏｘの形成はＡｌ（ＯＣ3 Ｈ7 ）3
ガスによる熱ＣＶＤ法やスパッタ法（ターゲットがＡｌ
である）を用いた。 ・これらＡｌ膜もしくは（Ａｌ）2 Ｏｘ膜の膜厚ｔは上
述したように10〜50Åである。この時点で、Ａｌ／Ｓｉ
Ｏ2 ／ポリシリコンもしくは（Ａｌ）2 Ｏｘ／ＳｉＯ 2
／ポリシリコンが構成される。 ＜第２ステップ＞このステップは第１のアニール工程で
あり、ＳｉＯ2 の自然酸化膜が還元される。この際の還
元条件は以下の通りである。Ｎ2 もしくはＨ2 ／Ｎ2 雰
囲気下、300〜450°Cの温度で、10〜100分程度還元す
る。その結果、Ａｌもしくは（Ａｌ）2 Ｏｘのどちらの
場合でもＡｌ2 Ｏ3 ／ポリシリコンが構成される。 ＜第３ステップ＞このステップではＴａ2 Ｏ5 膜がＡｌ
2 Ｏ3 膜上に形成される。 形成技術例：Ａｌ2 Ｏ3 膜上へのＴａ2 Ｏ5 膜の形成は
Ｔａ（ＯＣ2 Ｈ5 ）5 ガスによる熱ＣＶＤ法を用いた。
Ｔａ2 Ｏ5 膜の膜厚ｔは50〜250 Åである。この時点
で、Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／ポリシリコンが構成され
る。 ＜第４ステップ＞このステップは第２のアニール工程で
あり、Ｔａ2 Ｏ5 膜の膜質を向上するためのものであ
る。この際のアニール条件は以下の３つを挙げることが
できる。 500 〜800 ℃、10〜100 分（Ｏ2 雰囲気中）又は30
0 〜600 ℃、10〜100分（Ｏ2 雰囲気中でＵＶ照射する
か、Ｏ3 雰囲気中でＵＶ照射する）。第２ステップの第
１のアニール工程はＡｌによるＳｉＯ2 →Ｓｉの反応を
促進するためである。従って非酸化雰囲気が必要であ
り、温度もこの程度必要である。高過ぎるとＡｌの凝集
がはじまり、第４ステップの第２のアニール工程はＴａ
2 Ｏ5 膜の膜質向上のためである。
【０００６】実施例２ 上記実施例１の第１ステップと第２ステップを同時に行
う事が特徴である。 ＜第１ステップ＞Ａｌターゲット、Ａｒガスを用いＤＣ
もしくはＲＦスパッター法により、ウエハを300 〜450
℃に昇温した状態でＡｌもしくはＡｌ2 Ｏｘを形成す
る。膜厚はｔは10〜50Åである。膜厚ｔが10〜50Åであ
る根拠は上記実施例１と同様である。この際、成膜方法
は上記実施例１と同じであるが、ＣＶＤ法の場合、成長
温度制約が生じることもあるので、上述したように例え
ば、Ａｌターゲットを用い、Ａｒガス中でのＤＣもしく
はＲＦスパッタ法を使うのが好ましい。しかも第１ステ
ップでＳｉＯ2 の還元を行うため、ポリシリコン上で
は、このステップでＡｌ2 Ｏ3 ／ポリシリコン状態とな
る。すなわち、上記実施例１では＜第１ステップ＞で膜
の状態をＡｌ／ＳｉＯ2 ／ポリシリコン又はＡｌ2 Ｏ3
／ＳｉＯ2 ／ポリシリコンにした後＜第２ステップ＞の
第１のアニール工程でどちらもＡｌ2 Ｏ3 ／ポリシリコ
ンに構成していたのを、この実施例２の＜第１ステップ
＞でＳｉＯ2 の還元を行ったものであり、上記実施例１
の第１ステップと第２ステップを同時に行う事が特徴で
ある。 ＜第２ステップ＞このステップではＴａ2 Ｏ5 膜がＡｌ
2 Ｏ3 膜上に形成される。 形成技術例：Ａｌ2 Ｏ3 膜上へのＴａ2 Ｏ5 膜の形成は
Ｔａ（ＯＣ2 Ｈ5 ）5 ガスによる熱ＣＶＤ法を用いた。
Ｔａ2 Ｏ5 膜の膜厚ｔは50〜250 Åである。すなわち、
Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／ポリシリコンが構成される。 ＜第３ステップ＞このステップは第２のアニール工程で
あり、Ｔａ2 Ｏ5 膜の膜質を向上するためのものであ
る。この際のアニール条件は以下の３つを挙げることが
できる。 500 〜800 ℃、10〜100 分（Ｏ2 雰囲気中） もしくは 300 〜600 ℃、10〜100 分 で、かつ（ｉ）Ｏ2 雰囲
気中でＵＶ照射するか、又は（ii）Ｏ3 雰囲気中でＵＶ
照射する。 これによりＴａ2 Ｏ5 膜の膜質を向上したＴａ2 Ｏ5 ／
Ａｌ2 Ｏ3 ／ポリシリコンが構成される。
う事が特徴である。 ＜第１ステップ＞Ａｌターゲット、Ａｒガスを用いＤＣ
もしくはＲＦスパッター法により、ウエハを300 〜450
℃に昇温した状態でＡｌもしくはＡｌ2 Ｏｘを形成す
る。膜厚はｔは10〜50Åである。膜厚ｔが10〜50Åであ
る根拠は上記実施例１と同様である。この際、成膜方法
は上記実施例１と同じであるが、ＣＶＤ法の場合、成長
温度制約が生じることもあるので、上述したように例え
ば、Ａｌターゲットを用い、Ａｒガス中でのＤＣもしく
はＲＦスパッタ法を使うのが好ましい。しかも第１ステ
ップでＳｉＯ2 の還元を行うため、ポリシリコン上で
は、このステップでＡｌ2 Ｏ3 ／ポリシリコン状態とな
る。すなわち、上記実施例１では＜第１ステップ＞で膜
の状態をＡｌ／ＳｉＯ2 ／ポリシリコン又はＡｌ2 Ｏ3
／ＳｉＯ2 ／ポリシリコンにした後＜第２ステップ＞の
第１のアニール工程でどちらもＡｌ2 Ｏ3 ／ポリシリコ
ンに構成していたのを、この実施例２の＜第１ステップ
＞でＳｉＯ2 の還元を行ったものであり、上記実施例１
の第１ステップと第２ステップを同時に行う事が特徴で
ある。 ＜第２ステップ＞このステップではＴａ2 Ｏ5 膜がＡｌ
2 Ｏ3 膜上に形成される。 形成技術例：Ａｌ2 Ｏ3 膜上へのＴａ2 Ｏ5 膜の形成は
Ｔａ（ＯＣ2 Ｈ5 ）5 ガスによる熱ＣＶＤ法を用いた。
Ｔａ2 Ｏ5 膜の膜厚ｔは50〜250 Åである。すなわち、
Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／ポリシリコンが構成される。 ＜第３ステップ＞このステップは第２のアニール工程で
あり、Ｔａ2 Ｏ5 膜の膜質を向上するためのものであ
る。この際のアニール条件は以下の３つを挙げることが
できる。 500 〜800 ℃、10〜100 分（Ｏ2 雰囲気中） もしくは 300 〜600 ℃、10〜100 分 で、かつ（ｉ）Ｏ2 雰囲
気中でＵＶ照射するか、又は（ii）Ｏ3 雰囲気中でＵＶ
照射する。 これによりＴａ2 Ｏ5 膜の膜質を向上したＴａ2 Ｏ5 ／
Ａｌ2 Ｏ3 ／ポリシリコンが構成される。
【０００７】実施例３ 下地電極としてポリシリコンを前提にして説明したがポ
リシリコンの代わりにＷＳｉ2 材料も適用出来る。各ス
テップは上記実施例１と同様である。
リシリコンの代わりにＷＳｉ2 材料も適用出来る。各ス
テップは上記実施例１と同様である。
【０００８】実施例４ 下地電極としてポリシリコンの代わりにＷＳｉ2 材料も
適用して各ステップは上記実施例２と同様にしても良
い。
適用して各ステップは上記実施例２と同様にしても良
い。
【０００９】
【発明の効果】以上のようにこの発明によれば、従来ポ
リシリコンまたはＷＳｉ2 等のＳｉ含有物からなる下地
電極上に直接Ａｌ2 Ｏ3 あるいはＴａ2 Ｏ5 を形成しよ
うとすると下地電極上にＳｉＯ2 の自然酸化膜が残って
しまう。これは下地電極のＳｉ含有物の表面を処理し、
ＳｉＯ2 を十分除去してもＡｌ2 Ｏ3 、Ｔａ2 Ｏ5 の形
成時の酸化雰囲気により再度形成されてしまう。ところ
が本発明によると酸素欠乏状態で下地電極上に直接Ａｌ
もしくはＡｌ2 Ｏｘを形成する事により、新たなＳｉＯ
2 の自然酸化膜の形成を押さえる事が出来、しかも第１
アニールにより、前もって形成されていたＳｉＯ2 も還
元してしまう事が出来る。したがって、Ｔａ2 Ｏ5 ／Ａ
ｌ2 Ｏ3 ／ポリシリコン構造において、Ａｌ2 Ｏ 3 ／ポ
リシリコン界面にＳｉＯ2 が形成されることはない。そ
の結果 比誘電率が〜４と低いＳｉＯ2 膜を有する事のない
キャパシタ絶縁膜を構成でき高誘電率化に寄与出来る効
果がある。 例えば、この発明のキャパシタでは、比誘電率εが２４
のＴａ2 Ｏ5 膜の膜厚は１００Åで、比誘電率εが８の
Ａｌ 2 Ｏ3 膜の膜厚は３０Åの場合の、Ｔａ2 Ｏ5 ／Ａ
ｌ2 Ｏ3 構造の静電容量は、比誘電率εが２４のＴａ2
Ｏ5 膜の膜厚は１００Åで、比誘電率εが８のＡｌ2 Ｏ
3 膜の膜厚は３０Åで、比誘電率εが４のＳｉＯ2膜の
膜厚は２０Åの場合の、Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／Ｓｉ
Ｏ2 構造の静電容量より1.4 倍大きくなる。 Ｔａ2 Ｏ5 は一般にリーク電流が大きくなりやすく
絶縁性の高いＳｉＯ2 膜によりリーク電流を低減できる
が、Ａｌ2Ｏ3 膜も絶縁性に優れておりＴａ2 Ｏ 5 ／Ａ
ｌ2 Ｏ3 構造で優れた絶縁性を得ることができる効果が
ある。
リシリコンまたはＷＳｉ2 等のＳｉ含有物からなる下地
電極上に直接Ａｌ2 Ｏ3 あるいはＴａ2 Ｏ5 を形成しよ
うとすると下地電極上にＳｉＯ2 の自然酸化膜が残って
しまう。これは下地電極のＳｉ含有物の表面を処理し、
ＳｉＯ2 を十分除去してもＡｌ2 Ｏ3 、Ｔａ2 Ｏ5 の形
成時の酸化雰囲気により再度形成されてしまう。ところ
が本発明によると酸素欠乏状態で下地電極上に直接Ａｌ
もしくはＡｌ2 Ｏｘを形成する事により、新たなＳｉＯ
2 の自然酸化膜の形成を押さえる事が出来、しかも第１
アニールにより、前もって形成されていたＳｉＯ2 も還
元してしまう事が出来る。したがって、Ｔａ2 Ｏ5 ／Ａ
ｌ2 Ｏ3 ／ポリシリコン構造において、Ａｌ2 Ｏ 3 ／ポ
リシリコン界面にＳｉＯ2 が形成されることはない。そ
の結果 比誘電率が〜４と低いＳｉＯ2 膜を有する事のない
キャパシタ絶縁膜を構成でき高誘電率化に寄与出来る効
果がある。 例えば、この発明のキャパシタでは、比誘電率εが２４
のＴａ2 Ｏ5 膜の膜厚は１００Åで、比誘電率εが８の
Ａｌ 2 Ｏ3 膜の膜厚は３０Åの場合の、Ｔａ2 Ｏ5 ／Ａ
ｌ2 Ｏ3 構造の静電容量は、比誘電率εが２４のＴａ2
Ｏ5 膜の膜厚は１００Åで、比誘電率εが８のＡｌ2 Ｏ
3 膜の膜厚は３０Åで、比誘電率εが４のＳｉＯ2膜の
膜厚は２０Åの場合の、Ｔａ2 Ｏ5 ／Ａｌ2 Ｏ3 ／Ｓｉ
Ｏ2 構造の静電容量より1.4 倍大きくなる。 Ｔａ2 Ｏ5 は一般にリーク電流が大きくなりやすく
絶縁性の高いＳｉＯ2 膜によりリーク電流を低減できる
が、Ａｌ2Ｏ3 膜も絶縁性に優れておりＴａ2 Ｏ 5 ／Ａ
ｌ2 Ｏ3 構造で優れた絶縁性を得ることができる効果が
ある。
【図１】この発明の一実施例の装置を示す構成説明図で
ある。
ある。
【図２】上記実施例におけるキャパシタの要部構成説明
図である。
図である。
【図３】上記実施例におけるキャパシタの構成説明図で
ある。
ある。
７ ポリシリコン膜 ８ Ａｌ2 Ｏ3 膜 ９ Ｔａ2 Ｏ5 膜
Claims (5)
- 【請求項１】 Ｓｉ含有物からなる下地電極と、その下
地電極の表面に配設されるＡｌ膜もしくはＡｌ2 Ｏｘ
（Ｏ＜ｘ＜３）膜と、その上面に配設されるＴａ2 Ｏ5
膜からなるキャパシタ絶縁膜と、その絶縁膜上面に配設
される上部電極とからなるキャパシタを有する半導体装
置。 - 【請求項２】 下地電極がポリシリコン又はＷＳｉ2 の
Ｓｉ含有物からなる請求項１による半導体装置。 - 【請求項３】 Ａｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜
３）膜は膜厚が１０〜５０Åであり、Ｔａ2 Ｏ5 膜は膜
厚が５０〜２５０Åである請求項１による半導体装置。 - 【請求項４】 Ｓｉ含有物からなる下地電極上にＡｌ膜
もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜を膜厚が10〜50Å
になるように形成し、その間非酸化雰囲気下の第１アニ
ールを行うか、形成後に上記第１アニールを行い、次い
で、Ａｌ膜もしくはＡｌ2 Ｏｘ（Ｏ＜ｘ＜３）膜を含む
下地電極上にキャパシタ絶縁膜のＴａ 2 Ｏ5 膜を膜厚が
50〜250 Åになるように形成し、酸化雰囲気で第２アニ
ールを付した後、下地電極とＴａ2 Ｏ5 膜の間にＡｌ2
Ｏ3 膜を形成し、さらにＴａ2 Ｏ5 膜上に上部電極を形
成することからなる半導体装置の製造方法。 - 【請求項５】 第１アニールは、Ｎ2 もしくはＨ2 ／Ｎ
2 の非酸化雰囲気下で300 〜450 ℃で付されてなる請求
項４による半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271409A JPH05110024A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
| US07/889,413 US5316982A (en) | 1991-10-18 | 1992-05-28 | Semiconductor device and method for preparing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3271409A JPH05110024A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110024A true JPH05110024A (ja) | 1993-04-30 |
Family
ID=17499650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3271409A Pending JPH05110024A (ja) | 1991-10-18 | 1991-10-18 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5316982A (ja) |
| JP (1) | JPH05110024A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230386A (ja) * | 1999-12-22 | 2001-08-24 | Hynix Semiconductor Inc | 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法 |
| KR100321702B1 (ko) * | 1998-12-22 | 2002-03-08 | 박종섭 | 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법 |
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
| JP2005150416A (ja) * | 2003-11-17 | 2005-06-09 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| KR100583157B1 (ko) * | 1999-12-22 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3119997B2 (ja) * | 1994-06-21 | 2000-12-25 | 松下電子工業株式会社 | 半導体装置の製造方法 |
| US5468687A (en) * | 1994-07-27 | 1995-11-21 | International Business Machines Corporation | Method of making TA2 O5 thin film by low temperature ozone plasma annealing (oxidation) |
| US5827783A (en) * | 1996-08-23 | 1998-10-27 | Mosel Vitelic, Inc. | Stacked capacitor having improved charge storage capacity |
| US5910880A (en) * | 1997-08-20 | 1999-06-08 | Micron Technology, Inc. | Semiconductor circuit components and capacitors |
| US6191443B1 (en) | 1998-02-28 | 2001-02-20 | Micron Technology, Inc. | Capacitors, methods of forming capacitors, and DRAM memory cells |
| US6162744A (en) * | 1998-02-28 | 2000-12-19 | Micron Technology, Inc. | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers |
| US6730559B2 (en) | 1998-04-10 | 2004-05-04 | Micron Technology, Inc. | Capacitors and methods of forming capacitors |
| US6156638A (en) * | 1998-04-10 | 2000-12-05 | Micron Technology, Inc. | Integrated circuitry and method of restricting diffusion from one material to another |
| US6165834A (en) * | 1998-05-07 | 2000-12-26 | Micron Technology, Inc. | Method of forming capacitors, method of processing dielectric layers, method of forming a DRAM cell |
| US6255186B1 (en) | 1998-05-21 | 2001-07-03 | Micron Technology, Inc. | Methods of forming integrated circuitry and capacitors having a capacitor electrode having a base and a pair of walls projecting upwardly therefrom |
| US6541812B2 (en) * | 1998-06-19 | 2003-04-01 | Micron Technology, Inc. | Capacitor and method for forming the same |
| KR100287176B1 (ko) * | 1998-06-25 | 2001-04-16 | 윤종용 | 고온산화를이용한반도체소자의커패시터형성방법 |
| US6404615B1 (en) | 2000-02-16 | 2002-06-11 | Intarsia Corporation | Thin film capacitors |
| US7005695B1 (en) | 2000-02-23 | 2006-02-28 | Micron Technology, Inc. | Integrated circuitry including a capacitor with an amorphous and a crystalline high K capacitor dielectric region |
| US6352903B1 (en) * | 2000-06-28 | 2002-03-05 | International Business Machines Corporation | Junction isolation |
| US6420230B1 (en) * | 2000-08-31 | 2002-07-16 | Micron Technology, Inc. | Capacitor fabrication methods and capacitor constructions |
| US7217615B1 (en) * | 2000-08-31 | 2007-05-15 | Micron Technology, Inc. | Capacitor fabrication methods including forming a conductive layer |
| US7112503B1 (en) * | 2000-08-31 | 2006-09-26 | Micron Technology, Inc. | Enhanced surface area capacitor fabrication methods |
| US6486530B1 (en) | 2000-10-16 | 2002-11-26 | Intarsia Corporation | Integration of anodized metal capacitors and high temperature deposition capacitors |
| US6858865B2 (en) * | 2001-02-23 | 2005-02-22 | Micron Technology, Inc. | Doped aluminum oxide dielectrics |
| KR100408404B1 (ko) * | 2001-04-10 | 2003-12-06 | 삼성전자주식회사 | 후속 열처리 공정에 기인한 금속층의 결정립 성장을억제하는 방법 및 이러한 방법에 의해 형성된 금속층을포함하는 반도체 장치의 제조방법 |
| KR100414156B1 (ko) * | 2001-05-29 | 2004-01-07 | 삼성전자주식회사 | 집적회로소자의 캐패시터 제조방법 |
| KR100505043B1 (ko) * | 2002-05-25 | 2005-07-29 | 삼성전자주식회사 | 커패시터 형성 방법 |
| US7081409B2 (en) * | 2002-07-17 | 2006-07-25 | Samsung Electronics Co., Ltd. | Methods of producing integrated circuit devices utilizing tantalum amine derivatives |
| KR100536030B1 (ko) * | 2003-02-25 | 2005-12-12 | 삼성전자주식회사 | 반도체 장치의 커패시터 형성 방법 |
| US7440255B2 (en) * | 2003-07-21 | 2008-10-21 | Micron Technology, Inc. | Capacitor constructions and methods of forming |
| KR20050052076A (ko) * | 2003-11-29 | 2005-06-02 | 삼성전자주식회사 | 반도체 장치의 캐패시터 및 그 제조 방법 |
| US7264974B2 (en) * | 2004-01-30 | 2007-09-04 | Headway Technologies, Inc. | Method for fabricating a low resistance TMR read head |
| US20070026621A1 (en) * | 2004-06-25 | 2007-02-01 | Hag-Ju Cho | Non-volatile semiconductor devices and methods of manufacturing the same |
| US20070059929A1 (en) * | 2004-06-25 | 2007-03-15 | Hag-Ju Cho | Method of forming a tantalum carbon nitride layer and method of manufacturing a semiconductor device using the same |
| KR100687904B1 (ko) * | 2005-06-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| US7576598B2 (en) * | 2006-09-25 | 2009-08-18 | Analog Devices, Inc. | Bandgap voltage reference and method for providing same |
| KR20090028030A (ko) * | 2007-09-13 | 2009-03-18 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4053335A (en) * | 1976-04-02 | 1977-10-11 | International Business Machines Corporation | Method of gettering using backside polycrystalline silicon |
| JPS5745968A (en) * | 1980-08-29 | 1982-03-16 | Ibm | Capacitor with double dielectric unit |
| US4437139A (en) * | 1982-12-17 | 1984-03-13 | International Business Machines Corporation | Laser annealed dielectric for dual dielectric capacitor |
| JPS6235562A (ja) * | 1985-08-08 | 1987-02-16 | Nec Corp | 半導体装置 |
| US5079191A (en) * | 1985-11-29 | 1992-01-07 | Hitachi, Ltd. | Process for producing a semiconductor device |
| JPS6338248A (ja) * | 1986-08-04 | 1988-02-18 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5138432A (en) * | 1990-08-30 | 1992-08-11 | Cornell Research Foundation, Inc. | Selective deposition of tungsten on TiSi2 |
| US5142432A (en) * | 1991-10-21 | 1992-08-25 | General Motors Corporation | Fault detection apparatus for a transformer isolated transistor drive circuit for a power device |
-
1991
- 1991-10-18 JP JP3271409A patent/JPH05110024A/ja active Pending
-
1992
- 1992-05-28 US US07/889,413 patent/US5316982A/en not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321702B1 (ko) * | 1998-12-22 | 2002-03-08 | 박종섭 | 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법 |
| JP2001230386A (ja) * | 1999-12-22 | 2001-08-24 | Hynix Semiconductor Inc | 高誘電キャパシタ誘電体を含む半導体デバイス及びその製造方法 |
| KR100583157B1 (ko) * | 1999-12-22 | 2006-05-24 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| KR100705926B1 (ko) * | 1999-12-22 | 2007-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| JP4671207B2 (ja) * | 1999-12-22 | 2011-04-13 | 株式会社ハイニックスセミコンダクター | 高誘電キャパシタ誘電体を含む半導体デバイスの製造方法 |
| JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
| JP2003100908A (ja) * | 2001-09-14 | 2003-04-04 | Hynix Semiconductor Inc | 高誘電膜を備えた半導体素子及びその製造方法 |
| JP2005150416A (ja) * | 2003-11-17 | 2005-06-09 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5316982A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05110024A (ja) | 半導体装置及びその製造方法 | |
| JP3451943B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| JP2786071B2 (ja) | 半導体装置の製造方法 | |
| KR0173331B1 (ko) | 반도체 장치 제조 방법 | |
| US6627462B1 (en) | Semiconductor device having a capacitor and method for the manufacture thereof | |
| US5432732A (en) | Dynamic semiconductor memory | |
| JP2000124425A (ja) | 高誘電体多層膜を利用したセルキャパシタ及びその製造方法 | |
| JP4058231B2 (ja) | 半導体装置の製造方法 | |
| JP2000022111A (ja) | 高温酸化を用いた半導体素子のキャパシタ形成方法 | |
| US5365096A (en) | Thin film capacitive memory device with a high dielectric constant | |
| US6077737A (en) | Method for forming a DRAM having improved capacitor dielectric layers | |
| JP2820930B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| JP4261267B2 (ja) | 半導体素子のキャパシタ形成方法 | |
| TWI308378B (en) | Method for manufacturing a semiconductor device | |
| US5494840A (en) | Method for manufacturing DRAM memory cells having a thin metal oxide film on a thin metal film | |
| KR20010059285A (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR950012555B1 (ko) | 메모리셀 캐패시터의 유전막 누설전류 개선방법 | |
| JPH0488658A (ja) | 半導体装置およびその製造方法 | |
| JP4940494B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6635524B2 (en) | Method for fabricating capacitor of semiconductor memory device | |
| JP3014014B2 (ja) | 半導体装置およびその製造方法 | |
| KR100275113B1 (ko) | 반도체장치의강유전체캐패시터제조방법 | |
| US6358789B2 (en) | Method for manufacturing a semiconductor device having a capacitor | |
| JP2002270828A (ja) | 半導体装置及びその製造方法 | |
| JP4051922B2 (ja) | 五酸化タンタルからなるｍｉｓキャパシタの製造方法 |