JP3119997B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3119997B2 JP3119997B2 JP06138689A JP13868994A JP3119997B2 JP 3119997 B2 JP3119997 B2 JP 3119997B2 JP 06138689 A JP06138689 A JP 06138689A JP 13868994 A JP13868994 A JP 13868994A JP 3119997 B2 JP3119997 B2 JP 3119997B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- forming
- hydrogen
- inert gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 49
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 238000000034 method Methods 0.000 title claims description 35
- 239000010408 film Substances 0.000 claims description 132
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 52
- 239000001257 hydrogen Substances 0.000 claims description 49
- 229910052739 hydrogen Inorganic materials 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 40
- 239000010409 thin film Substances 0.000 claims description 36
- 238000000137 annealing Methods 0.000 claims description 34
- 239000011261 inert gas Substances 0.000 claims description 34
- 239000007789 gas Substances 0.000 claims description 21
- 238000010438 heat treatment Methods 0.000 claims description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- 239000003989 dielectric material Substances 0.000 claims description 2
- 238000006356 dehydrogenation reaction Methods 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 16
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- 230000004888 barrier function Effects 0.000 description 10
- 239000010410 layer Substances 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 8
- 238000002955 isolation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- NKZSPGSOXYXWQA-UHFFFAOYSA-N dioxido(oxo)titanium;lead(2+) Chemical compound [Pb+2].[O-][Ti]([O-])=O NKZSPGSOXYXWQA-UHFFFAOYSA-N 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- -1 nitrogen Chemical compound 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、誘電率のきわめて大き
いセラミック材料として知られる金属酸化物誘電体膜に
代表される高誘電体膜または強誘電体膜を容量絶縁膜と
して用いた薄膜型容量素子、この薄膜型容量素子を一体
的に形成した半導体装置およびその半導体装置の製造方
法に関する。
いセラミック材料として知られる金属酸化物誘電体膜に
代表される高誘電体膜または強誘電体膜を容量絶縁膜と
して用いた薄膜型容量素子、この薄膜型容量素子を一体
的に形成した半導体装置およびその半導体装置の製造方
法に関する。
【０００２】
【従来の技術】情報通信分野の進歩に伴い、大容量デー
タの高速処理を実現するために、半導体メモリなどの半
導体集積回路の高集積化が進んでいる。また、情報通信
機器の小型化やコストダウンを目的として、高集積化に
よるチップ面積の低減や部品数の削減も進められてい
る。
タの高速処理を実現するために、半導体メモリなどの半
導体集積回路の高集積化が進んでいる。また、情報通信
機器の小型化やコストダウンを目的として、高集積化に
よるチップ面積の低減や部品数の削減も進められてい
る。
【０００３】こうした中で近年、半導体集積回路上にペ
ロブスカイト構造を有する誘電率の大きい金属酸化物誘
電体材料（たとえばチタン酸バリウム、ストロンチウム
・チタン酸鉛など）を用いてキャパシタを形成する技術
が活発に研究されている。一般的にこのような強誘電体
材料は誘電率が高く、従来集積回路内に形成されていた
キャパシタの容量絶縁膜である酸化珪素膜や窒化珪素膜
の数十〜数百倍の誘電率を有する。
ロブスカイト構造を有する誘電率の大きい金属酸化物誘
電体材料（たとえばチタン酸バリウム、ストロンチウム
・チタン酸鉛など）を用いてキャパシタを形成する技術
が活発に研究されている。一般的にこのような強誘電体
材料は誘電率が高く、従来集積回路内に形成されていた
キャパシタの容量絶縁膜である酸化珪素膜や窒化珪素膜
の数十〜数百倍の誘電率を有する。
【０００４】このように強誘電体層を容量絶縁膜として
用いてキャパシタを構成することにより集積回路内のキ
ャパシタの占有面積を従来の数十分の一〜数百分の一に
低減することができ高集積化を実現することができる。
また、強誘電体層を用いたキャパシタは自発分極を有し
ているため、印加電界を除去しても自発分極が残ること
から、この性質を用いて電源を切っても記憶内容が消失
しない不揮発性メモリを実現できる。
用いてキャパシタを構成することにより集積回路内のキ
ャパシタの占有面積を従来の数十分の一〜数百分の一に
低減することができ高集積化を実現することができる。
また、強誘電体層を用いたキャパシタは自発分極を有し
ているため、印加電界を除去しても自発分極が残ること
から、この性質を用いて電源を切っても記憶内容が消失
しない不揮発性メモリを実現できる。
【０００５】一般に、金属酸化物誘電体膜を容量絶縁膜
として用いた薄膜型容量素子の劣化の原因は、電界印加
時に容量絶縁膜中の水素が移動し、空間電荷を生成する
ためと考えられている。すなわち、金属酸化物誘電体膜
を水素中でアニールすると誘電体特性が劣化し、逆に不
活性ガス雰囲気中でアニール処理して膜中水素を放出さ
せると、薄膜型容量素子の特性劣化、寿命劣化が防止で
きることが知られている。たとえば、下電極を形成した
後ジルコン酸チタン酸鉛膜をスパッタリング形成し、上
電極を形成して得た薄膜型容量素子では、１０9回の書
き込み・消去サイクルで劣化するが、不活性ガス雰囲気
中または真空中で５００℃以上で３０分程度アニールし
たものでは１０15回以上の書き込み・消去が可能になる
ことが定性的に報告されている。
として用いた薄膜型容量素子の劣化の原因は、電界印加
時に容量絶縁膜中の水素が移動し、空間電荷を生成する
ためと考えられている。すなわち、金属酸化物誘電体膜
を水素中でアニールすると誘電体特性が劣化し、逆に不
活性ガス雰囲気中でアニール処理して膜中水素を放出さ
せると、薄膜型容量素子の特性劣化、寿命劣化が防止で
きることが知られている。たとえば、下電極を形成した
後ジルコン酸チタン酸鉛膜をスパッタリング形成し、上
電極を形成して得た薄膜型容量素子では、１０9回の書
き込み・消去サイクルで劣化するが、不活性ガス雰囲気
中または真空中で５００℃以上で３０分程度アニールし
たものでは１０15回以上の書き込み・消去が可能になる
ことが定性的に報告されている。
【０００６】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、薄膜型容量素子の容量絶縁膜を構成する
金属酸化物誘電体膜中の水素が誘電体特性および寿命な
どに及ぼす影響に関して定性的に示されているものの、
誘電体特性および寿命特性を充分に改善するには至らな
いという課題を有していた。
来の構成では、薄膜型容量素子の容量絶縁膜を構成する
金属酸化物誘電体膜中の水素が誘電体特性および寿命な
どに及ぼす影響に関して定性的に示されているものの、
誘電体特性および寿命特性を充分に改善するには至らな
いという課題を有していた。
【０００７】本発明は上記従来の課題を解決するもの
で、高誘電体膜または強誘電体膜を容量絶縁膜とし、誘
電体特性および寿命特性を改善した薄膜型容量素子、そ
の薄膜型容量素子を一体的に組み込んだ半導体装置を提
供することを目的とする。
で、高誘電体膜または強誘電体膜を容量絶縁膜とし、誘
電体特性および寿命特性を改善した薄膜型容量素子、そ
の薄膜型容量素子を一体的に組み込んだ半導体装置を提
供することを目的とする。
【０００８】さらに本発明は、上記の薄膜型容量素子を
一体的に組み込む場合に半導体装置の製造工程特有の条
件と組み合わせて容量絶縁膜のアニール条件を整合させ
た半導体装置の製造方法を提供することを目的とする。
一体的に組み込む場合に半導体装置の製造工程特有の条
件と組み合わせて容量絶縁膜のアニール条件を整合させ
た半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の薄膜型容量素子は、その容量絶縁膜として
水素濃度が１０11個／ｃｍ2以下の容量絶縁膜を用いた
構成を有しており、また本発明の半導体装置は上記の薄
膜型容量素子を一体的に組み込んだ構成を有している。
に、本発明の薄膜型容量素子は、その容量絶縁膜として
水素濃度が１０11個／ｃｍ2以下の容量絶縁膜を用いた
構成を有しており、また本発明の半導体装置は上記の薄
膜型容量素子を一体的に組み込んだ構成を有している。
【００１０】さらに本発明の半導体装置の製造方法は、
集積回路が形成された半導体基板の一主面に形成された
第１の絶縁膜上に下電極と高誘電体膜または強誘電体膜
からなる容量絶縁膜と上電極とからなる薄膜型容量素子
を形成する工程と、少なくとも前記薄膜型容量素子を覆
って第２の絶縁膜を形成する工程と、前記第２の絶縁膜
に上電極および下電極に達する第２の開口を形成する工
程と、酸素、不活性ガスまたはそれらの混合ガス雰囲気
中で３００℃〜８００℃の範囲内の温度で熱処理するア
ニール工程と、前記第１の絶縁膜に集積回路に達する第
１の開口を形成する工程と、水素または水素と不活性ガ
スとの混合ガス雰囲気中で３５０℃〜５００℃の範囲内
の温度で熱処理するアニール工程と、酸素、不活性ガス
またはそれらの混合ガスの雰囲気中で３００℃〜４５０
℃の範囲内の温度で熱処理するアニール工程と、電極配
線を形成する工程とを有する。
集積回路が形成された半導体基板の一主面に形成された
第１の絶縁膜上に下電極と高誘電体膜または強誘電体膜
からなる容量絶縁膜と上電極とからなる薄膜型容量素子
を形成する工程と、少なくとも前記薄膜型容量素子を覆
って第２の絶縁膜を形成する工程と、前記第２の絶縁膜
に上電極および下電極に達する第２の開口を形成する工
程と、酸素、不活性ガスまたはそれらの混合ガス雰囲気
中で３００℃〜８００℃の範囲内の温度で熱処理するア
ニール工程と、前記第１の絶縁膜に集積回路に達する第
１の開口を形成する工程と、水素または水素と不活性ガ
スとの混合ガス雰囲気中で３５０℃〜５００℃の範囲内
の温度で熱処理するアニール工程と、酸素、不活性ガス
またはそれらの混合ガスの雰囲気中で３００℃〜４５０
℃の範囲内の温度で熱処理するアニール工程と、電極配
線を形成する工程とを有する。
【００１１】
【作用】上記の構成により、上電極または下電極と容量
絶縁膜との界面に形成されるショットキーバリヤのポテ
ンシャルハイトおよび容量絶縁膜の結晶粒界ポテンシャ
ルハイトが水素によって低くなるのを抑制することがで
きる結果、従来の構成に比べてリーク電流が減少し、か
つ寿命が延びることになる。
絶縁膜との界面に形成されるショットキーバリヤのポテ
ンシャルハイトおよび容量絶縁膜の結晶粒界ポテンシャ
ルハイトが水素によって低くなるのを抑制することがで
きる結果、従来の構成に比べてリーク電流が減少し、か
つ寿命が延びることになる。
【００１２】
【実施例】以下本発明の一実施例における薄膜型容量素
子について、集積回路が形成された半導体基板の上に絶
縁膜を介して薄膜型容量素子を形成した半導体装置を例
として、図面を参照しながら説明する。
子について、集積回路が形成された半導体基板の上に絶
縁膜を介して薄膜型容量素子を形成した半導体装置を例
として、図面を参照しながら説明する。
【００１３】図１は本発明の一実施例における半導体装
置の要部断面図である。図１において、１はＰ型シリコ
ン基板、２はＮ−ウェル領域、３は素子分離のためのＮ
+領域、４は素子分離のためのＰ+領域、５は素子分離の
ための厚い酸化膜、６ａはゲート電極、６ｂはソース、
ドレインを形成する不純物拡散領域、７は第１の絶縁膜
である層間絶縁膜、８は下電極、９は強誘電体膜または
高誘電体膜からなり、膜中の水素密度が１０11個／ｃｍ
2以下である容量絶縁膜、１０は上電極、１１は容量素
子を保護するための第２の絶縁膜である保護膜、１２ａ
は電極配線、１２ｂは電極配線１２ａと容量絶縁膜９と
の反応を防止するための拡散障壁層であり、薄膜型容量
素子１３は下電極８、容量絶縁膜９および上電極１０で
構成される。このように容量絶縁膜９を構成する強誘電
体膜または高誘電体膜中の水素密度を制御することによ
り、薄膜型容量素子１３のリーク電流を低減し、寿命を
延ばすことができる。
置の要部断面図である。図１において、１はＰ型シリコ
ン基板、２はＮ−ウェル領域、３は素子分離のためのＮ
+領域、４は素子分離のためのＰ+領域、５は素子分離の
ための厚い酸化膜、６ａはゲート電極、６ｂはソース、
ドレインを形成する不純物拡散領域、７は第１の絶縁膜
である層間絶縁膜、８は下電極、９は強誘電体膜または
高誘電体膜からなり、膜中の水素密度が１０11個／ｃｍ
2以下である容量絶縁膜、１０は上電極、１１は容量素
子を保護するための第２の絶縁膜である保護膜、１２ａ
は電極配線、１２ｂは電極配線１２ａと容量絶縁膜９と
の反応を防止するための拡散障壁層であり、薄膜型容量
素子１３は下電極８、容量絶縁膜９および上電極１０で
構成される。このように容量絶縁膜９を構成する強誘電
体膜または高誘電体膜中の水素密度を制御することによ
り、薄膜型容量素子１３のリーク電流を低減し、寿命を
延ばすことができる。
【００１４】次に、容量絶縁膜９中の水素密度とリーク
電流の関係について説明する。図２は本発明の一実施例
における薄膜型容量素子の容量絶縁膜中の水素密度とリ
ーク電流の関係を示す図である。図２において、横軸は
容量絶縁膜９中の水素密度、左縦軸はリーク電流、右縦
軸は容量絶縁膜９に１ＭＶ／ｃｍの電界を印加したとき
の容量絶縁膜９の破壊に至る時間（破壊時間と表示）を
それぞれ示している。
電流の関係について説明する。図２は本発明の一実施例
における薄膜型容量素子の容量絶縁膜中の水素密度とリ
ーク電流の関係を示す図である。図２において、横軸は
容量絶縁膜９中の水素密度、左縦軸はリーク電流、右縦
軸は容量絶縁膜９に１ＭＶ／ｃｍの電界を印加したとき
の容量絶縁膜９の破壊に至る時間（破壊時間と表示）を
それぞれ示している。
【００１５】図２に示すように、リーク電流は容量絶縁
膜９中の水素密度の減少とともに低下し、水素密度が約
１０11個／ｃｍ2で飽和し、一方破壊時間は水素密度の
減少とともに長くなることを確認した。これは、上電極
１０および下電極８と容量絶縁膜９との界面のショット
キーバリアハイト、および容量絶縁膜９の粒界ポテンシ
ャルハイトが水素密度の低減とともに高くなるためと考
えられる。実際、容量絶縁膜９の水素密度を１０11／ｃ
ｍ2以下にすると、１２５℃で５.５Ｖのストレス下で１
０年以上の推定寿命が得られた。
膜９中の水素密度の減少とともに低下し、水素密度が約
１０11個／ｃｍ2で飽和し、一方破壊時間は水素密度の
減少とともに長くなることを確認した。これは、上電極
１０および下電極８と容量絶縁膜９との界面のショット
キーバリアハイト、および容量絶縁膜９の粒界ポテンシ
ャルハイトが水素密度の低減とともに高くなるためと考
えられる。実際、容量絶縁膜９の水素密度を１０11／ｃ
ｍ2以下にすると、１２５℃で５.５Ｖのストレス下で１
０年以上の推定寿命が得られた。
【００１６】次に、図１に示す容量絶縁膜中の水素密度
が１０11／ｃｍ2以下である薄膜型容量素子を内蔵した
半導体装置の製造方法について、図面を参照しながら説
明する。図３（ａ）〜（ｃ）は本発明の第１の実施例に
おける半導体装置の製造方法の前半工程を説明するため
の工程断面図、図４（ａ）〜（ｃ）は同半導体装置の製
造方法の中間工程を説明するための工程断面図、図５は
同半導体装置の製造方法の後半工程を説明するための工
程断面図である。
が１０11／ｃｍ2以下である薄膜型容量素子を内蔵した
半導体装置の製造方法について、図面を参照しながら説
明する。図３（ａ）〜（ｃ）は本発明の第１の実施例に
おける半導体装置の製造方法の前半工程を説明するため
の工程断面図、図４（ａ）〜（ｃ）は同半導体装置の製
造方法の中間工程を説明するための工程断面図、図５は
同半導体装置の製造方法の後半工程を説明するための工
程断面図である。
【００１７】まず図３（ａ）に示すように、Ｐ型シリコ
ン基板１にＮ−ウェル領域２、素子分離のためのＮ+領
域３、素子分離のためのＰ+領域４、素子分離のための
厚い酸化膜５を形成し、さらにゲート電極６ａと不純物
拡散領域６ｂからなるトランジスタを代表とする集積回
路を形成した後、第１の絶縁膜である層間絶縁膜７を形
成する。次に図３（ｂ）に示すように、層間絶縁膜７の
上の所定の領域に下電極８、強誘電体膜または高誘電体
膜からなる容量絶縁膜９および上電極１０を選択的に形
成し、薄膜型容量素子１３を形成する。
ン基板１にＮ−ウェル領域２、素子分離のためのＮ+領
域３、素子分離のためのＰ+領域４、素子分離のための
厚い酸化膜５を形成し、さらにゲート電極６ａと不純物
拡散領域６ｂからなるトランジスタを代表とする集積回
路を形成した後、第１の絶縁膜である層間絶縁膜７を形
成する。次に図３（ｂ）に示すように、層間絶縁膜７の
上の所定の領域に下電極８、強誘電体膜または高誘電体
膜からなる容量絶縁膜９および上電極１０を選択的に形
成し、薄膜型容量素子１３を形成する。
【００１８】次に図３（ｃ）に示すように、少なくとも
薄膜型容量素子１３を覆って保護膜１１を形成する。次
に図４（ａ）に示すように、下電極８および上電極１０
に電極配線１２ａを接続するための開口２１を形成した
後、窒素などの不活性ガス雰囲気中で３００℃〜８００
℃の範囲内の温度で数分から数時間アニールを行う。
薄膜型容量素子１３を覆って保護膜１１を形成する。次
に図４（ａ）に示すように、下電極８および上電極１０
に電極配線１２ａを接続するための開口２１を形成した
後、窒素などの不活性ガス雰囲気中で３００℃〜８００
℃の範囲内の温度で数分から数時間アニールを行う。
【００１９】次に図４（ｂ）に示すように、集積回路の
ゲート電極６ａ、不純物拡散領域６ｂなどに電極配線１
２ａを接続するための開口２２を形成した後、水素と窒
素などの不活性ガスとの混合ガス雰囲気中で３５０℃〜
５００℃の範囲内の温度でアニールを行う。この工程
で、ゲート電極６ａの下のゲート絶縁膜の界面準位密度
（以下ＭＯＳ界面準位密度という）を低減することがで
きる。次に図４（ｃ）に示すように、Ｐ型シリコン基板
１を窒素などの不活性ガス雰囲気中で３００℃〜４５０
℃の範囲内の温度で数分から数時間アニールを行い、容
量絶縁膜９からの水素抜きを行う。次に図５に示すよう
に、拡散障壁層１２ｂを開口２１，２２およびその周辺
部に形成した後電極配線１２ａを形成する。
ゲート電極６ａ、不純物拡散領域６ｂなどに電極配線１
２ａを接続するための開口２２を形成した後、水素と窒
素などの不活性ガスとの混合ガス雰囲気中で３５０℃〜
５００℃の範囲内の温度でアニールを行う。この工程
で、ゲート電極６ａの下のゲート絶縁膜の界面準位密度
（以下ＭＯＳ界面準位密度という）を低減することがで
きる。次に図４（ｃ）に示すように、Ｐ型シリコン基板
１を窒素などの不活性ガス雰囲気中で３００℃〜４５０
℃の範囲内の温度で数分から数時間アニールを行い、容
量絶縁膜９からの水素抜きを行う。次に図５に示すよう
に、拡散障壁層１２ｂを開口２１，２２およびその周辺
部に形成した後電極配線１２ａを形成する。
【００２０】すなわち、本実施例の半導体装置の製造方
法によると、図４（ｂ）に示す工程でＭＯＳ界面準位密
度の低減化処理を行ったとき容量絶縁膜９に取り込まれ
た水素を図４（ｃ）に示すアニール工程により引き抜く
ことができるので、ＭＯＳ界面準位密度を低く抑えたま
ま容量絶縁膜９の水素密度を１０11／ｃｍ2以下にする
ことができる。
法によると、図４（ｂ）に示す工程でＭＯＳ界面準位密
度の低減化処理を行ったとき容量絶縁膜９に取り込まれ
た水素を図４（ｃ）に示すアニール工程により引き抜く
ことができるので、ＭＯＳ界面準位密度を低く抑えたま
ま容量絶縁膜９の水素密度を１０11／ｃｍ2以下にする
ことができる。
【００２１】また本実施例では図４（ｂ）に示すアニー
ル工程を水素と窒素などの不活性ガスとの混合ガス雰囲
気中で行っているが、水素ガス単独で行っても同様の効
果が得られる。さらに、図４（ｃ）に示すアニール工程
を窒素などの不活性ガス雰囲気中で行っているが、酸素
または酸素と不活性ガスとの混合ガスで行っても、同様
の効果が得られる。
ル工程を水素と窒素などの不活性ガスとの混合ガス雰囲
気中で行っているが、水素ガス単独で行っても同様の効
果が得られる。さらに、図４（ｃ）に示すアニール工程
を窒素などの不活性ガス雰囲気中で行っているが、酸素
または酸素と不活性ガスとの混合ガスで行っても、同様
の効果が得られる。
【００２２】次に本発明の第２の実施例における半導体
装置の製造方法について、図面を参照しながら説明す
る。図６（ａ）〜（ｃ）は本発明の第２の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図、図７（ａ）〜（ｂ）は同半導体装置の製造方
法の中間工程を説明するための工程断面図、図８は同半
導体装置の製造方法の後半工程を説明するための工程断
面図である。
装置の製造方法について、図面を参照しながら説明す
る。図６（ａ）〜（ｃ）は本発明の第２の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図、図７（ａ）〜（ｂ）は同半導体装置の製造方
法の中間工程を説明するための工程断面図、図８は同半
導体装置の製造方法の後半工程を説明するための工程断
面図である。
【００２３】まず図６（ａ）に示すように、ゲート電極
６ａ、不純物拡散領域６ｂからなるトランジスタに代表
される集積回路が形成されたＰ型シリコン基板１の上に
層間絶縁膜７を形成する。次に図６（ｂ）に示すよう
に、層間絶縁膜７の上の所定の領域に下電極８、強誘電
体膜または高誘電体膜からなる容量絶縁膜９および上電
極１０を選択的に形成し、薄膜型容量素子１３を形成す
る。
６ａ、不純物拡散領域６ｂからなるトランジスタに代表
される集積回路が形成されたＰ型シリコン基板１の上に
層間絶縁膜７を形成する。次に図６（ｂ）に示すよう
に、層間絶縁膜７の上の所定の領域に下電極８、強誘電
体膜または高誘電体膜からなる容量絶縁膜９および上電
極１０を選択的に形成し、薄膜型容量素子１３を形成す
る。
【００２４】次に図６（ｃ）に示すように、少なくとも
薄膜型容量素子１３を覆って保護膜１１を形成する。次
に図７（ａ）に示すように、集積回路のゲート電極６
ａ、不純物拡散領域６ｂなどに電極配線１２ａを接続す
るための開口２２を形成した後、水素と窒素などの不活
性ガスとの混合ガス雰囲気中で３５０℃〜５００℃の範
囲内の温度でアニールを行う。この工程で、ゲート電極
６ａの下のＭＯＳ界面準位密度を低減することができ
る。
薄膜型容量素子１３を覆って保護膜１１を形成する。次
に図７（ａ）に示すように、集積回路のゲート電極６
ａ、不純物拡散領域６ｂなどに電極配線１２ａを接続す
るための開口２２を形成した後、水素と窒素などの不活
性ガスとの混合ガス雰囲気中で３５０℃〜５００℃の範
囲内の温度でアニールを行う。この工程で、ゲート電極
６ａの下のＭＯＳ界面準位密度を低減することができ
る。
【００２５】次に図７（ｂ）に示すように、下電極８お
よび上電極１０に電極配線１２ａを接続するための開口
２１を形成した後、窒素などの不活性ガス雰囲気中で３
００℃〜８００℃の範囲内の温度で数分から数時間アニ
ールを行い、容量絶縁膜９からの水素抜きを行う。次に
図８に示すように開口２１，２２およびその周辺部に拡
散障壁層１２ｂを形成した後電極配線１２ａを形成す
る。
よび上電極１０に電極配線１２ａを接続するための開口
２１を形成した後、窒素などの不活性ガス雰囲気中で３
００℃〜８００℃の範囲内の温度で数分から数時間アニ
ールを行い、容量絶縁膜９からの水素抜きを行う。次に
図８に示すように開口２１，２２およびその周辺部に拡
散障壁層１２ｂを形成した後電極配線１２ａを形成す
る。
【００２６】すなわち、本実施例の半導体装置の製造方
法によると、図７（ａ）に示す工程でＭＯＳ界面準位密
度の低減化処理を行ったとき容量絶縁膜９に取り込まれ
た水素は図７（ｂ）に示すアニール工程により引き抜く
ことができるので、ＭＯＳ界面準位密度を低く抑えたま
ま容量絶縁膜９の水素密度を１０11／ｃｍ2以下にする
ことができる。
法によると、図７（ａ）に示す工程でＭＯＳ界面準位密
度の低減化処理を行ったとき容量絶縁膜９に取り込まれ
た水素は図７（ｂ）に示すアニール工程により引き抜く
ことができるので、ＭＯＳ界面準位密度を低く抑えたま
ま容量絶縁膜９の水素密度を１０11／ｃｍ2以下にする
ことができる。
【００２７】また本実施例では図７（ａ）に示すアニー
ル工程を水素と窒素などの不活性ガスとの混合ガス雰囲
気中で行っているが、水素ガス単独で行っても同様の効
果が得られる。さらに、図７（ｂ）に示すアニール工程
を窒素などの不活性ガス雰囲気中で行っているが、酸素
または酸素と不活性ガスとの混合ガスで行っても、同様
の効果が得られる。
ル工程を水素と窒素などの不活性ガスとの混合ガス雰囲
気中で行っているが、水素ガス単独で行っても同様の効
果が得られる。さらに、図７（ｂ）に示すアニール工程
を窒素などの不活性ガス雰囲気中で行っているが、酸素
または酸素と不活性ガスとの混合ガスで行っても、同様
の効果が得られる。
【００２８】次に本発明の第３の実施例における半導体
装置の製造方法について、図面を参照しながら説明す
る。図９（ａ）〜（ｃ）は本発明の第３の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図、図１０（ａ）〜（ｃ）は同半導体装置の製造
方法の中間工程を説明するための工程断面図、図１１は
同半導体装置の製造方法の後半工程を説明するための工
程断面図である。
装置の製造方法について、図面を参照しながら説明す
る。図９（ａ）〜（ｃ）は本発明の第３の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図、図１０（ａ）〜（ｃ）は同半導体装置の製造
方法の中間工程を説明するための工程断面図、図１１は
同半導体装置の製造方法の後半工程を説明するための工
程断面図である。
【００２９】まず図９（ａ）に示すように、ゲート電極
６ａ、不純物拡散領域６ｂからなるトランジスタに代表
される集積回路が形成されたＰ型シリコン基板１の上に
層間絶縁膜７を形成する。次に図９（ｂ）に示すよう
に、層間絶縁膜７の上の所定の領域に下電極８、強誘電
体膜または高誘電体膜からなる容量絶縁膜９および上電
極１０を選択的に形成し、薄膜型容量素子１３を形成す
る。
６ａ、不純物拡散領域６ｂからなるトランジスタに代表
される集積回路が形成されたＰ型シリコン基板１の上に
層間絶縁膜７を形成する。次に図９（ｂ）に示すよう
に、層間絶縁膜７の上の所定の領域に下電極８、強誘電
体膜または高誘電体膜からなる容量絶縁膜９および上電
極１０を選択的に形成し、薄膜型容量素子１３を形成す
る。
【００３０】次に図９（ｃ）に示すように、少なくとも
容量素子１３を覆って保護膜１１を形成する。次に図１
０（ａ）に示すように、集積回路のゲート電極６ａ、不
純物拡散領域６ｂなどに電極配線１２ａを接続するため
の開口２２を形成し、さらに図１０（ｂ）に示すよう
に、下電極８および上電極１０に電極配線１２ａを接続
するための開口２１を形成した後、窒素などの不活性ガ
ス雰囲気中で３００℃〜８００℃の範囲内の温度でアニ
ールを行う。次に図１０（ｃ）に示すように、水素と窒
素などの不活性ガスとの混合ガス雰囲気中で３５０℃〜
５００℃の範囲内の温度で第１のアニールを行ってゲー
ト電極６ａの下のＭＯＳ界面準位密度を低減した後、再
度窒素などの不活性ガス雰囲気中で３００℃〜４５０℃
の範囲内の温度で数分から数時間第２のアニールを行
い、容量絶縁膜９からの水素抜きを行う。次に図１１に
示すように開口２１，２２およびその周辺部に拡散障壁
層１２ｂを形成した後電極配線１２ａを形成する。
容量素子１３を覆って保護膜１１を形成する。次に図１
０（ａ）に示すように、集積回路のゲート電極６ａ、不
純物拡散領域６ｂなどに電極配線１２ａを接続するため
の開口２２を形成し、さらに図１０（ｂ）に示すよう
に、下電極８および上電極１０に電極配線１２ａを接続
するための開口２１を形成した後、窒素などの不活性ガ
ス雰囲気中で３００℃〜８００℃の範囲内の温度でアニ
ールを行う。次に図１０（ｃ）に示すように、水素と窒
素などの不活性ガスとの混合ガス雰囲気中で３５０℃〜
５００℃の範囲内の温度で第１のアニールを行ってゲー
ト電極６ａの下のＭＯＳ界面準位密度を低減した後、再
度窒素などの不活性ガス雰囲気中で３００℃〜４５０℃
の範囲内の温度で数分から数時間第２のアニールを行
い、容量絶縁膜９からの水素抜きを行う。次に図１１に
示すように開口２１，２２およびその周辺部に拡散障壁
層１２ｂを形成した後電極配線１２ａを形成する。
【００３１】すなわち、本実施例の半導体装置の製造方
法によると、図１０（ｃ）の工程で第１のアニール処理
によりＭＯＳ界面準位密度の低減化処理を行ったとき容
量絶縁膜９に取り込まれた水素は、引き続き行う不活性
ガス雰囲気中の第２のアニール処理により引き抜くこと
ができるので、ＭＯＳ界面準位密度を低く抑えたまま容
量絶縁膜９の水素密度を１０11／ｃｍ2以下にすること
ができる。
法によると、図１０（ｃ）の工程で第１のアニール処理
によりＭＯＳ界面準位密度の低減化処理を行ったとき容
量絶縁膜９に取り込まれた水素は、引き続き行う不活性
ガス雰囲気中の第２のアニール処理により引き抜くこと
ができるので、ＭＯＳ界面準位密度を低く抑えたまま容
量絶縁膜９の水素密度を１０11／ｃｍ2以下にすること
ができる。
【００３２】また本実施例では図１０（ｃ）に示す第１
のアニール工程を水素と窒素などの不活性ガスとの混合
ガス雰囲気中で行っているが、水素ガス単独で行っても
同様の効果が得られる。さらに、図１０（ｃ）に示す第
２のアニール工程を窒素などの不活性ガス雰囲気中で行
っているが、酸素または酸素と不活性ガスとの混合ガス
で行っても、同様の効果が得られる。
のアニール工程を水素と窒素などの不活性ガスとの混合
ガス雰囲気中で行っているが、水素ガス単独で行っても
同様の効果が得られる。さらに、図１０（ｃ）に示す第
２のアニール工程を窒素などの不活性ガス雰囲気中で行
っているが、酸素または酸素と不活性ガスとの混合ガス
で行っても、同様の効果が得られる。
【００３３】次に本発明の第４の実施例について、図面
を参照しながら説明する。図１２は本発明の第４の実施
例における半導体装置の製造方法を説明するための断面
図である。本実施例においては、拡散障壁層１２ｂおよ
び電極配線１２ａを形成する工程までは第１〜第３の実
施例に示すいずれかの工程と同じでよい。
を参照しながら説明する。図１２は本発明の第４の実施
例における半導体装置の製造方法を説明するための断面
図である。本実施例においては、拡散障壁層１２ｂおよ
び電極配線１２ａを形成する工程までは第１〜第３の実
施例に示すいずれかの工程と同じでよい。
【００３４】すなわち第１〜第４の実施例のいずれにお
いても、拡散障壁層１２ｂを形成する工程までに、ＭＯ
Ｓ界面準位密度は低減されている。したがって本実施例
では、拡散障壁層１２ｂと集積回路とのコンタクトをと
るための熱処理を窒素などの不活性ガス雰囲気中で３０
０℃〜５００℃の範囲内の温度で行うことができるの
で、コンタクト改善のためのアニール処理において容量
絶縁膜９中の水素密度が増加することなく、水素密度を
１０11／ｃｍ2以下に保つことができる。
いても、拡散障壁層１２ｂを形成する工程までに、ＭＯ
Ｓ界面準位密度は低減されている。したがって本実施例
では、拡散障壁層１２ｂと集積回路とのコンタクトをと
るための熱処理を窒素などの不活性ガス雰囲気中で３０
０℃〜５００℃の範囲内の温度で行うことができるの
で、コンタクト改善のためのアニール処理において容量
絶縁膜９中の水素密度が増加することなく、水素密度を
１０11／ｃｍ2以下に保つことができる。
【００３５】
【発明の効果】以上のように本発明は、絶縁基板上に下
電極と、強誘電体膜または高誘電体膜からなる容量絶縁
膜と、上電極とが形成されており、かつ容量絶縁膜の水
素密度が１０11個／ｃｍ2以下である構成を有してお
り、優れた電気特性と高信頼性の薄膜型容量素子を実現
できるものである。本願発明者らは、強誘電体膜または
高誘電体膜からなる容量絶縁膜中の水素密度とリーク電
流との関係および水素密度と電圧印加下での高温保存試
験の結果より、水素密度が１０11個／ｃｍ2以下が望ま
しいことを確認している。上記の高温保存試験の結果よ
り、１２５℃で５.５Ｖのストレス下で１０年以上の推
定寿命が得られるものと考えられる。
電極と、強誘電体膜または高誘電体膜からなる容量絶縁
膜と、上電極とが形成されており、かつ容量絶縁膜の水
素密度が１０11個／ｃｍ2以下である構成を有してお
り、優れた電気特性と高信頼性の薄膜型容量素子を実現
できるものである。本願発明者らは、強誘電体膜または
高誘電体膜からなる容量絶縁膜中の水素密度とリーク電
流との関係および水素密度と電圧印加下での高温保存試
験の結果より、水素密度が１０11個／ｃｍ2以下が望ま
しいことを確認している。上記の高温保存試験の結果よ
り、１２５℃で５.５Ｖのストレス下で１０年以上の推
定寿命が得られるものと考えられる。
【００３６】このような優れた電気特性と高信頼性を有
する薄膜型容量絶縁素子を一体的に組み込むことによ
り、優れた半導体集積回路が実現できる。
する薄膜型容量絶縁素子を一体的に組み込むことによ
り、優れた半導体集積回路が実現できる。
【００３７】また本発明は、ＭＯＳ型半導体集積回路に
おける各種熱処理、たとえば界面準位密度を低減するた
めの熱処理や電極配線のコンタクト改善のための熱処理
などとの関係において、それらの熱処理条件と容量絶縁
膜の特性向上のための熱処理条件を決定することによっ
て水素密度１０11個／ｃｍ2以下の容量絶縁膜を有する
薄膜型容量素子の製造方法を実現できたものである。
おける各種熱処理、たとえば界面準位密度を低減するた
めの熱処理や電極配線のコンタクト改善のための熱処理
などとの関係において、それらの熱処理条件と容量絶縁
膜の特性向上のための熱処理条件を決定することによっ
て水素密度１０11個／ｃｍ2以下の容量絶縁膜を有する
薄膜型容量素子の製造方法を実現できたものである。
【図１】本発明の一実施例における半導体装置の要部断
面図
面図
【図２】本発明の一実施例における薄膜型容量素子の容
量絶縁膜中の水素密度とリーク電流の関係を示す図
量絶縁膜中の水素密度とリーク電流の関係を示す図
【図３】（ａ）〜（ｃ）は本発明の第１の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図
る半導体装置の製造方法の前半工程を説明するための工
程断面図
【図４】（ａ）〜（ｃ）は同半導体装置の製造方法の中
間工程を説明するための工程断面図
間工程を説明するための工程断面図
【図５】同半導体装置の製造方法の後半工程を説明する
ための工程断面図
ための工程断面図
【図６】（ａ）〜（ｃ）は本発明の第２の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図
る半導体装置の製造方法の前半工程を説明するための工
程断面図
【図７】（ａ）〜（ｂ）は同半導体装置の製造方法の中
間工程を説明するための工程断面図
間工程を説明するための工程断面図
【図８】同半導体装置の製造方法の後半工程を説明する
ための工程断面図
ための工程断面図
【図９】（ａ）〜（ｃ）は本発明の第３の実施例におけ
る半導体装置の製造方法の前半工程を説明するための工
程断面図
る半導体装置の製造方法の前半工程を説明するための工
程断面図
【図１０】（ａ）〜（ｃ）は同半導体装置の製造方法の
中間工程を説明するための工程断面図
中間工程を説明するための工程断面図
【図１１】同半導体装置の製造方法の後半工程を説明す
るための工程断面図
るための工程断面図
【図１２】本発明の第４の実施例における半導体装置の
製造方法を説明するための断面図
製造方法を説明するための断面図
１ Ｐ型シリコン基板 ２ Ｎ−ウェル領域 ３ 素子分離のためのＮ+領域 ４ 素子分離のためのＰ+領域 ５ 素子分離のための厚い酸化膜 ６ａ ゲート電極 ６ｂ ソース、ドレインを形成する不純物拡散領域 ７ 層間絶縁膜（第１の絶縁膜） ８ 下電極 ９ 容量絶縁膜 １０ 上電極 １１ 保護膜（第２の絶縁膜） １２ａ 電極配線 １２ｂ 拡散障壁層 １３ 薄膜型容量素子 ２１，２２ 開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 那須 徹 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (72)発明者 松田 明浩 大阪府高槻市幸町１番１号 松下電子工 業株式会社内 (56)参考文献 特開 平５−347229（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 27/10 451
Claims (4)
- 【請求項１】 集積回路が形成された半導体基板の一主
面上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜の上に下電極と、強誘電体膜または高誘電体膜からな
る容量絶縁膜と、上電極とからなる薄膜型容量素子を形
成する工程と、前記第１の絶縁膜および前記薄膜型容量
素子の上に第２の絶縁膜を形成する工程と、前記第２の
絶縁膜に前記上電極および下電極に達する第２の開口を
形成する工程と、酸素、不活性ガスまたはそれらの混合
ガスの雰囲気中で３００℃〜８００℃の範囲内の温度で
熱処理するアニール工程と、前記第１の絶縁膜および第
２の絶縁膜に前記集積回路に達する第１の開口を形成す
る工程と、水素または水素と不活性ガスとの混合ガスの
雰囲気で３５０℃〜５００℃の範囲内の温度で熱処理す
るアニール工程と、酸素、不活性ガスまたはそれらの混
合ガスの雰囲気中で３００℃〜４５０℃の範囲内の温度
で熱処理する脱水素処理により、前記容量絶縁膜の水素
密度を１０11個／ｃｍ2以下にする工程と、前記第１お
よび第２の開口を通して前記集積回路および薄膜型容量
素子に接続される電極配線を形成する工程とを有する半
導体装置の製造方法。 - 【請求項２】 集積回路が形成された半導体基板の一主
面上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜の上に下電極と、強誘電体膜または高誘電体膜からな
る容量絶縁膜と、上電極とからなる薄膜型容量素子を形
成する工程と、前記第１の絶縁膜および前記薄膜型容量
素子の上に第２の絶縁膜を形成する工程と、前記第１の
絶縁膜および第２の絶縁膜に前記集積回路に達する第１
の開口を形成する工程と、水素または水素と不活性ガス
との混合ガスの雰囲気で３５０℃〜５００℃の範囲内の
温度で熱処理するアニール工程と、前記第２の絶縁膜に
前記上電極および下電極に達する第２の開口を形成する
工程と、酸素、不活性ガスまたはそれらの混合ガスの雰
囲気中で３００℃〜８００℃の範囲内の温度で熱処理す
る脱水素処理により、前記容量絶縁膜の水素密度を１０
11個／ｃｍ2以下にする工程と、前記第１および第２の
開口を通して前記集積回路および薄膜型容量素子に接続
される電極配線を形成する工程とを有する半導体装置の
製造方法。 - 【請求項３】 集積回路が形成された半導体基板の一主
面上に第１の絶縁膜を形成する工程と、前記第１の絶縁
膜の上に下電極と、強誘電体膜または高誘電体膜からな
る容量絶縁膜と、上電極とからなる薄膜型容量素子を形
成する工程と、前記第１の絶縁膜および前記薄膜型容量
素子の上に第２の絶縁膜を形成する工程と、前記第１の
絶縁膜および第２の絶縁膜に前記集積回路に達する第１
の開口を形成する工程と、前記第２の絶縁膜に前記上電
極および下電極に達する第２の開口を形成する工程と、
酸素、不活性ガスまたはそれらの混合ガスの雰囲気中で
３００℃〜８００℃の範囲内の温度で熱処理するアニー
ル工程と、水素または水素と不活性ガスとの混合ガスの
雰囲気で３５０℃〜５００℃の範囲内の温度で熱処理す
るアニール工程と、酸素、不活性ガスまたはそれらの混
合ガスの雰囲気中で３００℃〜４５０℃の範囲内の温度
で熱処理する脱水素処理により、前記容量絶縁膜の水素
密度を１０11個／ｃｍ2以下にする工程と、前記第１お
よび第２の開口を通して前記集積回路および薄膜型容量
素子に接続される電極配線を形成する工程とを有する半
導体装置の製造方法。 - 【請求項４】 電極配線を形成した後、不活性ガスの雰
囲気中で３５０℃〜５００℃の範囲内の温度でアニール
する工程を含むことを特徴とする請求項１、２、３記載
の半導体装置の製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06138689A JP3119997B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
| EP95109207A EP0689236B1 (en) | 1994-06-21 | 1995-06-14 | Method of manufacturing a semiconductor device with a capacitance element |
| DE69529942T DE69529942T2 (de) | 1994-06-21 | 1995-06-14 | Verfahren zur Herstellung eines Halbleiterbauelements mit einem kapazitiven Element |
| US08/492,690 US5644158A (en) | 1994-06-21 | 1995-06-20 | Semiconductor memory device reducing hydrogen content |
| KR1019950016611A KR100236691B1 (ko) | 1994-06-21 | 1995-06-21 | 반도체장치 및 그 제조방법 |
| CN95106466A CN1079585C (zh) | 1994-06-21 | 1995-06-21 | 半导体器件及其制造方法 |
| US08/811,664 US5943568A (en) | 1994-06-21 | 1997-03-05 | Method of making a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06138689A JP3119997B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088404A JPH088404A (ja) | 1996-01-12 |
| JP3119997B2 true JP3119997B2 (ja) | 2000-12-25 |
Family
ID=15227817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06138689A Expired - Fee Related JP3119997B2 (ja) | 1994-06-21 | 1994-06-21 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5644158A (ja) |
| EP (1) | EP0689236B1 (ja) |
| JP (1) | JP3119997B2 (ja) |
| KR (1) | KR100236691B1 (ja) |
| CN (1) | CN1079585C (ja) |
| DE (1) | DE69529942T2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801076A (en) * | 1995-02-21 | 1998-09-01 | Advanced Micro Devices, Inc. | Method of making non-volatile memory device having a floating gate with enhanced charge retention |
| US6040616A (en) * | 1995-06-06 | 2000-03-21 | Lucent Technologies Inc. | Device and method of forming a metal to metal capacitor within an integrated circuit |
| DE19640241C1 (de) * | 1996-09-30 | 1998-04-16 | Siemens Ag | Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens |
| US6045588A (en) | 1997-04-29 | 2000-04-04 | Whirlpool Corporation | Non-aqueous washing apparatus and method |
| US6115281A (en) * | 1997-06-09 | 2000-09-05 | Telcordia Technologies, Inc. | Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors |
| JPH1154721A (ja) * | 1997-07-29 | 1999-02-26 | Nec Corp | 半導体装置の製造方法および製造装置 |
| KR100539425B1 (ko) * | 1998-01-15 | 2006-03-14 | 주식회사 휴비스 | 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법 |
| US6232153B1 (en) * | 1998-06-04 | 2001-05-15 | Ramtron International Corporation | Plastic package assembly method for a ferroelectric-based integrated circuit |
| JP2000003991A (ja) * | 1998-06-15 | 2000-01-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6201276B1 (en) * | 1998-07-14 | 2001-03-13 | Micron Technology, Inc. | Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films |
| US6322849B2 (en) * | 1998-11-13 | 2001-11-27 | Symetrix Corporation | Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas |
| TW434877B (en) | 1998-12-03 | 2001-05-16 | Matsushita Electronics Corp | Semiconductor memory device and method for manufacturing the same |
| US6204158B1 (en) * | 1998-12-18 | 2001-03-20 | Advanced Technology Materials, Inc. | Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate |
| KR100308131B1 (ko) * | 1999-10-01 | 2001-11-02 | 김영환 | 반도체 소자의 커패시터 제조 방법 |
| KR100471163B1 (ko) * | 2002-03-14 | 2005-03-09 | 삼성전자주식회사 | 커패시터들을 갖는 반도체소자의 제조방법 |
| KR100476893B1 (ko) | 2002-05-10 | 2005-03-17 | 삼성전자주식회사 | 상변환 기억 셀들 및 그 제조방법들 |
| CN1316573C (zh) * | 2002-12-25 | 2007-05-16 | 富士通株式会社 | 半导体装置的制造方法 |
| US20040266211A1 (en) * | 2003-02-28 | 2004-12-30 | Board Of Regents, The University Of Texas System | Semiconductor interfaces |
| US7504155B2 (en) * | 2003-02-28 | 2009-03-17 | Board Of Regents, The University Of Texas System | Suppression of chemical reactivity on semiconductor surfaces |
| US6784114B1 (en) * | 2003-02-28 | 2004-08-31 | Board Of Regents The University Of Texas System | Monatomic layer passivation of semiconductor surfaces |
| US7303996B2 (en) * | 2003-10-01 | 2007-12-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics |
| US7695524B2 (en) | 2003-10-31 | 2010-04-13 | Whirlpool Corporation | Non-aqueous washing machine and methods |
| US7739891B2 (en) | 2003-10-31 | 2010-06-22 | Whirlpool Corporation | Fabric laundering apparatus adapted for using a select rinse fluid |
| US7837741B2 (en) | 2004-04-29 | 2010-11-23 | Whirlpool Corporation | Dry cleaning method |
| US7966684B2 (en) | 2005-05-23 | 2011-06-28 | Whirlpool Corporation | Methods and apparatus to accelerate the drying of aqueous working fluids |
| US20110053336A1 (en) * | 2009-09-03 | 2011-03-03 | Raytheon Company | Method for selective deposition of dielectric layers on semiconductor structures |
| US8883592B2 (en) * | 2011-08-05 | 2014-11-11 | Silicon Storage Technology, Inc. | Non-volatile memory cell having a high K dielectric and metal gate |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL9000602A (nl) * | 1990-03-16 | 1991-10-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum. |
| KR100266045B1 (ko) * | 1990-08-07 | 2000-09-15 | 야스카와 히데아키 | 반도체장치 |
| JP3131982B2 (ja) * | 1990-08-21 | 2001-02-05 | セイコーエプソン株式会社 | 半導体装置、半導体メモリ及び半導体装置の製造方法 |
| DE69213094T2 (de) * | 1991-05-08 | 1997-03-06 | Philips Electronics Nv | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Kondensator mit einem ferroelektrischen Dieletrikum und Halbleiteranordnung mit einem derartigen Kondensator |
| JPH05110024A (ja) * | 1991-10-18 | 1993-04-30 | Sharp Corp | 半導体装置及びその製造方法 |
| EP0557937A1 (en) * | 1992-02-25 | 1993-09-01 | Ramtron International Corporation | Ozone gas processing for ferroelectric memory circuits |
| JP3254734B2 (ja) * | 1992-06-16 | 2002-02-12 | セイコーエプソン株式会社 | 強誘電体素子の製造方法 |
-
1994
- 1994-06-21 JP JP06138689A patent/JP3119997B2/ja not_active Expired - Fee Related
-
1995
- 1995-06-14 DE DE69529942T patent/DE69529942T2/de not_active Expired - Fee Related
- 1995-06-14 EP EP95109207A patent/EP0689236B1/en not_active Expired - Lifetime
- 1995-06-20 US US08/492,690 patent/US5644158A/en not_active Expired - Fee Related
- 1995-06-21 CN CN95106466A patent/CN1079585C/zh not_active Expired - Fee Related
- 1995-06-21 KR KR1019950016611A patent/KR100236691B1/ko not_active IP Right Cessation
-
1997
- 1997-03-05 US US08/811,664 patent/US5943568A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR960002883A (ko) | 1996-01-26 |
| CN1079585C (zh) | 2002-02-20 |
| DE69529942D1 (de) | 2003-04-24 |
| US5644158A (en) | 1997-07-01 |
| JPH088404A (ja) | 1996-01-12 |
| EP0689236A1 (en) | 1995-12-27 |
| US5943568A (en) | 1999-08-24 |
| DE69529942T2 (de) | 2003-11-06 |
| CN1115119A (zh) | 1996-01-17 |
| EP0689236B1 (en) | 2003-03-19 |
| KR100236691B1 (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3119997B2 (ja) | 半導体装置の製造方法 | |
| KR100349999B1 (ko) | 강유전체를구비한반도체장치및그제조방법 | |
| JP3021800B2 (ja) | 半導体装置及びその製造方法 | |
| JP3252835B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09331031A (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| US6479364B2 (en) | Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer | |
| JPH0837282A (ja) | 容量素子、半導体装置およびその製造方法 | |
| KR100359356B1 (ko) | 반도체 기억장치의 제조방법 | |
| KR100266045B1 (ko) | 반도체장치 | |
| US4212100A (en) | Stable N-channel MOS structure | |
| JP3098923B2 (ja) | 半導体装置およびその製造方法 | |
| US6046490A (en) | Semiconductor device having a capacitor dielectric element and wiring layers | |
| JP3232001B2 (ja) | 半導体装置およびその製造方法 | |
| JP3008495B2 (ja) | 半導体装置 | |
| JP3215729B2 (ja) | 半導体装置 | |
| JPH09172150A (ja) | 半導体装置の製造方法 | |
| JP3332036B2 (ja) | 半導体装置 | |
| KR20000053449A (ko) | 반도체 장치 및 집적회로 디바이스 | |
| JPH0750394A (ja) | 半導体装置の製造方法 | |
| JP3003049B2 (ja) | 強誘電体を備えた半導体装置及びその製造方法 | |
| JP3336772B2 (ja) | 多結晶半導体パターン上の絶縁膜の形成方法とこれを用いた半導体装置の製法 | |
| JP2507306B2 (ja) | 半導体装置の製造方法 | |
| JPS60113456A (ja) | 集積回路装置 | |
| JPH11330373A (ja) | 半導体集積回路の容量及びその製造方法 | |
| JPH0590494A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |