KR960002883A - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR960002883A
KR960002883A KR1019950016611A KR19950016611A KR960002883A KR 960002883 A KR960002883 A KR 960002883A KR 1019950016611 A KR1019950016611 A KR 1019950016611A KR 19950016611 A KR19950016611 A KR 19950016611A KR 960002883 A KR960002883 A KR 960002883A
Authority
KR
South Korea
Prior art keywords
gas
insulating film
opening forming
capacitor
annealing
Prior art date
Application number
KR1019950016611A
Other languages
English (en)
Other versions
KR100236691B1 (ko
Inventor
에이지 후지이
아쯔오 이노우에
코지 아리라
로오루 나스
아키히로 마쯔다
Original Assignee
스기야마 카즈히코
마쯔시다덴시코교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스기야마 카즈히코, 마쯔시다덴시코교 가부시기가이샤 filed Critical 스기야마 카즈히코
Publication of KR960002883A publication Critical patent/KR960002883A/ko
Application granted granted Critical
Publication of KR100236691B1 publication Critical patent/KR100236691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 유전율이 큰 유전체막을 사용한 용량소자를 가진 반도체장치 및 그 제조방법에 관한 것으로써, 용량소자의 유전체막의 수소면밀도가 1011개/㎠이하인 반도체장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 표면에 집적회로가 형성된 반도체기판과, 반도체기판위에 형성되고, 집적회로에 도달하는 제1의 개구를 가진 제1의 절연막과, 제1의 절연막위에 형성된 용량소자와, 용량소자를 덮도록 제1의 절연막위에 형성되고, 용량소자의 상부전극 및 하부전극에 각각 도달하는 제2의 개구를 가진 제2의 절연막과, 제1 및 제2의 개구를 통해서 집적회로 및 용량소자에 각각 접속되어 있는 전극배선으로 이루어지고, 용량소자의 유전체막의 수소 밀도가 1011개/㎠이하인 것을 특징으로 한 것이다.

Description

반도체장치 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 반도체장치의 모식단면도.

Claims (9)

  1. 표면에 집적회로가 형성된 반도체기판과, 상기 반도체기판위에 형성되고, 상기 집적회로에 도달하는 제1의 개구를 가진 제1의 절연막과, 상기 제1의 절연막위에 형성된 하부전극, 상기 하부전극위헤 형성된 고유전율을 가진 유전체막, 및 상기 유전체막위에 형성된 상부전극으로 이루어지는 용량소자와, 상기 용량소자를 덮도록 상기 제1의 절연막위에 형성되고, 상기 상부전극 및 상기 하부전극에 각각 도달하는 제2의 개구를 가진 제2의 절연막과, 상기 제1 및 제2의 개구를 통해서 상기 접적회로 및 상기 용량소자에 각각 접속되어 있는 전극배선으로 이루어지고, 상기 유전체막의 수소면밀도가 1011개/㎠이하인 것을 특징으로 하는 반도체장치.
  2. 절연성기판과, 상기 절연성기판위에 형성된 하부전극, 상기 하부전극위에 형성된 고유전율을 가진 유전체막, 및 상기 유전체막위에 형성된 상부전극으로 이루어진 용량소자로 이루어지고, 상기 유전체막의 수소면밀도가 1011개/㎠이하인 것을 특징으로 하는 전자회로디바이스.
  3. 제1의 절연막을 집적회로가 형성된 반도체기판의 표면에 형성하는 스텝과 하부전극, 이 하부전극위에 형성된 고유전율을 가진 유전체, 및 이 유전체막위에 형성된 상부전극으로 이루어진 용량소자를 상기 제1의 절연막위에 형성되는 스텝과, 제2의 절연막을 상기 용량소자를 덮도록 상기 제1의 절연막위에 형성하는 스텝과, 상기 제1의 절연막 및 상기 제2의 절연막에 상기 집적회로에 도달하는 제1의 개구를 형성하는 스텝과,상기 제2의 절연막에 상기 상부전극 및 상기 하부전극에 도달하는 제2의 개구를 형성하는 스텝과, 수소가스,또는 수소와 불활성가스와의 혼합가스로 일어진 환원성분위기속에서 350℃~500℃의 온도범위에서 어닐하는 어닐스텝과, 상기 어닐스텝 다음, 산소가스. 불활성가스, 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~450℃의 온도범위에서 가열하는 탈수소처리스텝과, 상기 제1 및 제2의 개구를 통해서 상기 집적회로 및 상기 용량소자에 접속되는 전그갭선을 형성하는 스텝으로 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서. 상기 제1의 개구형성스텝과 상기 제2의 개구형성스텝과 상기 어닐스텝과 상기 탈수소처리스텝이, 상기 제2의 개구형성스텝, 상기 제1의 개구형성스텝, 상기 어닐스텝, 상기 탈수소처리스텝의 순번으로 행하여지고, 또 상기 제2의 개구형성스텝과 상기 제1의 개구형성스텝과의 사이에, 불활성가스, 산소가스 및 이들의 혼합가스중에서 선택된 하나의 가스중에서 300℃~800℃의 온도범위에서 열처리하는 스텝이 부가되어 있는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 제1의 개구형성스텝과 상기 제2의 개구형성스텝과 상기 어닐스텝과 상기 탈수소처리스텝이, 상기 제1의 개구형성스텝, 상기 어닐스텝, 상기 제2의 개구형성스텝, 상기 탈수소처리스텝의 순번으로 행하여지고, 또 상기 제1의 개구형성스텝전에, 불활성가스, 산소가스, 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~800℃의 온도범위에서 열처리하는 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제3항에 있어서, 상기 제1의 개구형성스텝과 상기 제2의 개구형성스텝과 상기 어닐스텝과 상기 탈수소처리스텝이 상기 제1의 개구형성스텝, 상기 제2의 개구형성스텝, 상기 어닐스텝, 상기 탈소스처리스텝의 순번으로 행하여지고, 또 상기 제2의 개구 형성스텝과 상기 어닐스텝과의 사이에, 불활성가스, 산소가스, 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~800℃의 온도범위에서 열처리하는 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제3항에 있어서, 상기 전극배선형성스텝전에, 상기 어닐스텝 및 상기 탈수소처리스텝이 각각 제1의 어닐스텝 및 제1의 탈수소처리스텝으로서 행하여지고, 상기 전극배선형성스텝 다음에, 수소가스, 또는 수소와 불활성가스와의 혼합가스로 이루어진 환원성 분위기속에서 350℃~500℃의 온도범위에서 어닐하는 제2의 어닐스텝과, 상기 제2의 어닐스텝 다음에, 산소가스, 불활성가스, 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~450℃의 온도범위에서 가열하는 제2의 탈수소처리스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제3항에 있어서, 상기 전극배선형성스텝 다음에, 불활성분위기속 300℃~500℃의 온도범위에서 콘택트개선용 어닐을 행하는 스텝을 부가한 것을 특징으로 하는 반도체 장치의 제조방법.
  9. 하부전극, 이 하부전극위에 형성된 고유전율을 가진 유전체막 및 이 유전체막위에 형성된 상부전극으로 이루어진 용량소자를 절연성기판위에 형성하는 스텝과, 산소가스, 불활성가스, 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~450℃의 온도범위에서 가열하는 탈수소처리스텝으로 이루어진 것을 특징으로 하는 전자회로디바이스의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950016611A 1994-06-21 1995-06-21 반도체장치 및 그 제조방법 KR100236691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP94-138689 1994-06-21
JP06138689A JP3119997B2 (ja) 1994-06-21 1994-06-21 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR960002883A true KR960002883A (ko) 1996-01-26
KR100236691B1 KR100236691B1 (ko) 2000-01-15

Family

ID=15227817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016611A KR100236691B1 (ko) 1994-06-21 1995-06-21 반도체장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5644158A (ko)
EP (1) EP0689236B1 (ko)
JP (1) JP3119997B2 (ko)
KR (1) KR100236691B1 (ko)
CN (1) CN1079585C (ko)
DE (1) DE69529942T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539425B1 (ko) * 1998-01-15 2006-03-14 주식회사 휴비스 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US6040616A (en) * 1995-06-06 2000-03-21 Lucent Technologies Inc. Device and method of forming a metal to metal capacitor within an integrated circuit
DE19640241C1 (de) * 1996-09-30 1998-04-16 Siemens Ag Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens
US6045588A (en) 1997-04-29 2000-04-04 Whirlpool Corporation Non-aqueous washing apparatus and method
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JPH1154721A (ja) * 1997-07-29 1999-02-26 Nec Corp 半導体装置の製造方法および製造装置
US6232153B1 (en) * 1998-06-04 2001-05-15 Ramtron International Corporation Plastic package assembly method for a ferroelectric-based integrated circuit
JP2000003991A (ja) * 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
KR100476893B1 (ko) 2002-05-10 2005-03-17 삼성전자주식회사 상변환 기억 셀들 및 그 제조방법들
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US7303996B2 (en) * 2003-10-01 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US7739891B2 (en) 2003-10-31 2010-06-22 Whirlpool Corporation Fabric laundering apparatus adapted for using a select rinse fluid
US7695524B2 (en) 2003-10-31 2010-04-13 Whirlpool Corporation Non-aqueous washing machine and methods
EP1740757A1 (en) 2004-04-29 2007-01-10 Unilever N.V. Dry cleaning method
US7966684B2 (en) 2005-05-23 2011-06-28 Whirlpool Corporation Methods and apparatus to accelerate the drying of aqueous working fluids
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
KR100266045B1 (ko) * 1990-08-07 2000-09-15 야스카와 히데아키 반도체장치
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JP3254734B2 (ja) * 1992-06-16 2002-02-12 セイコーエプソン株式会社 強誘電体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539425B1 (ko) * 1998-01-15 2006-03-14 주식회사 휴비스 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법

Also Published As

Publication number Publication date
KR100236691B1 (ko) 2000-01-15
US5943568A (en) 1999-08-24
DE69529942D1 (de) 2003-04-24
DE69529942T2 (de) 2003-11-06
JPH088404A (ja) 1996-01-12
EP0689236B1 (en) 2003-03-19
CN1079585C (zh) 2002-02-20
EP0689236A1 (en) 1995-12-27
JP3119997B2 (ja) 2000-12-25
US5644158A (en) 1997-07-01
CN1115119A (zh) 1996-01-17

Similar Documents

Publication Publication Date Title
KR960002883A (ko) 반도체장치 및 그 제조방법
KR950007084A (ko) 용량소자를 구비한 반도체장치 및 그 제조방법
KR960002804A (ko) 반도체장치 및 그 제조방법
KR950021655A (ko) 반도체 장치 제조 방법
JPH0869998A (ja) 低温オゾン・プラズマ・アニールによる酸化タンタル薄膜製造方法
KR900019239A (ko) 집적회로용 로칼인터커넥트
KR960030376A (ko) 반도체장치의 제조방법
KR900019144A (ko) 절연막 형성방법
KR950021138A (ko) 반도체 장치의 제조 방법
KR900005602A (ko) 반도체장치 및 그 제조방법
KR850005139A (ko) 반도체 장치의 제조방법
KR900015311A (ko) 반도체장치 및 그 제조방법
JPH08264648A (ja) 半導体装置
KR940020550A (ko) 반도체장치의 제조방법
KR880011888A (ko) 반도체장치의 제조방법
KR950024265A (ko) 반도체 장치의 금속 콘택부 구조 및 형성방법
KR960009171A (ko) 오산화탄탈륨 유전체막을 구비하는 커패시터 제조방법
KR930018676A (ko) 게이트절연막 형성방법
KR970063565A (ko) 반도체 장치의 층간 절연막 형성 방법
KR890013735A (ko) 게터링 처리방법
KR950034628A (ko) 반도체 소자의 불순물 도핑방법
KR890011056A (ko) 반도체 장치의 제조방법
KR950004548A (ko) 반도체소자 제조방법
KR970053993A (ko) 반도체 장치의 캐패시터와 그 제조방법
KR970052293A (ko) 반도체 소자의 도전배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee