KR100236691B1 - 반도체장치 및 그 제조방법 - Google Patents

반도체장치 및 그 제조방법 Download PDF

Info

Publication number
KR100236691B1
KR100236691B1 KR1019950016611A KR19950016611A KR100236691B1 KR 100236691 B1 KR100236691 B1 KR 100236691B1 KR 1019950016611 A KR1019950016611 A KR 1019950016611A KR 19950016611 A KR19950016611 A KR 19950016611A KR 100236691 B1 KR100236691 B1 KR 100236691B1
Authority
KR
South Korea
Prior art keywords
gas
insulating film
dehydrogenation
capacitor
annealing
Prior art date
Application number
KR1019950016611A
Other languages
English (en)
Other versions
KR960002883A (ko
Inventor
에이치 후지이
아쯔오 이노우에
코지 아리타
토오루 나스
아키히로 마쯔다
Original Assignee
모리 가즈히로
마츠시다덴시고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리 가즈히로, 마츠시다덴시고교 가부시키가이샤 filed Critical 모리 가즈히로
Publication of KR960002883A publication Critical patent/KR960002883A/ko
Application granted granted Critical
Publication of KR100236691B1 publication Critical patent/KR100236691B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Abstract

본 발명은, 유전율이 큰 유전체막을 사용한 용량소자를 가진 반도체장치 및 그 제조방법에 관한 것으로서, 용량소자의 유전체막의 수소면밀도가 1011개/㎠이하인 반도체장치를 제공하는 것을 목적으로 한 것이며, 그 구성에 있어서, 표면에 집적회로가 형성된 반도체기판과, 반도체기판위에 형성되고, 집적회로에 도달하는 제1개구를 가진 제1절연막과, 제1절연막위에 형성된 용량소자와, 용량소자를 덮도록 제1절연막위에 형성되고, 용량소자의 상부전극 및 하부전극에 각각 도달하는 제2개구를 가진 제2절연막과, 제1 및 제2개구를 통해서 집적회로 및 용량소자에 각각 접속되어 있는 전극배선으로 이루어지고, 용량소자의 유전체막의 수소면밀도가 탈수소처리에 의해 1011개/㎠이하로 되어 있는 것을 특징으로 한 것이다.

Description

반도체장치 및 그 제조방법
제1도는 용량소자를 구비한 반도체장치에 있어서, 유전체막속의 수소면밀도와 용량소자의 누설전류 및 유전체막의 파괴시간과의 관계를 표시한 도면.
제2도는 본 발명의 반도체장치의 개략적인 단면도.
제3도는 본 발명의 제1실시예에 관한 반도체장치의 제조공정도.
제4도는 본 발명의 제2실시예에 관한 반도체장치의 제조공정도.
제5도는 본 발명의 제3실시예에 관한 반도체장치의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : P형실리콘기판 2 : N-Well영역
3 : N+영역 4 : P+영역
5 : 산화막 6a : 게이트전극
6b : 확산영역 7 : 층간절연막(제1절연막)
8 : 하부전극 9 : 유전체막
10 : 상부전극 11 : 보호막(제2절연막)
12 : 확산장벽층 13 : 전극배선
14 : 제1개구 15 : 제2개구
16 : 용량소자
본 발명은, 유전율이 큰 유전체막을 사용한 유량소자를 가진 반도체장치 및 그 제조방법에 관한 것이다.
정보통신분야의 발전에 따라, 대용량 데이터의 고속처리를 실현하기 위하여, 반도체메모리 등의 반도체집적회로에 있어서의 고집적화가 진행되고 있다. 또, 정보통신기기의 소형화나 비용절감을 목적으로 해서, 고집적화에 의한 칩면적의 저감이나 부품점수의 삭감도 진행되고 있다.
이와 같은 배경에 있어서, 최근, 예를 들면, 티탄산바륨(BTO)이나 티탄산스트론륨(STO)이나 티탄산지르콘산납(PZT)등의 고유전율 금속산화물 유전체재료를 사용한 용량소자를 반도체집적회로상에 형성하는 기술이 활발하게 연구되고 있다. 이와 같은 고유전율을 가진 유전체재료는, 종래의 집적회로내에 형성되어 있는 용량소자의 유전체재료인 산화규소나 질화규소에 비해서, 수 10배 내지 수 100배에 달하는 유전율을 가진다. 따라서, 고유전율의 유전체재료를 사용한 용량소자를 형성함으로써, 집적회로내의 용량소자의 점유면적을 종래보다 현저하게 저감할 수 있어 고집적화를 실현할 수 있다.
또, PZT와 같은 강유전체막을 사용한 용량소자는 자발분극(自發分極)을 가지고 있기 때문에, 인가전계를 제거해도 자발분극이 남는다. 이 때문에, 전원을 끊어도 기억내용이 소실되지 않는 비휘발성메모리를 실현할 수 있다.
강유전체를 사용한 용량소자를 가진 반도체장치, 예를 들면 반도체메모리장치는, 일반적으로 다음과 같이 해서 제작되고 있다.
먼저, 실리콘기판위에 소자분리용 산화막을 형성하고, 또 확산층과 게이트절연막과 게이트전극으로 이루어지는 MOS트랜지스터를 형성한다. 그리고, MOS트랜지스터 및 소자분리용 산화막을 덮는 층간절연막을 형성하고, 이 층간절연막위에 하부전극과 강유전체막과 상부전극을 순차 적층한 용량소자를 형성한다. 그리고 용량소자를 형성한 후, 필요에 따라서 강유전체막의 소결을 촉진해서 결정성을 개선하기 위하여 600~900℃의 산소분위기에서 열처리한다.
다음에, 용량소자를 포함한 층간절연막위를 보호막으로 덮는다. 그리고, 층간절연막 및 보호막을 관통해서 확산층에 도달하는 제1개구와, 보호막을 관통해서 용량소자의 하부전극 및 상부전극에 도달하는 제2개구를 각각 형성한다.
다음에, 제1개구를 통해서 확산층에 접촉하는 전극배선과, 제2개구를 통해서 하부전극 및 상부전극에 각각 접촉하는 전극배선을 형성한다.
그러나, 이와 같이 해서 제작된 금속산화물 유전체재료를 사용한 용량소자를 가진 반도체메모리장치에 있어서는, 고온열처리시에 산소가 MOS트랜지스터에 도달하고, 이 실리콘의 계면에 계면준위가 발생한다. 이 때문에, 트랜지스터특성이 열화된다.
또, 이와 같은 유전체재료를 사용한 반도체메모리장치는, 그 수명이 반드시 길지는 않다. 그 원인은, 유전체막이 수소를 흡수저장하고 있기 때문이라고 생각된다.
일반적으로, 수소가스를 함유하는 금속산화물 유전체재료를 사용한 커패시터는, 전계인가시에 유전체재료내의 수소가 이동해서 공간전하를 생성한다. 이 때문에 전계를 반복해서 인가하면, 유전체특성이 열화되고, 커패시터의 수명이 짧아진다고 생각된다. 금속산화물 유전체재료를 사용한 커패시터의 이와 같은 유전체 특성의 열화를 방지하는 방법으로서, 불활성가스분위기 또는 진공내에서 500℃이상의 온도로 어닐링(annealing)함으로써, 유전재료내의 수소를 방출시키는 방법이 제안되고 있다.
그러나, 이 제안되어 있는 어닐링방법을 상기 반도체메모리장치에 적용하였을 경우, 용량소자에서 누설전류가 크고, 또 반드시 수명특성이 개선되지는 않았다.
본 발명의 반도체장치는, 표면에 집적회로가 형성된 반도체기판과, 이 반도체기판위에 형성된 제1절연막과, 이 제1절연막위에 형성된 용량소자와, 이 용량소자를 덮도록 제1절연막위에 형성된 제2절연막과, 전극배선으로 구성되어 있다. 단, 용량소자는, 제1절연막위에 형성된 하부전극과, 이 하부전극위에 형성된 고유전율을 가진 유전체막과, 이 유전체막위에 형성된 상부전극으로 구성되고, 유전체막은 탈수소처리에 의해 1011개/㎠이하의 수소면밀도를 가진다. 또, 제1절연막에는 집적회로에 도달하는 제1개구가 형성되고, 제2절연막에는 상부전극 및 하부전극에 각각 도달하는 제2개구가 형성되어 있다. 그리고, 전극배선은 제1 및 제2개구를 통해서 집적회로 및 용적소자에 각각 접속되어 있다.
본 발명의 반도체장치의 제조방법은, 집적회로가 형성된 반도체기판의 표면에 제1절연막을 형성하는 스텝과, 이 제1절연막위에 고유전율을 가진 유전체막을 사용한 용량소자를 형성하는 스텝과, 용량소자를 덮도록 제1절연막위에 제2절연막을 형성하는 스텝과, 제1절연막 및 제2절연막에 집적회로에 도달하는 제1개구를 형성하는 스텝과, 제2절연막에 용량소자의 상부전극 및 하부전극에 각각 도달하는 제2개구를 형성하는 스텝과, 수소가스내에서 또는 수소와 불활성가스의 혼합가스내에서 350℃~500℃의 온도범위로 어닐링하는 스텝과, 이 어닐링스텝 다음, 유전체막의 수소면밀도가 1011개/㎠이하로 되도록 산소가스, 불활성가스 및 이들의 혼합가스중에서 선택된 하나의 가스속에서 300℃~450℃의 온도범위로 탈수소처리하는 스텝과, 제1 및 제2개구를 통해서 집적회로 및 용량소자에 접속되는 전극배선을 형성하는 스텝으로 이루어진다.
또한, 여기서 말하는 고유전율을 가진 유전체막이란, 비유전율이 100이상의 유전체재료로 이루어진 막을 말한다. 이 유전체재료에는, STO와 같은 유전율이 큰 상(常)유전체뿐만 아니라 PZT와 같은 강유전체도 포함된다.
본 발명의 주된 특징은, 용량소자의 유전체막에서 수소의 면밀도를 1011개/㎠ 이하로 하는데 있다. 본 발명자들은, 유전체막내의 수소면밀도와 누설전류와의 관계 및 유전체막내의 수소면밀도와 유전체막의 파괴시간과의 관계를 조사했다. 그 결과를 제1도에 표시한다. 단, 왼쪽의 세로축은 용량소자의 누설전류치를 표시하고, 오른쪽의 세로축은 유전체막에 1MV/㎝의 전계를 인가했을 때에 유전체막이 파괴에 이르는 시간을 표시한다. 또한, 유전체막에는 티탄산스트륨튬계재료를, 상부전극 및 하부전극에는 백금을 사용하였다.
제1도에 표시한 바와 같이, 누설전류는, 유전체막내의 수소면밀도의 감소와 더불어 저하하고, 수소면밀도가 약 1011개/㎠의 값이하에서 최소로 된다.
한편, 파괴시간은, 수소면밀도의 감소와 더불어 길어지고, 약 1011개/㎠의 값 이하에서 최대로 된다. 이 현상은, 수소면밀도의 감소와 함께, 유전체막과 상부전극 및 하부전극의 계면의 쇼트키배리어하이트 및 유전체막의 임계포텐셜하이트가 모두 높아지게 되는 것에 연유되는 것으로 생각된다.
따라서, 반도체장치에 수소면밀도가 1011개/㎠이하의 유전체막을 사용하였을 경우에는, 용량소자의 누설전류가 매우 작고, 또한 용량소자의 수명도 현저히 길어진다. 예를 들면, 유지온도 125℃에서 인가전압 5.5V의 조건하에서는, 이 반도체장치의 수명은 10년이상에 도달하는 것으로 추정된다.
본 발명의 제1실시예를 제2도 및 제3도를 참조하면서 설명한다.
먼저, P형 실리콘기판(1)에, N-Well영역(2), 소자분리를 위한 N+영역(3), 소자분리를 위한 P+영역(4), 소자분리를 위한 두꺼운 산화막(5)을 형성하고, 또 게이트전극(6a)과 확산영역(6b)으로 이루어지는 트랜지스터를 대표로 하는 집적회로를 통상의 반도체형성기술을 사용해서 형성한다. 그리고, 이 집적회로영역 및 산화막(5)을 덮는 층간절연막(7)(제1절연막)을 CVD법에 의해 형성한다.
다음에, 층간절연막(7)위의 소정의 영역에, 스퍼터링법에 의해, 백금 하부전극(8), 티탄산스트론튬으로 이루어지는 고유전율을 가진 유전체막(9), 백금상부전극(10)을 순차적층해서 박막형의 용량소자(16)를 형성한다.
다음에, 용량소자(16)를 보호하기 위하여, 적어도 용량소자(16)를 덮는 보호막(11)(제2절연막)을 CVD법에 의해 형성한다. 그리고, 하부전극(8) 및 상부전극(10)에 전극배선(13)을 접속하기 위한 제2개구(15)를, 에칭에 의해 보호막(11)에 형성한다.
다음에, 질소가스내에서 600℃의 온도로 1시간동안 열처리한다. 이 열처리를 실시하는 주된 목적은, 스퍼터링이나 에칭 등에 의해 유전체막(9)에 가해진 손상을 회복시키는 일이다. 또한, 이 열처리는 비환원성가스분위기내에서 행한다. 비환원성가스로서는, 질소가스외에 아르곤가스 등의 불활성가스를 사용해도 되고, 또 산소가스나 산소가스와 불활성가스의 혼합가스 등의 산화성가스를 사용해도 된다. 이 비환원성가스내에서 열처리는 300℃~800℃의 온도범위로 수분 내지 수시간범위의 적절한 시간동안 행한다.
다음에, 게이트전극(6a) 및 확산영역(6b)에 전극배선(13)을 접속하기 위한 제1개구(14)를 에칭에 의해 층간절연막(7)과 보호막(11)에 형성한다.
다음에, 수소와 질소의 혼합가스로 이루어진 분위기에서 400℃의 온도로 어닐링처리한다. 이 어닐링처리에 의해, 게이트전극(6a)밑의 게이트절연막의 계면준위밀도를 저감할 수 있고, 트랜지스터의 특성이 회복된다. 또한, 이 환원성분위기내의 어닐링처리에서는, 수소가스나 수소가스와 불활성가스의 혼합가스등의 환원성가스를 사용하는 것이 바람직하다. 또, 어닐링처리온도는, 350℃~500℃의 온도범위가 바람직하다. 이 온도범위에서는, 수소가 유전체막(9)에 주는 악영향이 비교적 작고, 또한 계면준위밀도를 저감하는 효과를 얻을 수 있다.
다음에, 질소가스의 불활성분위기내에서 350℃의 온도로 탈수소처리를 행하여 유전체막(9)으로부터 수소를 제거한다. 이 탈수소처리에 의해, 유전체막(9)의 수소면밀도는 1011개/㎠이하로 된다. 또한, 이 탈수소처리는 질소가스외에 아르곤가스나 헬륨가스등의 불활성가스를 사용하는 것이 바람직하다. 이외에, 산소가스나 산소가스와 불활성가스의 혼합가스 등 산화성가스를 사용할 수도 있다. 또, 이 처리는, 300℃~450℃의 온도범위로 수분 내지 수시간의 범위에서 행하는 것이 바람직하다. 처리온도가 450℃를 초과하면 또다른 계면준위가 발생하고, 300℃보다 낮으면 유전체막(9)으로부터 수소가 충분히 제거되지 않는다.
다음에, 티탄-텅스텐합금으로 이루어진 확산장벽층(12)을, 제1개구(14) 및 제2개구(15)의 내벽 및 바닥부에 형성한 후, 알루미늄으로 이루어진 전극배선(13)을 형성한다.
이와 같은 반도체장치의 제조방법에서는, 제1개구(14)를 형성하기 전에 비환원성가스내에서 열처리가 행하여진다. 이 경우는 집적회로가 아직 층간절연막(7) 및 보호막(11)으로 덮여 있기 때문에, 이 열처리에 의한 계면준위의 발생이 비교적 억제되어 있다. 따라서, 환원성분위기내에서 어닐링처리에 의해, 계면준위가 용이하게 저감된다. 또, 환원성분위기내에서 어닐링처리에 의해 유전체막(9)에 흡수된 수소는, 이 어닐링처리에 이어지는 탈수소처리에 의해 제거된다. 이 탈수소처리는 300℃~450℃의 낮은 온도에서 행하여지기 때문에, 집적회로에서의 계면준위밀도를 낮게 유지한 상태에서 유전체막(9)의 수소면밀도를 1011개/㎠이하로 할 수 있다.
제2실시예에 대해서 제4도를 참조하면서 설명한다. 본 실시예는, 보호막 형성공정에서부터 탈수소처리공정까지의 공정순서가, 제3도에 표시한 제1실시예와 다르다. 단, 본 실시예에서 각 공정의 제조조건은, 제1실시예의 경우와 동일하다.
먼저, 제1실시예와 마찬가지로, 반도체의 형성공정에서부터 보호막(11)의 형성공정까지를 행한다. 다음에, 보호막(11)을 형성한 후, 유전체막(9)의 비환성가스내에서 열처리를 행한다. 그리고, 제1개구(14)를 형성한 다음, 환원성분위기내에서 어닐링처리를 행한다. 또, 제2개구(15)를 형성한 다음, 탈수소처리를 행한다. 다음에, 확산장벽층(12)을 형성하고, 또 전극배선(13)을 형성한다.
이 제2실시예에서는, 제2개구(15)를 형성하기 전에, 즉 용량소자(16)가 보호막(11)으로 덮혀 있는 상태에서 환원성분위기내에서 어닐링처리를 행하고 있기 때문에, 유전체막(9)에 수소가 흡수되기 어렵다. 따라서, 유전체막(9)으로부터 수소를 용이하게 제거할 수 있고, 수소면밀도가 1011개/㎠이하인 유전체막(9)을 용이하게 얻을 수 있다.
제3실시예에 대해서 제5도를 참조하면서 설명한다. 본 실시예는, 보호막 형성공정에서부터 탈수소처리공정까지의 공정순서가, 제3도에 표시한 제1실시예와 다르고, 또 제4도에 표시한 제2실시예와도 다르다. 단, 본 실시예에서 각 공정의 제조조건은, 제1실시예의 경우와 동일하다.
먼저, 제1실시예와 마찬가지로, 반도체의 형성공정에서부터 보호막(11)의 형성공정까지를 행한다. 다음에, 보호막(11)을 형성한 후, 제1개구(14) 및 제2개구(15)를 형성한다. 그리고, 유전체막(9)은 비환원성가스에서의 열처리, 환원성분위기에서의 어닐링처리, 탈수소처리를 순차적으로 행한다. 다음에, 확산장벽층(12)을 형성하고, 또 전극배선(13)을 형성한다.
이 제3실시예의 경우도, 환원성분위기에서 어닐링처리를 행한 다음에 탈수소처리를 행하고 있기 때문에, 집적회로에서의 계면준위가 저감되는 동시에, 수소면밀도가 1011/㎠이하인 유전체막(9)을 얻을 수 있다. 또한, 본 실시예에서는 제1개구(14)를 형성한 다음에, 제2개구(15)의 형성을 행하고 있으나, 제1개구(14)의 형성 및 제2개구(15)의 형성을 동시에 1개의 공정에서 행할 수도 있다. 또, 비환원성가스에서의 열처리, 환원성분위기에서의 어닐링처리, 탈수소처리의 각종 열처리가 연속해서 행하여지는 제조공정으로 구성되어 있기 때문에, 생산성이 높다.
제4실시예는, 제3도에 표시한 제1실시예의 전극배선형성공정 후에, 제2회째의 환원성분위기에서의 어닐링처리를 행하고, 이후 2회째의 탈수소처리를 행하는 것이다. 이들 2회째의 환원성분위기에서의 어닐링처리 및 탈수소처리의 처리조건은, 제1실시예에서 1회째의 환원성분위기에서의 어닐링처리 및 탈수소처리의 처리조건과 동일하다. 이 2회째의 환원성분위기에서의 어닐링처리는, 주로 전극배선의 형성시에 집적회로에 발생한 계면준위를 저감시키기 위하여 행한다. 또, 2회째의 탈수소처리는 주로 2회째의 환원성분위기에서의 어닐링처리시에 유전체막(9)에 흡수된 수소를 제거하기 위하여 행한다.
이들 2회째의 각 처리를 부가함으로써, 제1실시예의 경우보다도, 트랜지스터특성이 뛰어나고 또한 유전체막(9)의 수소면밀도가 작은 반도체장치를 얻을 수 있다. 또한, 이들 2회째의 각 처리는, 제2실시예의 전극배선형성공정 후에 행하는 경우 및 제3실시예의 전극배선형성공정 후에 행하는 경우 중에서 어느 경우도, 제4실시예의 경우와 마찬가지의 효과를 나타낸다.
제5실시예는, 제3도에 표시한 제1실시예의 전극배선형성공정 후에, 질소가스내에서 400℃의 온도로 행하는 어닐링처리공정을 부가하는 것이다. 이 어닐링처리는, 확산장벽층(12)과 집적회로의 콘택트를 개선하기 위하여 행하여진다. 또한, 이 어닐링처리는, 전극배선(13)을 산화되지 않게 하기 위하여, 또 계면준위의 재차 발생을 가능한 한 억제하기 위하여, 질소가스이외에 아르곤가스나 헬륨가스 등의 불활성가스내에서 300℃~500℃의 온도범위로 행하는 것이 바람직하다.
이 콘택트를 개선하기 위한 불활성가스에서의 어닐링처리는, 제2실시예의 전극배선형성공정 후에 행하는 경우 및 제3실시예의 전극배선형성공정 후에 행하는 경우 중에서 어느 경우에도, 제4실시예의 경우와 마찬가지의 효과를 가져오게 한다. 또한, 이 불활성가스에서의 어닐링처리에 의해서 유전체막(9)의 수소면밀도가 커지는 일은 없고, 수소면밀도는 1011개/㎠이하의 값으로 유지되어 있다.
상기 실시예에서는, 집적회로가 형성된 반도체기판 위에 용량소자를 형성한 반도체장치에 대해서 설명하였으나, 이와 같은 유전체막의 수소면밀도를 1011개/㎠ 이하의 값으로 유지하는 기술은, 절연성기판위에 용량소자를 형성한 필터 등의 전자회로디바이스에도 응용이 가능하다. 이와 같은 전자회로디바이스의 일례를 이하에 표시한다.
먼저, 알루미나의 절연성기판위에 백금 하부전극을 형성한다. 그리고, 이 하부전극위에 STO 유전체막을 형성하고, 또 이 유전체막위에 백금 상부전극을 형성한다. 하부전극, 유전체막 및 상부전극은 모두 통상의 스퍼터링법에 의해 형성된다. 그리고, 이와 같이 해서 형성된 용량소자를 CVD법을 사용해서 질화실리콘 보호막으로 덮는다.
다음에, 질소가스의 불활성분위기에서 380℃의 온도로 탈수소처리를 행한다. 이 탈수소처리에 의해, 유전체막의 수소면밀도는 1011개/㎠이하로 된다. 또한, 이 탈수소처리는 질소가스외에 아르곤가스나 헬륨가스등의 불활성가스를 사용하는 것이 바람직하다. 이외에 산소가스나 산소가스와 불활성가스의 혼합가스등의 산화성가스를 사용해도 된다. 처리온도에 대해서는, 300℃보다 낮으면 유전체막으로부터 수소가 충분히 제거되지 않는다. 처리온도가 450℃를 초과하면, 절연성기판에 형성되어 있는 구리배선의 손상이 커진다. 따라서, 이 처리온도는 300℃~450℃의 온도범위에서 수분 내지 수시간의 범위로 행하는 것이 바람직하다.
본 발명은, 상기 실시예에 한정되는 것은 아니며, 여러 가지의 변형이 가능한 것은 말할 것도 없다. 예를 들면, 용량소자내의 고유전율을 가진 유전체막의 재료로는 STO이외에 BTO나 PZT 등의 칼슘과 티탄의 산화광물(perovskite)형의 금속산화물 유전체재료를 사용해도 된다. 확산장벽층의 재료로는 티탄-텅스텐합금외에 질화티탄이나 질화티탄-텅스텐합금을 사용해도 된다. 또, 전극배선재료에는 알루미늄외에 알루미늄을 주체로 하는 합금을 사용해도 된다.
따라서, 본 발명의 참 정신 및 범위내에 존재하는 변형예는, 모두 다음의 특허청구의 범위에 포함되는 것이다.

Claims (9)

  1. 표면에 집적회로가 형성된 반도체기판과, 상기 반도체기판위에 형성되고, 상기 집적회로에 도달하는 제1개구를 가진 제1절연막과, 상기 제1절연막위에 형성된 하부전극, 상기 하부전극위에 형성된 고유전율을 가진 유전체막 및 상기 유전체막위에 형성된 상부전극으로 이루어지는 용량소자와, 상기 용량소자를 덮도록 상기 제1절연막위에 형성되고, 상기 상부전극 및 상기 하부전극에 각각 도달하는 제2개구를 가진 제2절연막과, 상기 제1 및 제2개구를 통해서 상기 집적회로 및 상기 용량소자에 각각 접속되어 있는 전극배선으로 이루어진 반도체장치에 있어서, 상기 유전체막의 수소면밀도가 탈수소처리에 의해 1011개/㎠이하로 되어 있는 것을 특징으로 하는 반도체장치.
  2. 절연성기판과, 상기 절연성기판위에 형성된 하부전극, 상기 하부전극위에 형성된 고유전율을 가진 유전체막 및 상기 유전체막위에 형성된 상부전극으로 이루어진 용량소자로 이루어진 전자회로디바이스에 있어서, 상기 유전체막의 수소면밀도가 탈수소처리에 의해 1011개/㎠이하로 되어 있는 것을 특징으로 하는 전자회로디바이스.
  3. 제1절연막을 집적회로가 형성된 반도체기판의 표면에 형성하는 스텝과, 하부전극, 이 하부전극위에 형성된 고유전율을 가진 유전체막 및 이 유전체막위에 형성된 상부전극으로 이루어진 용량소자를 상기 제1절연막위에 형성하는 스텝과, 상기 용량소자를 덮도록 상기 제1절연막위에 제2절연막을 형성하는 스텝과, 상기 제1절연막 및 상기 제2절연막에 상기 집적회로에 도달하는 제1개구를 형성하는 스텝과, 상기 제2절연막에 상기 상부전극 및 상기 하부전극에 도달하는 제2개구를 형성하는 스텝과, 수소가스 또는 수소와 불활성가스의 혼합가스로 이루어진 환원성분위기내에서 350℃~500℃의 온도범위로 어닐링하는 어닐링스텝과, 상기 제1 및 제2개구를 통해서 상기 집적회로 및 상기 용량소자에 접속되는 전극배선을 형성하는 스텝으로 이루어진 반도체장치의 제조방법에 있어서, 상기 어닐링스텝과 상기 전극배선형성스텝사이에, 상기 유전체막의 수소면밀도가 1011개/㎠이하로 되도록, 산소가스, 불활성가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~450℃의 온도범위로 가열하는 탈수소처리스텝을 부가한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제3항에 있어서, 상기 제1개구형성스텝과 상기 제2개구형성스텝과 상기 어닐링스텝과 상기 탈수소처리스텝은, 상기 제2개구형성스텝, 상기 제1개구형성스텝, 상기 어닐링스텝, 상기 탈수소처리스텝의 순서로 행하여지고, 또한 상기 제2개구형성스텝과 상기 제1개구형성스텝 사이에, 불활성가스, 산소가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~800℃의 온도범위로 열처리하는 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제3항에 있어서, 상기 제1개구형성스텝과 상기 제2개구형성스텝과 상기 어닐링스텝과 상기 탈수소처리스텝은, 상기 제1개구형성스텝, 상기 어닐링스텝, 상기 제2개구형성스텝, 상기 탈수소처리스텝의 순서로 행하여지고, 또한 상기 제1개구형스텝 전에, 불활성가스, 산소가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~800℃의 온도범위로 열처리하는 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제3항에 있어서, 상기 제1개구형성스텝과 상기 제2개구형성스텝과 상기 어닐링스텝과 상기 탈수소처리스텝은, 상기 제1개구형성스텝, 상기 제2개구형성스텝, 상기 어닐링스텝, 상기 탈수소처리스텝의 순서로 행하여지고, 또한 상기 제2개구형성스텝과 상기 어닐링스텝 사이에, 불활성가스, 산소가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~800℃의 온도범위로 열처리하는 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제3항에 있어서, 상기 전극배선형성스텝 전에, 상기 어닐링스텝 및 상기 탈수소처리스텝이 각각 제1어닐링스텝 및 제1탈수소처리스텝으로서 행하여지고, 상기 전극배선형성스텝 다음에, 수소가스 또는 수소와 불활성가스의 혼합가스로 이루어진 환원성분위기내에서 350℃~500℃의 온도범위로 어닐링하는 제2어닐링스텝과, 상기 제2어닐링스텝 다음에, 산소가스, 불활성가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~450℃의 온도범위로 가열하는 제2탈수소처리 스텝이 부가된 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제3항에 있어서, 상기 전극배선형성스텝 다음에, 불활성분위기내에서 300℃~500℃의 온도범위로 콘택트개선용 어닐링을 행하는 스텝을 부가한 것을 특징으로 하는 반도체장치의 제조방법.
  9. 하부전극, 이 하부전극위에 형성된 고유전율을 가진 유전체막 및 이 유전체막위에 형성된 상부전극으로 이루어진 용량소자를 절연성기판위에 형성하는 스텝을 가지는 전자회로디바이스의 제조방법에 있어서, 상기 스텝후에, 상기 유전체막의 수소면밀도가 1011개/㎠이하로 되도록, 산소가스, 불활성가스 및 이들의 혼합가스중에서 선택된 하나의 가스내에서 300℃~450℃의 온도범위로 가열하는 탈수소처리스텝을 부가한 것을 특징으로 하는 전자회로 디바이스의 제조방법.
KR1019950016611A 1994-06-21 1995-06-21 반도체장치 및 그 제조방법 KR100236691B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP06138689A JP3119997B2 (ja) 1994-06-21 1994-06-21 半導体装置の製造方法
JP94-138689 1994-06-21

Publications (2)

Publication Number Publication Date
KR960002883A KR960002883A (ko) 1996-01-26
KR100236691B1 true KR100236691B1 (ko) 2000-01-15

Family

ID=15227817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016611A KR100236691B1 (ko) 1994-06-21 1995-06-21 반도체장치 및 그 제조방법

Country Status (6)

Country Link
US (2) US5644158A (ko)
EP (1) EP0689236B1 (ko)
JP (1) JP3119997B2 (ko)
KR (1) KR100236691B1 (ko)
CN (1) CN1079585C (ko)
DE (1) DE69529942T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
US7037762B2 (en) 2002-05-10 2006-05-02 Samsung Electronics Co., Ltd. Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5801076A (en) * 1995-02-21 1998-09-01 Advanced Micro Devices, Inc. Method of making non-volatile memory device having a floating gate with enhanced charge retention
US6040616A (en) * 1995-06-06 2000-03-21 Lucent Technologies Inc. Device and method of forming a metal to metal capacitor within an integrated circuit
DE19640241C1 (de) * 1996-09-30 1998-04-16 Siemens Ag Herstellverfahren für eine hoch-epsilon-dielektrische oder ferroelektrische Schicht und Verwendung des Verfahrens
US6045588A (en) 1997-04-29 2000-04-04 Whirlpool Corporation Non-aqueous washing apparatus and method
US6115281A (en) * 1997-06-09 2000-09-05 Telcordia Technologies, Inc. Methods and structures to cure the effects of hydrogen annealing on ferroelectric capacitors
JPH1154721A (ja) * 1997-07-29 1999-02-26 Nec Corp 半導体装置の製造方法および製造装置
KR100539425B1 (ko) * 1998-01-15 2006-03-14 주식회사 휴비스 항균방취성이 우수한 섬유용 폴리에테르에스테르계 탄성사의제조방법
US6232153B1 (en) * 1998-06-04 2001-05-15 Ramtron International Corporation Plastic package assembly method for a ferroelectric-based integrated circuit
JP2000003991A (ja) 1998-06-15 2000-01-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6201276B1 (en) * 1998-07-14 2001-03-13 Micron Technology, Inc. Method of fabricating semiconductor devices utilizing in situ passivation of dielectric thin films
US6322849B2 (en) * 1998-11-13 2001-11-27 Symetrix Corporation Recovery of electronic properties in hydrogen-damaged ferroelectrics by low-temperature annealing in an inert gas
TW434877B (en) 1998-12-03 2001-05-16 Matsushita Electronics Corp Semiconductor memory device and method for manufacturing the same
US6204158B1 (en) * 1998-12-18 2001-03-20 Advanced Technology Materials, Inc. Reduced diffusion of a mobile specie from a metal oxide ceramic into the substrate
KR100308131B1 (ko) * 1999-10-01 2001-11-02 김영환 반도체 소자의 커패시터 제조 방법
CN1316573C (zh) * 2002-12-25 2007-05-16 富士通株式会社 半导体装置的制造方法
US7504155B2 (en) * 2003-02-28 2009-03-17 Board Of Regents, The University Of Texas System Suppression of chemical reactivity on semiconductor surfaces
US20040266211A1 (en) * 2003-02-28 2004-12-30 Board Of Regents, The University Of Texas System Semiconductor interfaces
US6784114B1 (en) * 2003-02-28 2004-08-31 Board Of Regents The University Of Texas System Monatomic layer passivation of semiconductor surfaces
US7303996B2 (en) * 2003-10-01 2007-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack plasma treatment to adjust threshold voltage characteristics
US7695524B2 (en) 2003-10-31 2010-04-13 Whirlpool Corporation Non-aqueous washing machine and methods
US7739891B2 (en) 2003-10-31 2010-06-22 Whirlpool Corporation Fabric laundering apparatus adapted for using a select rinse fluid
WO2005106105A1 (en) 2004-04-29 2005-11-10 Unilever N.V. Dry cleaning method
US7966684B2 (en) 2005-05-23 2011-06-28 Whirlpool Corporation Methods and apparatus to accelerate the drying of aqueous working fluids
US20110053336A1 (en) * 2009-09-03 2011-03-03 Raytheon Company Method for selective deposition of dielectric layers on semiconductor structures
US8883592B2 (en) * 2011-08-05 2014-11-11 Silicon Storage Technology, Inc. Non-volatile memory cell having a high K dielectric and metal gate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL9000602A (nl) * 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
KR100266045B1 (ko) * 1990-08-07 2000-09-15 야스카와 히데아키 반도체장치
JP3131982B2 (ja) * 1990-08-21 2001-02-05 セイコーエプソン株式会社 半導体装置、半導体メモリ及び半導体装置の製造方法
EP0513894B1 (en) * 1991-05-08 1996-08-28 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
EP0557937A1 (en) * 1992-02-25 1993-09-01 Ramtron International Corporation Ozone gas processing for ferroelectric memory circuits
JP3254734B2 (ja) * 1992-06-16 2002-02-12 セイコーエプソン株式会社 強誘電体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100471163B1 (ko) * 2002-03-14 2005-03-09 삼성전자주식회사 커패시터들을 갖는 반도체소자의 제조방법
US7037762B2 (en) 2002-05-10 2006-05-02 Samsung Electronics Co., Ltd. Phase changeable memory devices having multi-level data storage elements and methods of fabricating the same

Also Published As

Publication number Publication date
EP0689236A1 (en) 1995-12-27
DE69529942D1 (de) 2003-04-24
JPH088404A (ja) 1996-01-12
CN1079585C (zh) 2002-02-20
US5943568A (en) 1999-08-24
DE69529942T2 (de) 2003-11-06
EP0689236B1 (en) 2003-03-19
US5644158A (en) 1997-07-01
KR960002883A (ko) 1996-01-26
JP3119997B2 (ja) 2000-12-25
CN1115119A (zh) 1996-01-17

Similar Documents

Publication Publication Date Title
KR100236691B1 (ko) 반도체장치 및 그 제조방법
KR100493040B1 (ko) 반도체 소자의 커패시터 및 그 제조방법
US6368909B2 (en) Methods of fabricating integrated circuit ferroelectric capacitors including tensile stress applying layers on the upper electrode thereof
JPH11126881A (ja) 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法
KR20010021015A (ko) 반도체 장치 및 집적회로 장치의 제조 방법
US6479364B2 (en) Method for forming a capacitor for semiconductor devices with diffusion barrier layer on both sides of dielectric layer
KR100269331B1 (ko) 고유전체막을 구비하는 커패시터 형성방법
KR100359356B1 (ko) 반도체 기억장치의 제조방법
US6833605B2 (en) Method of making a memory cell capacitor with Ta2O5 dielectric
JP4589092B2 (ja) 半導体装置の製造方法
US7078288B2 (en) Method of producing ferroelectric capacitor
JP3317295B2 (ja) 容量素子の製造方法
US6531729B2 (en) Semiconductor device and method for fabricating the same
JP2007081443A (ja) 半導体装置およびその製造方法
Han et al. Effects of post-deposition annealing on the electrical properties and reliability of ultrathin chemical vapor deposited Ta/sub 2/O/sub 5/films
JP2001036027A (ja) 半導体装置及びその製造方法
JPH11214385A (ja) 半導体装置の製造方法
KR100475018B1 (ko) 반도체메모리소자의제조방법
KR100219518B1 (ko) 반도체 장치 커패시터의 제조방법
KR20000053449A (ko) 반도체 장치 및 집적회로 디바이스
KR20050019304A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20020045157A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
US6815224B2 (en) Low-temperature processing of a ferroelectric strontium bismuth tantalate layer, and fabrication of ferroelectric components using the layer
KR19980050122A (ko) 반도체소자의 캐패시터 제조방법
KR20000057990A (ko) 용량소자, 이를 사용한 반도체장치 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee