KR100359356B1 - 반도체 기억장치의 제조방법 - Google Patents
반도체 기억장치의 제조방법 Download PDFInfo
- Publication number
- KR100359356B1 KR100359356B1 KR1019990034145A KR19990034145A KR100359356B1 KR 100359356 B1 KR100359356 B1 KR 100359356B1 KR 1019990034145 A KR1019990034145 A KR 1019990034145A KR 19990034145 A KR19990034145 A KR 19990034145A KR 100359356 B1 KR100359356 B1 KR 100359356B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- memory device
- semiconductor memory
- transistor
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims description 33
- 238000000034 method Methods 0.000 title description 14
- 239000010408 film Substances 0.000 claims abstract description 130
- 239000003990 capacitor Substances 0.000 claims abstract description 79
- 239000010409 thin film Substances 0.000 claims abstract description 60
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 31
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 31
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 27
- 239000001257 hydrogen Substances 0.000 claims abstract description 27
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 25
- 238000010438 heat treatment Methods 0.000 claims description 51
- 239000012298 atmosphere Substances 0.000 claims description 25
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 239000011261 inert gas Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims 2
- 239000000758 substrate Substances 0.000 abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 34
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 229910052788 barium Inorganic materials 0.000 description 11
- 238000011084 recovery Methods 0.000 description 11
- 229910052712 strontium Inorganic materials 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 10
- 125000004431 deuterium atom Chemical group 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 229910052726 zirconium Inorganic materials 0.000 description 8
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910052758 niobium Inorganic materials 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052745 lead Inorganic materials 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000013039 cover film Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052700 potassium Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052725 zinc Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052797 bismuth Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 229910052744 lithium Inorganic materials 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 229910013641 LiNbO 3 Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
반도체 기억장치가 고유전율막의 사용에 의하여 형성된 박막 캐패시터의 누출 전류의 증가를 억제하고 트랜지스터의 임계 전압을 소정의 값에 제어할 수 있도록 제공된다.
반도체 기억장치가 고유전율막 또는 강유전체막에 의하여 형성되는 일부 또는 전체의 트랜지스터 및 박막 캐패시터를 반도체 기판상에 집적시킴으로써 형성된다. 반도체 기억장치는 반도체 기판과 게이트 절연막 사이의 계면에서 수소에 대한 중수소의 자연 비율보다 높은 비율로 중수소를 포함하는 것을 특징으로 한다.
Description
본 발명은 트랜지스터와 박막 캐패시터를 반도체 기판상에 집적시킴으로써 형성되는 반도체 기억장치 및 그 제조방법에 관한 것이다.
종래로부터, 다이내믹 램 (Dynamic Random Access Memory ; DRAM) 과 같은 반도체 집적 회로에서의 박막 캐패시터는 실리콘 산화막 및 실리콘 질화막을 교대로 적층에 의한 박막 구조 및 박막 구조의 상하 표면의 양면에 형성된 1쌍의 폴리 실리콘 전극에 의하여 주로 구성되어 왔다. 하지만, 최근에는, 메모리 셀의 크기가 감소됨에 따라, 감소된 크기의 메모리 셀에 1Gb 이상의 DRAM 용량을 증가시키기 위하여 필요한 용량 밀도를 얻기 위하여, 1 ㎚ 보다 작은 극도로 얇은 SiO2의 형성이 필요하게 되었다.
실내 온도에서 약 300의 고유전율을 가지는 SrTi03또는 SrTi03보다 높은 유전율을 가지는 (Ba,Sr)TiO3와 같은 유전체막을 캐패시터 절연막으로 사용되고, 고유전율막의 퇴적 중에 산화 분위기에서 저유전율 산화물층을 형성하지 않고, 실리콘의 확산을 억제하는 Pt/Ta 또는 RuO2/TiN과 같은 배리어 메탈층이 하부 전극으로 사용되는 것에 의하여, 요구되는 고용량 밀도를 실현하는 방법이 예를 들어, 1994년 인터내셔널 일렉트론 디바이스 미팅 테크니컬 다이제스트 (1994 International Electron Devices Meeting Technical Digest) 의 831 페이지 내지 834 페이지에 개시되어 있다. (Ba,Sr)TiO3대신에 실내 온도에서 높은 잔여 분극을 가지는 Pb(Zr,Ti)O3등의 강유전체막을 사용함으로써, 불휘발성 동작을 실시할 수 있는 메모리인 강유전체 램 (Ferroelectric RAM) 을 제조하는 것이 가능하다는 것도 다수 보고되어 있다.
다른 한편, 종래의 제조 공정에 있어서, 배선 공정의 말미에 수소 분위기 하에서 열처리를 실시함으로써 게이트 산화막과 실리콘 기판의 계면에 존재하는 실리콘의 미결합이 수소 원자에 의하여 종단된다. 따라서, 트랜지스터의 임계 전압을 소정의 값에서 제어하는 것이 가능하고, 서브 임계 누출 전류도 감소시킬 수 있다. 수소 원자 대신에 중수소 원자를 사용함으로써 임계 전압을 보다 양호하게 제어할 수 있다고 하는 것이 특표평 8-507175 에 개시되어 있다.
하지만, (Ba,Sr)TiO3로 대표되는 고유전율막 및 Pb(Zr,Ti)O3로 대표되는 강유전체막은 수소 열처리 후에 막 가운데의 산소가 괴리하여 결정성이 저하하여, 누출 전류가 증대하고 강유전성이 소실하는 문제가 발생한다.
예를 들어, Tung-Sheng Chen 외의 1996년 인터내셔널 일렉트론 디바이스 미팅 테크니컬 다이제스트 (1996 International Electron Devices Meeting Technical Digest) 679 페이지 내지 682 페이지에 기재되어 있는 바와 같이, BST (Barium Strontium Titanate) 캐패시터가 수소 분위기 중에 400℃, 30분 동안의 열처리되면 BST 캐패시터의 누출 전류가 +1V 에서, 2 차수 이상 증가한다. 동일 인용 문헌은 수소 처리 후에 질소 중에, 550℃, 1시간 동안의 회복 열처리는 수소 열처리를 실시하기 전의 특성으로는 만족스럽게 회복시키지 않는 것을 기재한다.
이상에서 설명한 바와 같이, 종래의 반도체 기억장치에는 트랜지스터의 임계전압을 제어할 목적으로 하는 수소 분위기 중의 열처리에 의하여 고유전율막 또는 강유전체막의 누출 전류가 증가하여, 메모리 셀에 축적되어 있는 전하가 시간적으로 감소하여 반도체 기억장치의 동작 불량을 발생시키는 문제가 있다.
본 발명은 전술한 문제들을 해결하기 위하여 제공된다.
본 발명은 트랜지스터 및 고유전율막 또는 강유전체막을 용량 절연막의 일부 또는 전부에 사용하는 박막 캐패시터로 이루어지는 반도체 기억장치에 있어서, 임계 전압을 소정의 값으로 유지하는 한편, 박막 캐패시터의 누출 전류의 증가를 억제하거나, 양호한 강유전성을 유지하는 것이 가능한 반도체 기억장치 및 반도체 기억장치의 제조방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 제 1 실시예를 설명하기 위한 반도체 기억장치의 단면도.
도 2 는 종래의 반도체 기억장치와 본 발명의 제 1 실시예의 누출 전류 특성의 비교 결과를 나타내는 도면.
도 3 은 본 발명의 제 2 실시예를 설명하기 위한 반도체 기억장치의 단면도.
도 4 는 종래의 반도체 기억장치와 본 발명의 제 2 실시예의 누출 정류 특성을 비교하는 도면.
도 5 는 본 발명의 제 3 실시예를 설명하기 위한 반도체 기억장치의 제조방법을 나타내는 도면.
도 6 은 본 발명의 제 4 실시예를 설명하기 위한 반도체 기억장치의 제조방법을 나타내는 도면.
* 도면의 주요부분에 대한 부호의 설명 *
101 실리콘 기판 102 소스부와 드레인부
103 게이트부 104 게이트 절연막
105 용량 콘택트 106 층간 절연막
107 하부 전극막 108 용량 절연막
109 상부 전극막 110 제 2 층간 절연막
111 국소 배선부
상기 목적을 달성하기 위하여 다음의 구성이 채용된다.
본 발명의 1 실시형태에 따른 반도체 기억장치는 트랜지스터 및 용량 절연막의 일부 또는 전부가 고유전율막 또는 강유전체막에 의하여 형성되는 박막 캐패시터가 반도체 기판상에 집적화된 반도체 기억장치에 있어서, 상기 반도체 기판과 게이트 절연막의 계면에 자연계에 존재하는 중수소와 수소의 비율보다도 큰 비율로 중수소를 포함하는 것을 특징으로 한다.
본 발명의 2 실시형태에 따른 반도체 기억장치는 트랜지스터 및 용량 절연막의 일부 또는 전부가 고유전율막 또는 강유전체막에 의하여 형성되는 박막 캐패시터가 반도체 기판상에 집적화된 반도체 기억장치에 있어서, 상기 반도체 기판과 게이트 절연막의 계면에 중수소를 포함하지만, 수소를 포함하지 않는 것을 특징으로 한다.
본 발명의 3 실시형태에 따른 반도체 기억장치의 제조방법은 1 실시형태 또는 2 실시형태에 따라서, 상기 박막 캐패시터의 용량 절연막의 일부 또는 전부가 화학식 ABO3로 표시되며 A 가 Ba, Sr, Pb, Ca, La, Li, K 의 그룹 중 적어도 한 종류인 원소이며, B 가 Zr, Ti, Ta, Nb, Mg, Mn, Fe, Zn, W 의 그룹 중 적어도 한 종류인 원소이고; 다른 한편, 화학식이 (Bi2O2)(Am-1BmO3m+1) (m = 1, 2, 3, 4, 5)로 표시되어 A 가 Ba, Sr, Pb, Ca, K, Bi 의 그룹 중 적어도 한 종류인 원소이며, B 가 Nb, Ta, Ti, W 의 그룹 중 적어도 1 종류인 원소이고; 또는 Ta2O5에 의하여 표현되는 화합물에 의하여 형성되는 것을 특징으로 한다.
본 발명의 4 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 자연계에 존재하는 중수소와 수소의 비율보다도 높은 비율로 중수소를 포함하는 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 5 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를 형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 중수소를 포함하지만 수소를 포함하지 않는 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 6 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를 형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 자연계에 존재하는 중수소와 수소의 비율보다도 큰 비율로 중수소를 포함하는 분위기에서 열처리를 실시하는 공정; 및 산소 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 7 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를 형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 중수소를 포함하고, 또한 수소를 포함하지 않는 분위기에 있어서 열처리를 실시하는 공정과; 및 산소 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 8 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를 형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 자연계에 존재하는 중수소와 수소의 비율보다도 큰 비율로 중수소를 포함하는 분위기에서 열처리를 실시하는 공정; 및 질소 또는 불활성 가스 또는 그 혼합 가스의 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
본 발명의 9 실시형태에 따른 반도체 기억장치의 제조방법은 트랜지스터를형성하는 공정과; 박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과; 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및 상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하는 반도체 기억장치의 제조방법에 있어서, 게이트 절연막을 형성한 후에 중수소를 포함하고, 또한 수소를 포함하지 않는 분위기에 있어서 열처리를 실시하는 공정과; 및 질소 또는 불활성 가스 또는 그 혼합 가스의 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 한다.
이하에서, 본 발명이 도면을 참조하여 상세하게 설명된다.
도 1 은 본 발명의 제 1 실시예를 설명하기 위한 반도체 기억장치의 단면도이다. 참조 번호 101 은 실리콘 기판, 102 는 비소를 주입한 실리콘으로 이루어지는 트랜지스터의 소스부와 드레인부, 103 은 비소를 주입한 폴리 실리콘으로 이루어지는 트랜지스터의 게이트부, 104 는 SiO2로 이루어지는 트랜지스터의 게이트 절연막, 105 는 인을 주입한 폴리 실리콘으로 이루어지는 용량 콘택트부, 106 은 주로 SiO2로 이루어지는 층간 절연막, 107 은 Ru/TiN/TiSix막으로 형성된 하부 전극막, 108 은 (Ba,Sr)TiO3으로 이루어지는 고유전율막으로 이루어지는 용량 절연막, 109 는 Ru 로 이루어지는 상부 전극막을 나타낸다.
종래의 반도체 기억장치는 게이트 절연막 (104) 과 실리콘 기판 (101) 의 계면에 존재하는 실리콘 원자의 미결합이 주로 수소 원자와 결합하고, 중수소 원자가 자연계에 존재하는 비율인 0.015% 으로 존재한다. 이와 같은 종래의 구조에서, 트랜지스터의 임계 전압이 소정의 값으로 유지되어도, (Ba,Sr)TiO3으로 이루어지는 고유전율막의 누출 전류는 너무 커서 반도체 기억장치를 동작할 수 없다.
한편, 본 발명의 반도체 기억장치에 있어서, 게이트 절연막 (104) 과 실리콘 기판 (101) 의 계면에 존재하는 실리콘 원자의 미결합은 중수소 원자와 결합되어, (Ba,Sr)TiO3로 이루어지는 고유전율막의 누출 전류의 증가를 방지하며, 충분한 전하의 유지 특성을 가지는 반도체 기억장치로서 우수한 동작을 나타낸다. 또한 트랜지스터의 임계 전압의 소정값이 본 발명에서 얻어진다.
도 3 은 본 발명의 제 2 실시예를 설명하기 위한 반도체 기억장치의 단면도이다. 도면을 참조하여, 실리콘 기판 (101), 비소를 주입한 실리콘으로 이루어지는 트랜지스터의 소스부와 드레인부 (102), 비소를 주입한 폴리 실리콘으로 이루어지는 트랜지스터의 게이트부 (103), SiO2막으로 이루어지는 트랜지스터의 게이트 절연막 (104), 주로 SiO2막으로 이루어지는 층간 절연막 (106), Ir/IrO2막으로 이루어지는 하부 전극막 (107), 강유전체 Pb(Zr,Ti)O3막으로 이루어지는 용량 절연막 (108), Ir/IrO2막으로 이루어지는 상부 전극막 (109), 주로 SiO2로 이루어지는 제 2 층간 절연막 (110), 주로 Al/TiN/Ti 막으로 이루어지는 국소 배선부 (111) 가 반도체 기억장치를 형성하는 순서로 형성된다.
종래의 장치에서는, 게이트 절연막 (104) 과 실리콘 기판 (101) 의 계면에 존재하는 실리콘 원자의 미결합이 주로 수소 원자와 결합되고, 중수소 원자는 자연계에 존재하는 비율인 0.015% 로 존재한다. 이와 같은 종래의 구조에서는, 임계 전압은 소정의 값으로 제어되고, 도 4 에 도시된 바와 같이 Pb(Zr,Ti)O3의 히스테리시스 특성이 소실되며, 비휘발성 동작을 수행하기 위하여 반도체 기억장치를 사용하는 것이 불가능하다.
한편, 본 발명의 반도체 기억장치에 있어서는, 게이트 절연막 (104) 과 실리콘 기판 (101) 의 계면에서의 실리콘 원자의 미결합이 중수소 원자와 결합되며, 도 4 에 도시된 바와 같이, 강유전체 Pb(Zr,Ti)O3의 히스테리시스 특성이 나타나기 때문에, 전원이 중단된 후에도 본 장치는 충분한 전하를 유지할 수 있는 반도체 기억장치로서 동작한다. 또한, 트랜지스터의 임계 전압의 소정 값이 얻어진다.
도 5 는 본 발명의 제 3 실시예를 설명하기 위한 반도체 기억장치의 대표적인 제조 공정의 순서를 도시한다. 종래의 제조 기술에서는, 트랜지스터의 임계 전압을 소정의 값으로 제어하기 위하여, 수소 분위기에서의 열처리는 커버막을 형성하는 공정 직전에 실시된다. 수소에서의 열처리가 트랜지스터의 정상 동작을 보장하지만, 고유전율막의 누출 전류는 수소에 의한 감소에 기인한 고유전율막의 결정성의 저하 때문에 증대한다.
한편, 본 발명의 반도체 기억장치의 제조 공정은 종래의 수소 열처리 대신에 중수소 분위기 중의 열처리를 포함하며, 커버막 형성 이전의 중수소에서의 열처리 후에 공정은 예를 들어, 산소 중, 600℃ 에서, 1시간 동안의 회복 열처리 공정을 더 포함한다. 실리콘 원자에 대한 중수소 원자의 결합 에너지가 수소 원자의 결합 에너지보다 크기 때문에, 중수소 원자는 중수소에서의 열처리 후의 회복 열처리에 의해 이탈되지 않는다. 결과적으로, 본 발명의 제조 공정을 사용함으로써, 게이트 절연막과 실리콘 기판 사이의 실리콘 원자의 미결합이 중수소에 의하여 종단되는 한편, 고유전율막의 누출 특성이 중수소 열처리 전의 특성으로 회복시키는 것이 가능하다.
종래의 기술에서는, 회복 열처리를 실시하여 고유전율막의 누출 특성이 완전하게 원래의 상태로 회복되지 않고, 회복 열처리 공정이 실리콘 원자의 미결합과 결합된 수소 원자를 용이하게 이탈시켜서, 임계 전압이 소정의 값으로부터 쉬프트된다. 본 발명의 제조 공정을 채용함으로써, 누출 특성이 양호한 고유전율막을 사용한 박막 캐패시터와 소정의 임계 전압을 가지는 트랜지스터가 동일 기판상에 집적화되는 반도체 기억장치를 제조하는 것이 가능하다.
반대로, 회복 열처리는 질소 또는 불활성 가스 또는 그 혼합물을 포함하는 분위기에서 수행될 수 있다. 예를 들어, 질소 분위기 중에 600℃, 1 시간 동안의 회복 열처리에 의해, 반도체 기억장치의 메탈 배선부의 산화를 억제하는 한편, 유전율막의 격자 결정의 결점을 종단시킬 수 있어서, 반도체 기억장치의 누출 특성을 향상한다.
도 6 은 본 발명의 제 4 실시예를 설명하는 반도체 기억장치의 대표적인 제조 공정을 도시하는 흐름도이다. 종래에, 수소에서의 열처리는 커버막 형성공정 직전에 실시된다. 트랜지스터의 정상적인 동작이 확보되어도, 강유전체막의 히스테리시스 특성은 수소에 의한 감소로 인하여 사라진다.
반대로, 본 발명의 제조 공정에서는, 중수소에서의 열처리 공정이 종래의 수소에서의 열처리 대신으로 채용되며, 예를 들어, 600℃ 에서 1시간 동안 산소의 열처리 공정은 커버막 형성 공정 직전에 종래의 공정에 추가된다. 실리콘 원자의 미결합과 중수소 원자의 결합 에너지가 실리콘 원자의 미결합과 수소와의 결합 에너지보다 크기 때문에, 중수소는 회복 열처리에 의하여 실리콘 원자로부터 이탈되지 않는다. 따라서, 트랜지스터의 게이트 절연막 및 실리콘 기판 사이의 실리콘 원자의 미결함이 중수소에 의하여 종단된 것처럼 유지되는 한편, 본 발명의 회복 열처리로 인하여 강유전체막의 히스테리시스 특성을 중수소 열처리 이전의 상태로 회복할 수 있다.
종래의 반도체 기억장치에서, 회복 열처리는 강유전체막의 히스테리시스 특성을 원래의 상태로 완전하게 회복시킬 수 없으며, 실리콘 원자의 미결합과 접속된 수소 원자는 자유롭게 되어, 반도체 기억장치의 트랜지스터의 임계 전압을 소정의 값으로부터 쉬프트시킨다.
본 발명의 제조 공정으로 인하여, 누출 특성이 양호한 고유전율막으로 이루어지는 박막 캐패시터와 소정의 임계 전압을 가지는 트랜지스터가 동일 기판상에 집적화되는 반도체 기억장치를 제조하는 것이 가능하다.
회복 열처리는 질소 또는 불활성 가스에서 수행될 수 있다. 예를 들어, 질소 분위기 중에 600℃, 1 시간 동안의 회복 열처리에 의해, 반도체 기억장치의메탈 배선부의 산화를 억제하는 한편, 질소에서의 열처리는 유전율막의 격자 결정 결점을 종단시킬 수 있기 때문에, 산소 분위기에서와 같은 효과를 나타낸다.
상기 본 발명의 제 1 내지 제 4 실시예의 설명에 있어서, (Ba,Sr)TiO3는 고유전율막의 예로서 주어지고, Pb(Zr,Ti)O3은 강유전체막의 예로서 주어진다. 하지만, 고유전율 및 강유전체 재료의 예가 화학식 ABO3로 표시되는 화합물을 포함하며, A 가 Ba, Sr, Pb, Ca, La, Li, K 의 그룹 중 적어도 한 종류 이상; B 가 Zr, Ti, Ta, Nb, Mg, Mn, Fe, Zn, W 의 그룹 중 적어도 한 종류 이상의 원소를 포함하며; ABO3로 표시되는 화합물의 예는 SrTiO3, PbTiO3, (Pb,La)(Zr,Ti)O3, Pb(Mg,Nb)O3, Pb(Mg,W)O3, Pb(Zn,Nb)O3, LiTaO3, LiNbO3, KTaO3및 KNbO3를 포함한다.
또한 고유전율 및 강유전체 재료의 예가 화학식 (Bi2O2)(Am-1BmO3m+1)(m=1, 2, 3, 4, 5)으로 표시되는 화합물을 포함하며, A 가 Ba, Sr, Pb, Ca, K, Bi 의 그룹 중 적어도 한 종류 이상; B 가 Nb, Ta, Ti, W 의 그룹 중 적어도 1 종류 이상의 원소를 포함하며; (Bi2O2)(Am-1BmO3m+1)(m=1, 2, 3, 4, 5)로 표시되는 화합물의 예는 Bi4Ti3O12, SrBi2Ta2O9, SrBi2Nb2O9를 포함하고; 화학식 Ta2O5와 같은 또 다른 예도 포함된다.
본 발명의 제 1 내지 제 4 의 실시예의 설명에 있어서, 고유전율막 또는 강유전체막에 접한 예로서 Ru, Ir 또는 IrO2이 참조되어도, 유전율막으로서의 누출특성 또는 강유전체막의 히스테리시스 특성이 만족스럽게 얻어질 수 있으면, 어떤 재료도 사용될 수 있다. 바람직한 재료는 Ru, Re, Os, Ir, Rh, W 또는 그 산화물의 메탈; 실리사이드로부터 선택된 적어도 1 종류 이상의 재료; 및 Pt, Pd, Rh 의 중에서 선택된 최소한 1 종류 이상의 재료를 포함한다. 특히, Ru 는 용이하게 미세 가공이 가능하기 때문에 바람직하며, Ir 또는 IrO2는 강유전체막의 분극 피로 특성의 열화를 억제할 수 있기 때문에 바람직하다.
이상에서 설명한 바와 같이, 본 발명의 반도체 기억장치는 다음과 같은 효과를 가진다.
반도체 기억장치의 제 1 효과는 트랜지스터의 임계 전압을 소정의 값으로 유지하는 한편, 고유전율막으로 이루어진 박막 캐패시터의 누출 전류를 낮은 레벨로 유지하고 허용 가능한 레벨 외부로 증가하지 않도록 할 수 있는 것이다.
게이트 절연막 및 실리콘 기판 사이의 계면에서 실리콘 원자의 미결합이 중수소에 의하여 종단되고, 고유전율막의 누출 특성을 필요한 레벨로 유지하기 충분한, 고유전율막의 열처리가 수행되기 때문에, 이러한 효과가 얻어진다.
본 발명의 기억장치의 제 2 효과는 트랜지스터의 임계 전압이 소정의 값에 유지되는 한편, 박막 캐패시터의 필요한 히스테리시스 특성을 얻을 수 있는 것이다.
게이트 절연막 및 실리콘 기판 사이의 계면에서 실리콘 원자의 미결합이 중수소에 의하여 종단되고, 강유전체막의 히스테리시스 특성을 바람직한 모양으로 유지하기 충분한, 강유전체막의 열처리가 수행되기 때문에, 이러한 효과가 얻어진다.
제 3 효과는 본 기억장치의 제조방법으로 인하여 고유전율막 또는 강유전체막으로 이루어지는 박막 캐패시터가 캐패시터로서의 성능을 나타내며 또한 트랜지스터가 장기간의 신뢰성을 제공하도록 허용한다.
게이트 절연막 및 실리콘 기판 사이의 계면에서 실리콘 원자의 미결합이 중수소에 의하여 종단되어, 핫 캐리어의 내구성을 연장하게 되고, 고유전율막의 누출 특성을 필요한 레벨로 유지하며 강유전체막의 히스테리시스 특성을 유지하기에 충분한, 유전율막의 열처리가 수행되기 때문에, 이러한 효과가 얻어진다.
Claims (9)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 반도체 기억장치의 제조방법에 있어서,트랜지스터를 형성하는 공정과;박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과;상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하고,박막 캐패시터를 형성한 후에 자연계에 존재하는 중수소와 수소의 비율보다도 큰 비율로 중수소를 포함하는 분위기에서 열처리를 실시하는 공정; 및산소 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
- 반도체 기억장치의 제조방법에 있어서,트랜지스터를 형성하는 공정과;박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과;상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하고,박막 캐패시터를 형성한 후에 중수소를 포함하고, 또한 수소를 포함하지 않는 분위기 하에서 열처리를 실시하는 공정과; 및산소 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
- 반도체 기억장치의 제조방법에 있어서,트랜지스터를 형성하는 공정과;박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과;상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하고,박막 캐패시터를 형성한 후에 자연계에 존재하는 중수소와 수소의 비율보다도 큰 비율로 중수소를 포함하는 분위기에서 열처리를 실시하는 공정; 및질소 또는 불활성 가스 또는 그 혼합 가스의 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
- 반도체 기억장치의 제조방법에 있어서,트랜지스터를 형성하는 공정과;박막 캐패시터의 용량 절연막의 일부 또는 전부로 고유전율막 또는 강유전체막을 사용함으로써 박막 캐패시터를 형성하는 공정과;상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 분리하는 공정과; 및상기 트랜지스터와 상기 박막 캐패시터를 전기적으로 접속하는 공정을 포함하고,박막 캐패시터를 형성한 후에 중수소를 포함하고, 또한 수소를 포함하지 않는 분위기에 있어서 열처리를 실시하는 공정과; 및질소 또는 불활성 가스 또는 그 혼합 가스의 분위기 하에서 열처리를 실시하는 공정을 더 포함하는 것을 특징으로 하는 반도체 기억장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP98-247589 | 1998-09-01 | ||
| JP24758998A JP3250527B2 (ja) | 1998-09-01 | 1998-09-01 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000022733A KR20000022733A (ko) | 2000-04-25 |
| KR100359356B1 true KR100359356B1 (ko) | 2002-10-31 |
Family
ID=17165762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990034145A KR100359356B1 (ko) | 1998-09-01 | 1999-08-18 | 반도체 기억장치의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20020000590A1 (ko) |
| JP (1) | JP3250527B2 (ko) |
| KR (1) | KR100359356B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005100659A (ja) * | 2000-01-14 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 強誘電体材料あるいは高誘電体材料又はこれらを用いた半導体記憶装置及びその製造方法 |
| JP4091265B2 (ja) * | 2001-03-30 | 2008-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3723173B2 (ja) | 2002-11-06 | 2005-12-07 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6939815B2 (en) * | 2003-08-28 | 2005-09-06 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric |
| KR100568516B1 (ko) * | 2004-02-24 | 2006-04-07 | 삼성전자주식회사 | 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법 |
| WO2011004874A1 (ja) * | 2009-07-09 | 2011-01-13 | 株式会社村田製作所 | アンチヒューズ素子 |
| US10374154B1 (en) | 2018-01-18 | 2019-08-06 | Globalfoundries Inc. | Methods of shielding an embedded MRAM array on an integrated circuit product comprising CMOS based transistors |
| US10439129B2 (en) | 2018-01-18 | 2019-10-08 | Globalfoundries Inc. | Shielded MRAM cell |
| KR102703724B1 (ko) * | 2019-08-08 | 2024-09-05 | 삼성전자주식회사 | 유전체 물질층을 포함하는 박막 구조체 및 이를 구비하는 전자소자 |
| JP2023049755A (ja) | 2021-09-29 | 2023-04-10 | 東京エレクトロン株式会社 | 基板処理方法、および基板処理装置 |
| JP2023154323A (ja) | 2022-04-06 | 2023-10-19 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| JP2023178837A (ja) | 2022-06-06 | 2023-12-18 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994019829A1 (en) * | 1993-02-19 | 1994-09-01 | National Semiconductor Corporation | Semiconductor device comprising deuterium atoms |
| JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1998
- 1998-09-01 JP JP24758998A patent/JP3250527B2/ja not_active Expired - Fee Related
-
1999
- 1999-08-05 US US09/368,926 patent/US20020000590A1/en not_active Abandoned
- 1999-08-18 KR KR1019990034145A patent/KR100359356B1/ko not_active IP Right Cessation
-
2002
- 2002-07-03 US US10/189,078 patent/US20020175358A1/en not_active Abandoned
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994019829A1 (en) * | 1993-02-19 | 1994-09-01 | National Semiconductor Corporation | Semiconductor device comprising deuterium atoms |
| JPH1012609A (ja) * | 1996-06-21 | 1998-01-16 | Toshiba Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020000590A1 (en) | 2002-01-03 |
| JP3250527B2 (ja) | 2002-01-28 |
| KR20000022733A (ko) | 2000-04-25 |
| US20020175358A1 (en) | 2002-11-28 |
| JP2000077621A (ja) | 2000-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6548368B1 (en) | Method of forming a MIS capacitor | |
| KR100236691B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH11330411A (ja) | 半導体記憶装置及びその製造方法 | |
| KR100706847B1 (ko) | 상부 전극 상에 스트론튬 루테늄 산화물 보호층을형성하는 방법 | |
| US20020164850A1 (en) | Single transistor rare earth manganite ferroelectric nonvolatile memory cell | |
| KR100359356B1 (ko) | 반도체 기억장치의 제조방법 | |
| JPH11126881A (ja) | 高強誘電体薄膜コンデンサを有する半導体装置及びその製造方法 | |
| US20070228431A1 (en) | Semiconductor device and its manufacturing method | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| JP3274326B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11111930A (ja) | 半導体記憶素子の製造方法 | |
| US20050136555A1 (en) | Method of manufacturing semiconductor device | |
| US6495412B1 (en) | Semiconductor device having a ferroelectric capacitor and a fabrication process thereof | |
| JPH09246496A (ja) | 誘電体薄膜形成方法及びこれを用いた半導体装置の製造方法 | |
| US6872618B2 (en) | Methods of forming ferroelectric capacitors with metal oxide for inhibiting fatigue | |
| JP2002289810A (ja) | 半導体装置およびその製造方法 | |
| KR20000014388A (ko) | 강유전체 메모리 커패시터 및 그 제조방법 | |
| KR100247884B1 (ko) | 강유전 물질의 분극을 이용하는 불휘발성 반도체 메모리 | |
| JPH0982915A (ja) | 半導体装置の製造方法 | |
| JP2000156473A (ja) | 半導体装置およびその製造方法、キャパシタの製造方法 | |
| US6531729B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2001210795A (ja) | 誘電体素子 | |
| JP3317295B2 (ja) | 容量素子の製造方法 | |
| JP2007081443A (ja) | 半導体装置およびその製造方法 | |
| JP3232661B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061011 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |