JP3008495B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3008495B2 JP3008495B2 JP3512862A JP51286291A JP3008495B2 JP 3008495 B2 JP3008495 B2 JP 3008495B2 JP 3512862 A JP3512862 A JP 3512862A JP 51286291 A JP51286291 A JP 51286291A JP 3008495 B2 JP3008495 B2 JP 3008495B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- oxygen
- ferroelectric
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000009792 diffusion process Methods 0.000 claims description 83
- 229910052760 oxygen Inorganic materials 0.000 claims description 77
- 239000001301 oxygen Substances 0.000 claims description 77
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 70
- 239000003990 capacitor Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 41
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052698 phosphorus Inorganic materials 0.000 claims description 12
- 239000011574 phosphorus Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 11
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052796 boron Inorganic materials 0.000 claims description 8
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 2
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 2
- 230000002265 prevention Effects 0.000 claims 4
- 239000011229 interlayer Substances 0.000 description 33
- 238000000137 annealing Methods 0.000 description 21
- 239000010410 layer Substances 0.000 description 15
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 15
- 239000011521 glass Substances 0.000 description 14
- 239000012535 impurity Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 229910003781 PbTiO3 Inorganic materials 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910020698 PbZrO3 Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052810 boron oxide Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Description
本発明は、不揮発性メモリ等に適用可能の強誘電体キ
ャパシタ等の強誘電体を備えた半導体装置に関する。
ャパシタ等の強誘電体を備えた半導体装置に関する。
印加電圧の正逆極性により分極反転可能の強誘電体を
用いた不揮発性メモリは、情報書き込み時間と情報読み
出し時間が原理的に等しい。また静止状態（バックアッ
プ時）は電圧無印加でも分極（残留分極）が保持される
ため、理想的な不揮発性メモリとして有望視されてい
る。 従来、強誘電体キャパシタを用いた半導体不揮発性メ
モリとしては、米国特許4149302号のように、シリコン
（Si）基板上に強誘電体キャパシタを集積した構造のも
のや、米国特許3832700号のように、MIS型トランジスタ
のゲート電極上に強誘電体膜を配置した構造のものが提
案されている。 不揮発性メモリセルは、一般的に、図９に示すよう
に、ワード線Ｗに接続されたゲート電極Ｇとビット線Ｂ
に接続されたドレイン電極Ｄと強誘電体キャパシタＣの
一方の電極に接続されたソース電極ＳをもつＮ型トラン
ジスタTrを有し、強誘電体キャパシタＣの他方の電極が
プレート線Ｐに接続された回路構成である。このような
メモリセルの現実的な半導体構造としては、最近では図
10に示すものが提案されている。図10に示す半導体構造
は、Ｐ型シリコン基板１上のゲート酸化膜２を介して形
成されたポリシリコン（多結晶シリコン）のゲート電極
３と、セルフアラインによりシリコン基板１内に拡散形
成された高濃度Ｎ型のソース領域４及びドレイン領域５
とからなるＮ型MOSトランジスタTrと、素子分離用の局
所酸化膜（LOCOS）６上において燐ガラス等の層間絶縁
膜７の上に形成された強誘電体キャパシタＣを有し、層
間絶縁膜７上の強誘電体キャパシタＣは、白金（Pt）等
の下部電極８、PZT等の強誘電体膜９及びアルミニウム
（Al）の上部電極10が順次積層形成されてなるものであ
る。そして、高濃度の拡散領域たるソース領域と上部電
極10とはコンタクト孔11を介してAlの配線12をもって接
続されている。なお、13は燐ガラス等の第２層間絶縁膜
である。 さて、強誘電体は酸化物であるため、結晶性の改善の
ために酸素アニールを強誘電体膜９の形成後に行なう必
要がある。酸素アニールを行なうと強誘電体膜の結晶性
は改善されるが、反面トランジスタ部分においては、酸
素がシリコン界面まで拡散していき、界面準位を発生さ
せ、しきい値電圧を変動させたりソース及びドレインの
拡散層リーク電流を増加させたりしてしまう。 また図10のように局所酸化膜６上の層間絶縁膜７を介
して強誘電体キャパシタＣを形成した構造では、局所酸
化膜６上のスペースを有効活用して強誘電体キャパシタ
Ｃが形成されているものの、ソース領域11から上部電極
10までと、また上部電極10からプレート線Ｐまでの配線
12の長さが冗長化しており、メモリセル占有面積の増大
を招いている。そこで本発名者は、図11に示すような強
誘電体膜９をソース領域４上に直接堆積したメモリセル
構造を試作した。強誘電体膜９の上にポリシリコンの上
部電極配線14が形成され、燐ガラスなどの層間絶縁膜15
に開けられたコンタクトを介して、Ptなどの下部電極８
が形成されている。このような構造においても、強誘電
体膜９の形成後においては、その膜の結晶性を改善して
比誘電率Esを高めるために酸素アニール処理を施す必要
があり、酸素アニールを行なうと前述したようにトラン
ジスタのしきい値電圧が変化したり、リーク電流が増え
てしまい正常なメモリ動作ができなくなってしまった。 このような理由により、図10や図11に示す構造は、上
述したように、強誘電体の機能とトランジスタの機能を
両立させることができないという問題点を有していた。 そこで本発明は、上記各構造の問題点に鑑み、強誘電
体を用いた不揮発性メモリとしての機能を損なわずに、
トランジスタの機能を達成した構造の強誘電体を備えた
半導体装置を提供することにある。
用いた不揮発性メモリは、情報書き込み時間と情報読み
出し時間が原理的に等しい。また静止状態（バックアッ
プ時）は電圧無印加でも分極（残留分極）が保持される
ため、理想的な不揮発性メモリとして有望視されてい
る。 従来、強誘電体キャパシタを用いた半導体不揮発性メ
モリとしては、米国特許4149302号のように、シリコン
（Si）基板上に強誘電体キャパシタを集積した構造のも
のや、米国特許3832700号のように、MIS型トランジスタ
のゲート電極上に強誘電体膜を配置した構造のものが提
案されている。 不揮発性メモリセルは、一般的に、図９に示すよう
に、ワード線Ｗに接続されたゲート電極Ｇとビット線Ｂ
に接続されたドレイン電極Ｄと強誘電体キャパシタＣの
一方の電極に接続されたソース電極ＳをもつＮ型トラン
ジスタTrを有し、強誘電体キャパシタＣの他方の電極が
プレート線Ｐに接続された回路構成である。このような
メモリセルの現実的な半導体構造としては、最近では図
10に示すものが提案されている。図10に示す半導体構造
は、Ｐ型シリコン基板１上のゲート酸化膜２を介して形
成されたポリシリコン（多結晶シリコン）のゲート電極
３と、セルフアラインによりシリコン基板１内に拡散形
成された高濃度Ｎ型のソース領域４及びドレイン領域５
とからなるＮ型MOSトランジスタTrと、素子分離用の局
所酸化膜（LOCOS）６上において燐ガラス等の層間絶縁
膜７の上に形成された強誘電体キャパシタＣを有し、層
間絶縁膜７上の強誘電体キャパシタＣは、白金（Pt）等
の下部電極８、PZT等の強誘電体膜９及びアルミニウム
（Al）の上部電極10が順次積層形成されてなるものであ
る。そして、高濃度の拡散領域たるソース領域と上部電
極10とはコンタクト孔11を介してAlの配線12をもって接
続されている。なお、13は燐ガラス等の第２層間絶縁膜
である。 さて、強誘電体は酸化物であるため、結晶性の改善の
ために酸素アニールを強誘電体膜９の形成後に行なう必
要がある。酸素アニールを行なうと強誘電体膜の結晶性
は改善されるが、反面トランジスタ部分においては、酸
素がシリコン界面まで拡散していき、界面準位を発生さ
せ、しきい値電圧を変動させたりソース及びドレインの
拡散層リーク電流を増加させたりしてしまう。 また図10のように局所酸化膜６上の層間絶縁膜７を介
して強誘電体キャパシタＣを形成した構造では、局所酸
化膜６上のスペースを有効活用して強誘電体キャパシタ
Ｃが形成されているものの、ソース領域11から上部電極
10までと、また上部電極10からプレート線Ｐまでの配線
12の長さが冗長化しており、メモリセル占有面積の増大
を招いている。そこで本発名者は、図11に示すような強
誘電体膜９をソース領域４上に直接堆積したメモリセル
構造を試作した。強誘電体膜９の上にポリシリコンの上
部電極配線14が形成され、燐ガラスなどの層間絶縁膜15
に開けられたコンタクトを介して、Ptなどの下部電極８
が形成されている。このような構造においても、強誘電
体膜９の形成後においては、その膜の結晶性を改善して
比誘電率Esを高めるために酸素アニール処理を施す必要
があり、酸素アニールを行なうと前述したようにトラン
ジスタのしきい値電圧が変化したり、リーク電流が増え
てしまい正常なメモリ動作ができなくなってしまった。 このような理由により、図10や図11に示す構造は、上
述したように、強誘電体の機能とトランジスタの機能を
両立させることができないという問題点を有していた。 そこで本発明は、上記各構造の問題点に鑑み、強誘電
体を用いた不揮発性メモリとしての機能を損なわずに、
トランジスタの機能を達成した構造の強誘電体を備えた
半導体装置を提供することにある。
本発明は、基本的には、半導体基体ないし半導体基板
の主表面または内部における強誘電体の形成構造を提供
するものである。代表的な半導体基板としてはシリコン
基板があるが、ガリウム砒素等の化合物半導体なども同
様なように、酸素結合性のある基体に対して適用でき
る。強誘電体形成構造の領域は真性半導体領域でもよい
し、不純物拡散領域のＮ型またはＰ型領域でも構わな
い。不純物拡散領域としてはMIS型トランジスタのソー
ス領域またはドレイン領域やバイポーラ・トランジスタ
の３電極の拡散領域などが代表例であるが、能動素子の
活性領域に限らず、拡散抵抗層やストッパ領域などの受
動素子の各領域の上に強誘電体形成構造を実現すること
ができる。素子分離上や拡散領域上に積み上げ的に強誘
電体キャパシタ構造を実現する場合は勿論のこと、トレ
ンチ内にも強誘電体形成構造を実現できる。即ち、本発
明の講じた手段は、半導体基体と強誘電体の電極との間
において、酸素拡散防止膜の挟み込み構造を採用する点
にある。つまり、本発明では、半導体基体、酸素拡散防
止膜、電極、及び強誘電体膜の順の積層構造を採用す
る。強誘電体としては、一般にPbTiO3,PZT（PbTiO3,PbZ
rO3）またはPLZT（La,PbTiO3,PbZrO3）などが用いられ
るそしてこの種の強誘電体膜は例えばスパッタ法で成膜
され、その後、誘電率等を改善するために酸素アニール
処理を必要とする。強誘電体膜の電極は例えばPtやPd
で、強誘電体膜の結晶の格子常数が近いPtが望ましい。 酸素拡散防止膜は、例えばSiN膜,SiON膜などのように
窒化ケイ素を主成分とする膜であり、さらに酸素拡散防
止膜と電極との間に酸化ケイ素を主成分とする膜を挟み
込んでもよい。この酸化ケイ素膜はリンやボロン、ガリ
ウム、砒素などの不純物が含まれていてもよい。このよ
うな酸素拡散防止膜を半導体基体と電極との間に挟み込
んだ構造は、上記の酸素アニール処理における半導体基
体の界面への酸素の拡散を防止し、酸素のシリコン界面
への拡散を防止ししきい値電圧の変動やリーク電流の発
生を阻止する。それ故、強誘電体の機能とトランジスタ
の機能を両立させることができ、強誘電体メモリが実現
できる。 また本発明の第２の手段としては、半導体基体に形成
された拡散層への接続孔部分で上述の酸素拡散防止膜を
シリコン界面と接触させる構造としたものである。拡散
層の接続孔からの酸素の拡散を防ぐためである。 本発明の半導体装置の構造によると、半導体基体、酸
素拡散防止膜、電極、及び強誘電体膜の順の積層構造を
採用することにより、酸素拡散防止膜は酸素アニール処
理の際に酸素の半導体基体界面への拡散を防止するた
め、シリコン界面への酸素の拡散を防止しトランジスタ
への酸素アニールの悪影響を阻止する。 図面の簡単な説明 図１は本発明の実施例１の主要断面図である。 図２は本発明の実施例２の主要断面図である。 図３は本発明の変形例の実施例３の主要断面図であ
る。 図４は本発明の変形例の実施例４の主要断面図であ
る。 図５は本発明の第２の手段の実施例５の主要断面図で
ある。 図６は本発明の実施例６の主要断面図である。 図７は本発明の実施例７の主要断面図である。 図８は本発明の第２の手段の実施例８の主要断面図で
ある。 図９は不揮発性メモリを示す回路図である。 図10は従来技術に係わる強誘電体キャパシタを備えた
半導体装置を示す主要断面図である。 図11は従来技術に係わる強誘電体キャパシタを備えた
半導体装置の別例を示す主要断面図である。
の主表面または内部における強誘電体の形成構造を提供
するものである。代表的な半導体基板としてはシリコン
基板があるが、ガリウム砒素等の化合物半導体なども同
様なように、酸素結合性のある基体に対して適用でき
る。強誘電体形成構造の領域は真性半導体領域でもよい
し、不純物拡散領域のＮ型またはＰ型領域でも構わな
い。不純物拡散領域としてはMIS型トランジスタのソー
ス領域またはドレイン領域やバイポーラ・トランジスタ
の３電極の拡散領域などが代表例であるが、能動素子の
活性領域に限らず、拡散抵抗層やストッパ領域などの受
動素子の各領域の上に強誘電体形成構造を実現すること
ができる。素子分離上や拡散領域上に積み上げ的に強誘
電体キャパシタ構造を実現する場合は勿論のこと、トレ
ンチ内にも強誘電体形成構造を実現できる。即ち、本発
明の講じた手段は、半導体基体と強誘電体の電極との間
において、酸素拡散防止膜の挟み込み構造を採用する点
にある。つまり、本発明では、半導体基体、酸素拡散防
止膜、電極、及び強誘電体膜の順の積層構造を採用す
る。強誘電体としては、一般にPbTiO3,PZT（PbTiO3,PbZ
rO3）またはPLZT（La,PbTiO3,PbZrO3）などが用いられ
るそしてこの種の強誘電体膜は例えばスパッタ法で成膜
され、その後、誘電率等を改善するために酸素アニール
処理を必要とする。強誘電体膜の電極は例えばPtやPd
で、強誘電体膜の結晶の格子常数が近いPtが望ましい。 酸素拡散防止膜は、例えばSiN膜,SiON膜などのように
窒化ケイ素を主成分とする膜であり、さらに酸素拡散防
止膜と電極との間に酸化ケイ素を主成分とする膜を挟み
込んでもよい。この酸化ケイ素膜はリンやボロン、ガリ
ウム、砒素などの不純物が含まれていてもよい。このよ
うな酸素拡散防止膜を半導体基体と電極との間に挟み込
んだ構造は、上記の酸素アニール処理における半導体基
体の界面への酸素の拡散を防止し、酸素のシリコン界面
への拡散を防止ししきい値電圧の変動やリーク電流の発
生を阻止する。それ故、強誘電体の機能とトランジスタ
の機能を両立させることができ、強誘電体メモリが実現
できる。 また本発明の第２の手段としては、半導体基体に形成
された拡散層への接続孔部分で上述の酸素拡散防止膜を
シリコン界面と接触させる構造としたものである。拡散
層の接続孔からの酸素の拡散を防ぐためである。 本発明の半導体装置の構造によると、半導体基体、酸
素拡散防止膜、電極、及び強誘電体膜の順の積層構造を
採用することにより、酸素拡散防止膜は酸素アニール処
理の際に酸素の半導体基体界面への拡散を防止するた
め、シリコン界面への酸素の拡散を防止しトランジスタ
への酸素アニールの悪影響を阻止する。 図面の簡単な説明 図１は本発明の実施例１の主要断面図である。 図２は本発明の実施例２の主要断面図である。 図３は本発明の変形例の実施例３の主要断面図であ
る。 図４は本発明の変形例の実施例４の主要断面図であ
る。 図５は本発明の第２の手段の実施例５の主要断面図で
ある。 図６は本発明の実施例６の主要断面図である。 図７は本発明の実施例７の主要断面図である。 図８は本発明の第２の手段の実施例８の主要断面図で
ある。 図９は不揮発性メモリを示す回路図である。 図10は従来技術に係わる強誘電体キャパシタを備えた
半導体装置を示す主要断面図である。 図11は従来技術に係わる強誘電体キャパシタを備えた
半導体装置の別例を示す主要断面図である。
次に、本発明に係わる実施例を図面に基づいて説明す
る。 図１は本発明の実施例１に係わる強誘電体キャパシタ
を備えた半導体装置を示す主要断面図である。 この半導体装置は不揮発性メモリで、等価回路的には
図８に示すメモリセルを有するものである。この実施例
では例えば200hm.cmの比抵抗のウェハたるＰ型シリコン
基板21を用い、それにＮ型MOSトランジスタTrと強誘電
体キャパシタＣの構造が形成されている。周知のよう
に、Ｎ型MOSトランジスタTrの半導体構造は、シリコン
基板21上のゲート絶縁膜（シリコン酸化膜）22を介して
形成された燐ドープのポリシリコンたるゲート電極23
と、このゲート電極23をマスクとしセルフアライン（自
己整合）により燐を80KV,5E15cm−２でイオン注入して
形成された基板内の高濃度Ｎ型不純物拡散領域たるソー
ス領域24及びドレイン領域25とからなる。ドレイン領域
25にはコンタクト孔を介して蒸着法やスパッタ法により
形成されたAlの配線電極27が接続されている。26は厚さ
約600nmの素子分離用の局所酸化膜（LOCOS）である。ま
た30は第１層間絶縁膜、33は第２層間絶縁膜で、例え
ば、気相成長法による厚さ約400nmの燐ガラスである。 本実施例では、ゲート電極23と局所酸化膜26との間の
ソース領域24上において強誘電体形成構造たる強誘電体
キャパシタＣの構造体が設けられている。この構造体
は、基体となる強誘電体膜29とこれを上下に挟む電極層
たる上部電極32及び下部電極28を有し、その下部電極28
のうちのソース拡散層への接触部分以外と第１層間絶縁
膜30との間に酸素拡散防止膜31を備えるものである。強
誘電体膜29としてはPbTiO3,PZT（PbTiO3,PbZrO3），ま
たはPLZT（La,PbTiO3,PbZrO3）などで、例えばスパッタ
法で例えば500nmの厚さで形成されている。上部電極と
しては例えば低比抵抗のアルミニウム（Al）で、蒸着法
やスパッタ法により形成されている。下部電極28として
は白金（Pt）またはパラジウム（Pd）で、例えばスタッ
パ法で300nmの厚さで形成されている。白金（Pt）を下
部電極28として選択した場合には、強誘電体膜29のPbTi
O3,PZT,またはPLZTと格子常数が近いので、強誘電体膜2
9に対する酸素アニール処理により同時に結晶性が改質
されるので、良好な電気特性が得られる。第１層間絶縁
膜30と下部電極28とに挟み込まれた酸素拡散防止膜31
は、SiN膜,SiON膜等の窒化ケイ素を主成分とする膜であ
り例えば気相成長法で例えば50nmの厚さで形成される。 このような強誘電体キャパシタを含む半導体装置の形
成法としては、先ず、ソース領域24上を被覆した第１層
間絶縁膜30を形成後に、酸素拡散防止膜31を気相成長法
により形成し、その後第１層間絶縁膜30と酸素拡散防止
膜31にコンタクト孔の窓明けを行い、下部電極28及び強
誘電体膜29をそれぞれスパッタ法で積層し、従来技術で
あるホト技術により所定のパターンを形成し、例えば従
来技術であるイオン・ミリングにより下部電極28、強誘
電体膜29をエッチングする。しかる後全面を第２層間絶
縁膜28で被覆する。その後、従来技術であるホト・エッ
チング技術により上部電極32及びその配線（プレート
線）やドレイン電極配線27を形成する。 このようにソース領域24の上に導電性反応防止膜31を
介して強誘電体キャパシタＣが積み上げ的に積層されて
いる。このため、ソース領域24と下部電極28との間の配
線平面占有面積を有効的に節約できるので、セル面積の
縮小化が実現されている。またトランジスタ部分には酸
素拡散防止膜が形成されているため、トランジスタのし
きい値電圧の変動や、リーク電流の増加などのない強誘
電体メモリが形成できる。 上述の構造プロセスにおいては、強誘電体膜29の形成
後、酸素を含む雰囲気中で熱処理（酸素アニール処理）
を行なう。これは強誘電体膜29の結晶性を改質して比誘
電率Esを例えば1000以上に高めるためである。 図９に示すような従来の強誘電体キャパシタ構造を有
する不揮発性メモリにおいては、酸素拡散防止膜31が存
在しない場合の情報書換え回数は高温での酸素アニール
が出来ないため、10E5回であったが、本実施例に於て酸
素拡散防止膜としてSiN膜を用いた場合には、500C以上
の酸素アニールが可能となったため、情報書換え回数は
10E9回にまで達した。また強誘電体膜の比誘電率Esとし
ては1500前後の値が得られた。 このようにソース領域24上に縦積み構造の強誘電体キ
ャパシタＣを構築できる利益は、セル面積の縮小比は勿
論のこと、図10の構造と比較して電極接触部分（接触抵
抗部分）を一つ減らすことが出来る。実質的に図10に示
す配線12部分を排除出来るためである。その故、情報書
き込み・読み出し時間の短縮化に寄与する。また図１と
図10の比較から明らかなように、図10の上部電極10が本
例の下部電極28に、図10の下部電極８が本例の上部電極
32にトポロジー的に対応している。本例における下部電
極28はPtを選択することが望ましいが、PtはAlに比して
比抵抗が大である。しかし、本例の下部電極28は膜厚が
薄く接触面積がコンタクト孔のそれよりも大であるの
で、ソース領域24と強誘電体キャパシタＣとの間の抵抗
値は殆ど問題とならない。またプレート線Ｐたる上部電
極32及びその配線はAlで形成可能である。つまりプレー
ト線Ｐが強誘電体29の上に形成できるからである。この
ため、従来に比してセル毎のプレート電位のバラツキが
顕著に改善される。更に、従来は厚いLOCOS上に強誘電
体キャパシタＣが縦積み構成されており、各膜の段差被
覆性に問題があったが、本例ではゲート電極23の両脇に
強誘電体キャパシタＣが形成されているので、段差被覆
性が改善されている。 図２は本発明の実施例２に係わる強誘電体キャパシタ
を備えた半導体装置を示す主要断面図である。なお、同
図において図１に示す部分と同一部分には同一参照記号
を付し、その説明は省略する。この実施例においてもソ
ース領域24上には強誘電体キャパシタＣが積み上げ形成
されている。この実施例においては酸素拡散防止膜35は
第１層間絶縁膜30と燐ガラスなどからなる第３層間絶縁
膜36との間に挟み込まれている。この第３層間絶縁膜の
主たる目的は下部電極28と酸素拡散防止膜35との間のス
トレスを緩和し密着性を向上させることにある。第３層
間絶縁膜36としては不純物を含まない酸化ケイ素でも構
わないが、より好ましくは軟化点の低い燐を１％以上含
んだ燐ガラスや燐及びボロンを１％以上含んだボロンガ
ラスやその他の不純物を含んだ酸化ケイ素がのぞまし
い。アニールの際に軟化することによりストレスを緩和
できるからである。実施例２においては例えば第１層間
絶縁膜を200nmの厚さに、酸素拡散防止膜を50nmの厚さ
に、第３層間絶縁膜を200nmの厚さに形成した。実施例
１、実施例２ともにここで述べた厚み以外の厚さでもな
んら問題はない。 図３は本発明の変形例である実施例３に係わる強誘電
体キャパシタを備えた半導体装置を示す主要断面図であ
る。実施例３は実施例１の応用例であり、実施例３にお
いては下部電極37がソース拡散層４に開孔したコンタク
ト孔上のみに形成されたPtSiやTiSiなどであることであ
る。この場合には酸素拡散防止膜38は強誘電体膜29と第
１層間絶縁膜30との間に形成されている。 図４も本発明の変形例である実施例４に係わる強誘電
体キャパシタを備えた半導体装置を示す主要断面図であ
る。実施例４は実施例２の応用例であり、実施例４にお
いては下部電極37がソース拡散層４に開孔したコンタク
ト孔上のみに形成されたPtSiやTiSiなどであることであ
る。この場合には酸素拡散防止膜39は第１層間絶縁膜30
の上部、第３層間絶縁膜40が強誘電体膜29と酸素拡散防
止膜39との間に形成されている。これらの構造において
も本発明は適用できる。 図５は本発明の第２の手段を実施例１に適用した実施
例に係わる強誘電体キャパシタを備えた半導体装置を示
す主要断面図である。この実施例においてもソース領域
24上に強誘電体キャパシタＣが積み上げ形成されてい
る。この実施例においては酸素拡散防止膜50は実施例１
と同様に第１層間絶縁膜30と下部電極28との間に挟み込
まれている。本発明の第２の手段の主旨は酸素拡散防止
膜50がドレイン拡散層25及びソース拡散層24と、コンタ
クト孔の部分51,52,53,54で接触していることである。
このような構造をとることにより、酸素アニールの際
の、酸素のコンタクト孔からのトランジスタ部分への拡
散がより完全に防止されるため、しきい値電圧やリーク
電流などのトランジスタ特性が非常に安定する。 図５は本発明の第２の手段を実施例１に適用した例で
あるが実施例２、実施例３及び実施例４に適用できるこ
とはいうまでもない。 図６は本発明の第１の手段を従来構造に適用した実施
例６に係わる強誘電体キャパシタを備えた半導体装置を
示す主要断面図である。素子分離領域26の上には第１層
間絶縁膜61と、酸素拡散防止膜60と、下部電極68と、強
誘電体膜69とが積層されている。すなわち酸化防止膜60
は下部電極68と第１層間絶縁膜61とに挟まれている。上
部電極62は配線電極63によりソース拡散層に接続されて
いる。第１層間絶縁膜61としては燐ガラスを300nmで形
成し、酸素拡散防止膜60としてはSiN膜を50nmで形成す
る。このような従来構造に本発明を適用した場合でも、
強誘電体膜の結晶性改善のための酸素アニールを行なっ
た際にトランジスタ部分への酸素の拡散が防止でき、特
性のよい強誘電体膜とトランジスタを同一基板上に形成
できる。さらに断面構造からみても分かるとおり、ソー
ス拡散層24へのコンタクト孔64の開孔は、下部電極68、
強誘電体膜69の形成後に行なうため、強誘電体69の結晶
性改質のためのアニールはコンタクト孔64の形成前に行
なうことができる。すなわち、トランジスタ部分が完全
に酸素拡散防止膜60で覆われている状態で酸素アニール
が行える。 従って、酸素アニールによるトランジスタ部への悪影
響を一切考える必要がない。実際に下部電極68としてPt
を30nmの厚みで用い、強誘電体膜としてPZTを500nmの厚
さで用い、酸素アニールとして700度でアニールをおこ
なったところ、比誘電率として1850、不揮発性メモリと
してもちいる残留分極の値として13マイクロ・クーロン
／平方cmがえられた。 図７は本発明の第１の手段を従来構造に適用した実施
例７に係わる強誘電体キャパシタを備えた半導体装置を
示す主要断面図である。素子分離領域26の上には第１層
間絶縁膜61と、酸素拡散防止膜60と、燐ガラス等からな
る第３層間絶縁膜65と、下部電極68と、強誘電体膜69と
が積層されている。すなわち酸化防止膜60は第１層間絶
縁膜61と第３層間絶縁膜65とに挟まれ、下部電極68は第
３層間絶縁膜65上に形成されている。上部電極62は配線
電極63によりソース拡散層に接続されている。第１層間
絶縁膜61としては燐ガラスを300nmで形成し、酸素拡散
防止膜60としてはSiN膜を50nmで形成し、第３層間絶縁
膜65としては、燐を２％含んだ燐ガラスで厚みが300nm
である。第３層間絶縁膜61としては、図２に示した本発
明の実施例２と同様に不純物を含まない酸化ケイ素でも
構わないが、より好ましくは軟化点の低い燐を１％以上
含んだ燐ガラスや燐及びボロンを１％以上含んだボロン
ガラスやその他の不純物を含んだ酸化ケイ素がのぞまし
い。第３層間絶縁膜65の目的は実施例２と同様にアニー
ルの際のストレスの緩和である。実際、上述した膜厚構
成をとった場合には、900度のアニールまで密着性不良
などのストレスに起因する問題は起きなかった。 図８は本発明の第２の手段を図６の実施例６に適用し
た実施例に係わる強誘電体キャパシタを備えた半導体装
置を示す主要断面図である。酸素拡散防止膜80はソース
拡散層64及びドレイン拡散層65へのコンタクト部分83,8
4,81,82においてシリコン界面と接している。コンタク
ト孔を開けてからなんらかの酸素を含むアニールを行な
う際には有効となる。 図８は本発明の第２の手段を実施例６に適用した例で
あるが実施例７に適用できることはいうまでもない。 上述の強誘電体の拡散領域ないし基板上の形成構造と
しては、主に不揮発性メモリについて説明したが比誘電
率が大きいことを利用したメモリ（DRAM）等に応用でき
ることは言うまでもなく、また高容量性を必要とする回
路網に適用できる。またキャパシタを構成する材料とし
ては強誘電体膜について説明したが、比誘電率が大き
い、SrTiO3や、Ta2O5などの高誘電率の酸化膜を用いて
メモリを構成しようとした場合にも、これらの材料は酸
素アニールを必要とするため、本発明が適用できる。
る。 図１は本発明の実施例１に係わる強誘電体キャパシタ
を備えた半導体装置を示す主要断面図である。 この半導体装置は不揮発性メモリで、等価回路的には
図８に示すメモリセルを有するものである。この実施例
では例えば200hm.cmの比抵抗のウェハたるＰ型シリコン
基板21を用い、それにＮ型MOSトランジスタTrと強誘電
体キャパシタＣの構造が形成されている。周知のよう
に、Ｎ型MOSトランジスタTrの半導体構造は、シリコン
基板21上のゲート絶縁膜（シリコン酸化膜）22を介して
形成された燐ドープのポリシリコンたるゲート電極23
と、このゲート電極23をマスクとしセルフアライン（自
己整合）により燐を80KV,5E15cm−２でイオン注入して
形成された基板内の高濃度Ｎ型不純物拡散領域たるソー
ス領域24及びドレイン領域25とからなる。ドレイン領域
25にはコンタクト孔を介して蒸着法やスパッタ法により
形成されたAlの配線電極27が接続されている。26は厚さ
約600nmの素子分離用の局所酸化膜（LOCOS）である。ま
た30は第１層間絶縁膜、33は第２層間絶縁膜で、例え
ば、気相成長法による厚さ約400nmの燐ガラスである。 本実施例では、ゲート電極23と局所酸化膜26との間の
ソース領域24上において強誘電体形成構造たる強誘電体
キャパシタＣの構造体が設けられている。この構造体
は、基体となる強誘電体膜29とこれを上下に挟む電極層
たる上部電極32及び下部電極28を有し、その下部電極28
のうちのソース拡散層への接触部分以外と第１層間絶縁
膜30との間に酸素拡散防止膜31を備えるものである。強
誘電体膜29としてはPbTiO3,PZT（PbTiO3,PbZrO3），ま
たはPLZT（La,PbTiO3,PbZrO3）などで、例えばスパッタ
法で例えば500nmの厚さで形成されている。上部電極と
しては例えば低比抵抗のアルミニウム（Al）で、蒸着法
やスパッタ法により形成されている。下部電極28として
は白金（Pt）またはパラジウム（Pd）で、例えばスタッ
パ法で300nmの厚さで形成されている。白金（Pt）を下
部電極28として選択した場合には、強誘電体膜29のPbTi
O3,PZT,またはPLZTと格子常数が近いので、強誘電体膜2
9に対する酸素アニール処理により同時に結晶性が改質
されるので、良好な電気特性が得られる。第１層間絶縁
膜30と下部電極28とに挟み込まれた酸素拡散防止膜31
は、SiN膜,SiON膜等の窒化ケイ素を主成分とする膜であ
り例えば気相成長法で例えば50nmの厚さで形成される。 このような強誘電体キャパシタを含む半導体装置の形
成法としては、先ず、ソース領域24上を被覆した第１層
間絶縁膜30を形成後に、酸素拡散防止膜31を気相成長法
により形成し、その後第１層間絶縁膜30と酸素拡散防止
膜31にコンタクト孔の窓明けを行い、下部電極28及び強
誘電体膜29をそれぞれスパッタ法で積層し、従来技術で
あるホト技術により所定のパターンを形成し、例えば従
来技術であるイオン・ミリングにより下部電極28、強誘
電体膜29をエッチングする。しかる後全面を第２層間絶
縁膜28で被覆する。その後、従来技術であるホト・エッ
チング技術により上部電極32及びその配線（プレート
線）やドレイン電極配線27を形成する。 このようにソース領域24の上に導電性反応防止膜31を
介して強誘電体キャパシタＣが積み上げ的に積層されて
いる。このため、ソース領域24と下部電極28との間の配
線平面占有面積を有効的に節約できるので、セル面積の
縮小化が実現されている。またトランジスタ部分には酸
素拡散防止膜が形成されているため、トランジスタのし
きい値電圧の変動や、リーク電流の増加などのない強誘
電体メモリが形成できる。 上述の構造プロセスにおいては、強誘電体膜29の形成
後、酸素を含む雰囲気中で熱処理（酸素アニール処理）
を行なう。これは強誘電体膜29の結晶性を改質して比誘
電率Esを例えば1000以上に高めるためである。 図９に示すような従来の強誘電体キャパシタ構造を有
する不揮発性メモリにおいては、酸素拡散防止膜31が存
在しない場合の情報書換え回数は高温での酸素アニール
が出来ないため、10E5回であったが、本実施例に於て酸
素拡散防止膜としてSiN膜を用いた場合には、500C以上
の酸素アニールが可能となったため、情報書換え回数は
10E9回にまで達した。また強誘電体膜の比誘電率Esとし
ては1500前後の値が得られた。 このようにソース領域24上に縦積み構造の強誘電体キ
ャパシタＣを構築できる利益は、セル面積の縮小比は勿
論のこと、図10の構造と比較して電極接触部分（接触抵
抗部分）を一つ減らすことが出来る。実質的に図10に示
す配線12部分を排除出来るためである。その故、情報書
き込み・読み出し時間の短縮化に寄与する。また図１と
図10の比較から明らかなように、図10の上部電極10が本
例の下部電極28に、図10の下部電極８が本例の上部電極
32にトポロジー的に対応している。本例における下部電
極28はPtを選択することが望ましいが、PtはAlに比して
比抵抗が大である。しかし、本例の下部電極28は膜厚が
薄く接触面積がコンタクト孔のそれよりも大であるの
で、ソース領域24と強誘電体キャパシタＣとの間の抵抗
値は殆ど問題とならない。またプレート線Ｐたる上部電
極32及びその配線はAlで形成可能である。つまりプレー
ト線Ｐが強誘電体29の上に形成できるからである。この
ため、従来に比してセル毎のプレート電位のバラツキが
顕著に改善される。更に、従来は厚いLOCOS上に強誘電
体キャパシタＣが縦積み構成されており、各膜の段差被
覆性に問題があったが、本例ではゲート電極23の両脇に
強誘電体キャパシタＣが形成されているので、段差被覆
性が改善されている。 図２は本発明の実施例２に係わる強誘電体キャパシタ
を備えた半導体装置を示す主要断面図である。なお、同
図において図１に示す部分と同一部分には同一参照記号
を付し、その説明は省略する。この実施例においてもソ
ース領域24上には強誘電体キャパシタＣが積み上げ形成
されている。この実施例においては酸素拡散防止膜35は
第１層間絶縁膜30と燐ガラスなどからなる第３層間絶縁
膜36との間に挟み込まれている。この第３層間絶縁膜の
主たる目的は下部電極28と酸素拡散防止膜35との間のス
トレスを緩和し密着性を向上させることにある。第３層
間絶縁膜36としては不純物を含まない酸化ケイ素でも構
わないが、より好ましくは軟化点の低い燐を１％以上含
んだ燐ガラスや燐及びボロンを１％以上含んだボロンガ
ラスやその他の不純物を含んだ酸化ケイ素がのぞまし
い。アニールの際に軟化することによりストレスを緩和
できるからである。実施例２においては例えば第１層間
絶縁膜を200nmの厚さに、酸素拡散防止膜を50nmの厚さ
に、第３層間絶縁膜を200nmの厚さに形成した。実施例
１、実施例２ともにここで述べた厚み以外の厚さでもな
んら問題はない。 図３は本発明の変形例である実施例３に係わる強誘電
体キャパシタを備えた半導体装置を示す主要断面図であ
る。実施例３は実施例１の応用例であり、実施例３にお
いては下部電極37がソース拡散層４に開孔したコンタク
ト孔上のみに形成されたPtSiやTiSiなどであることであ
る。この場合には酸素拡散防止膜38は強誘電体膜29と第
１層間絶縁膜30との間に形成されている。 図４も本発明の変形例である実施例４に係わる強誘電
体キャパシタを備えた半導体装置を示す主要断面図であ
る。実施例４は実施例２の応用例であり、実施例４にお
いては下部電極37がソース拡散層４に開孔したコンタク
ト孔上のみに形成されたPtSiやTiSiなどであることであ
る。この場合には酸素拡散防止膜39は第１層間絶縁膜30
の上部、第３層間絶縁膜40が強誘電体膜29と酸素拡散防
止膜39との間に形成されている。これらの構造において
も本発明は適用できる。 図５は本発明の第２の手段を実施例１に適用した実施
例に係わる強誘電体キャパシタを備えた半導体装置を示
す主要断面図である。この実施例においてもソース領域
24上に強誘電体キャパシタＣが積み上げ形成されてい
る。この実施例においては酸素拡散防止膜50は実施例１
と同様に第１層間絶縁膜30と下部電極28との間に挟み込
まれている。本発明の第２の手段の主旨は酸素拡散防止
膜50がドレイン拡散層25及びソース拡散層24と、コンタ
クト孔の部分51,52,53,54で接触していることである。
このような構造をとることにより、酸素アニールの際
の、酸素のコンタクト孔からのトランジスタ部分への拡
散がより完全に防止されるため、しきい値電圧やリーク
電流などのトランジスタ特性が非常に安定する。 図５は本発明の第２の手段を実施例１に適用した例で
あるが実施例２、実施例３及び実施例４に適用できるこ
とはいうまでもない。 図６は本発明の第１の手段を従来構造に適用した実施
例６に係わる強誘電体キャパシタを備えた半導体装置を
示す主要断面図である。素子分離領域26の上には第１層
間絶縁膜61と、酸素拡散防止膜60と、下部電極68と、強
誘電体膜69とが積層されている。すなわち酸化防止膜60
は下部電極68と第１層間絶縁膜61とに挟まれている。上
部電極62は配線電極63によりソース拡散層に接続されて
いる。第１層間絶縁膜61としては燐ガラスを300nmで形
成し、酸素拡散防止膜60としてはSiN膜を50nmで形成す
る。このような従来構造に本発明を適用した場合でも、
強誘電体膜の結晶性改善のための酸素アニールを行なっ
た際にトランジスタ部分への酸素の拡散が防止でき、特
性のよい強誘電体膜とトランジスタを同一基板上に形成
できる。さらに断面構造からみても分かるとおり、ソー
ス拡散層24へのコンタクト孔64の開孔は、下部電極68、
強誘電体膜69の形成後に行なうため、強誘電体69の結晶
性改質のためのアニールはコンタクト孔64の形成前に行
なうことができる。すなわち、トランジスタ部分が完全
に酸素拡散防止膜60で覆われている状態で酸素アニール
が行える。 従って、酸素アニールによるトランジスタ部への悪影
響を一切考える必要がない。実際に下部電極68としてPt
を30nmの厚みで用い、強誘電体膜としてPZTを500nmの厚
さで用い、酸素アニールとして700度でアニールをおこ
なったところ、比誘電率として1850、不揮発性メモリと
してもちいる残留分極の値として13マイクロ・クーロン
／平方cmがえられた。 図７は本発明の第１の手段を従来構造に適用した実施
例７に係わる強誘電体キャパシタを備えた半導体装置を
示す主要断面図である。素子分離領域26の上には第１層
間絶縁膜61と、酸素拡散防止膜60と、燐ガラス等からな
る第３層間絶縁膜65と、下部電極68と、強誘電体膜69と
が積層されている。すなわち酸化防止膜60は第１層間絶
縁膜61と第３層間絶縁膜65とに挟まれ、下部電極68は第
３層間絶縁膜65上に形成されている。上部電極62は配線
電極63によりソース拡散層に接続されている。第１層間
絶縁膜61としては燐ガラスを300nmで形成し、酸素拡散
防止膜60としてはSiN膜を50nmで形成し、第３層間絶縁
膜65としては、燐を２％含んだ燐ガラスで厚みが300nm
である。第３層間絶縁膜61としては、図２に示した本発
明の実施例２と同様に不純物を含まない酸化ケイ素でも
構わないが、より好ましくは軟化点の低い燐を１％以上
含んだ燐ガラスや燐及びボロンを１％以上含んだボロン
ガラスやその他の不純物を含んだ酸化ケイ素がのぞまし
い。第３層間絶縁膜65の目的は実施例２と同様にアニー
ルの際のストレスの緩和である。実際、上述した膜厚構
成をとった場合には、900度のアニールまで密着性不良
などのストレスに起因する問題は起きなかった。 図８は本発明の第２の手段を図６の実施例６に適用し
た実施例に係わる強誘電体キャパシタを備えた半導体装
置を示す主要断面図である。酸素拡散防止膜80はソース
拡散層64及びドレイン拡散層65へのコンタクト部分83,8
4,81,82においてシリコン界面と接している。コンタク
ト孔を開けてからなんらかの酸素を含むアニールを行な
う際には有効となる。 図８は本発明の第２の手段を実施例６に適用した例で
あるが実施例７に適用できることはいうまでもない。 上述の強誘電体の拡散領域ないし基板上の形成構造と
しては、主に不揮発性メモリについて説明したが比誘電
率が大きいことを利用したメモリ（DRAM）等に応用でき
ることは言うまでもなく、また高容量性を必要とする回
路網に適用できる。またキャパシタを構成する材料とし
ては強誘電体膜について説明したが、比誘電率が大き
い、SrTiO3や、Ta2O5などの高誘電率の酸化膜を用いて
メモリを構成しようとした場合にも、これらの材料は酸
素アニールを必要とするため、本発明が適用できる。
以上説明してきたように、本発明に係わる強誘電体を
備えた半導体装置は、シリコン基板等の主表面または内
部における強誘電体の形成構造を提供する。酸素結合性
のある基体にたいして強誘電体を形成できる。強誘電体
形成構造の領域は真性半導体でも良いし、不純物拡散領
域のＮ型またはＰ型領域でも構わない。MIS型トランジ
スタのソース領域またはドレイン領域やバイポーラ・ト
ランジスの３電極の不純物拡散領域等が代表例である
が、能動素子の活性領域に限らず、抵抗拡散層やストッ
パ領域等の受動素子の各領域の上に強誘電体形成構造を
実現することが出来る。拡散領域上に積み上げ的に強誘
電体キャパシタ構造を実現する場合は勿論のこと、トレ
ンチ内にも強誘電体形成構造を実現できる。高密度集積
化が要請されている不揮発性メモリに用いるのに適して
いる。
備えた半導体装置は、シリコン基板等の主表面または内
部における強誘電体の形成構造を提供する。酸素結合性
のある基体にたいして強誘電体を形成できる。強誘電体
形成構造の領域は真性半導体でも良いし、不純物拡散領
域のＮ型またはＰ型領域でも構わない。MIS型トランジ
スタのソース領域またはドレイン領域やバイポーラ・ト
ランジスの３電極の不純物拡散領域等が代表例である
が、能動素子の活性領域に限らず、抵抗拡散層やストッ
パ領域等の受動素子の各領域の上に強誘電体形成構造を
実現することが出来る。拡散領域上に積み上げ的に強誘
電体キャパシタ構造を実現する場合は勿論のこと、トレ
ンチ内にも強誘電体形成構造を実現できる。高密度集積
化が要請されている不揮発性メモリに用いるのに適して
いる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 29/792 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/10 451 H01L 27/115,29/792
Claims (11)
- 【請求項１】酸素結合性のある半導体基体の主表面上ま
たは内部において、該半導体基体に形成された拡散層上
に、電極を介して形成された強誘電体膜または高誘電率
膜を素子要素とする半導体装置において、該拡散層と該
電極との接触面以外の、該半導体基体の主表面または内
部の少なくとも一部分には、該強誘電体膜または高誘電
率膜より下層に位置する酸素拡散防止膜が形成されてな
ることを特徴とする半導体装置。 - 【請求項２】前記酸素拡散防止膜は、窒化シリコン膜、
窒化酸化シリコン膜のいずれかまたはそれらの混合膜で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項３】酸素結合性のある半導体基体の主表面上ま
たは内部において、該半導体基体に形成された拡散層上
に、電極を介して形成された強誘電体膜または高誘電率
膜を素子要素とする半導体装置において、該拡散層と該
電極との接触面以外の、該半導体基体の主表面または内
部の少なくとも一部分には、該強誘電体膜または高誘電
率膜より下層に位置する酸素拡散防止膜が形成され、該
酸素拡散防止膜上に酸化シリコンを主成分とする応力緩
和絶縁膜が形成されてなることを特徴とする半導体装
置。 - 【請求項４】前記酸素拡散防止膜は、窒化シリコン膜、
窒化酸化シリコン膜のいずれかまたはそれらの混合膜で
あり、前記応力緩和絶縁膜は、燐、ボロン、ガリウム、
砒素のうちのいずれかを１％以上含む酸化シリコン膜で
あることを特徴とする請求項３記載の半導体装置。 - 【請求項５】酸素結合性のある半導体基体の主表面上ま
たは内部において、該半導体基体に形成された拡散層上
に、電極を介して形成された強誘電体膜または高誘電率
膜を素子要素とする半導体装置において、該拡散層と該
電極との接触面以外の、該半導体基体の主表面または内
部の少なくとも一部には、該強誘電体膜または高誘電率
膜より下層に位置する酸素拡散防止膜が形成され、該酸
素拡散防止膜が、該拡散層と該電極との接触面の一部分
において、該半導体基体と接触していることを特徴とす
る請求項1,2,3,4のいずれか記載の半導体装置。 - 【請求項６】酸素結合性のある半導体基体の主表面上ま
たは内部に、トランジスタからなる能動素子と、強誘電
体膜または高誘電率膜からなるキャパシタを素子要素と
し、配線電極により該トランジスタと該キャパシタが接
続されてなる半導体装置において、該半導体基体の主表
面と該キャパシタを構成する電極との間の少なくとも一
部分には、酸素拡散防止膜が形成されてなることを特徴
とする半導体装置。 - 【請求項７】前記酸素拡散防止膜は、窒化シリコン膜、
窒化酸化シリコン膜のいずれかまたはそれらの混合膜で
あることを特徴とする請求項６記載の備えた半導体装
置。 - 【請求項８】酸素結合性のある半導体基体の主表面上ま
たは内部に、トランジスタからなる能動素子と、強誘電
体膜または高誘電率膜からなるキャパシタを素子要素と
し、配線電極により該トランジスタと該キャパシタが接
続されてなる半導体装置において、該半導体基体の主表
面と該キャパシタを構成する電極との間の少なくとも一
部分には、酸素拡散防止膜が形成され、該電極と該酸素
拡散防止膜との間に酸化シリコンを主成分とする応力緩
和絶縁膜が形成されてなることを特徴とする半導体装
置。 - 【請求項９】前記酸素拡散防止膜は、窒化シリコン膜、
窒化酸化シリコン膜のいずれかまたはそれらの混合膜で
あり、前記応力緩和絶縁膜は、燐、ボロン、ガリウム、
砒素のうちのいずれかを１％以上含む酸化シリコン膜で
あることを特徴とする請求項８記載の半導体装置。 - 【請求項１０】酸素結合性のある半導体基体の主表面上
または内部に、トランジスタからなる能動素子と、強誘
電体膜または高誘電率膜からなるキャパシタを素子要素
とし、配線電極により該トランジスタと該キャパシタが
接続されてなる半導体装置において、該半導体基体の主
表面と該キャパシタを構成する電極との間の少なくとも
一部分には、酸素拡散防止膜が形成され、該酸素拡散防
止膜の少なくとも一部分が該半導体基体の主表面に設け
られたコンタクト孔において該半導体基体に接触してい
ることを特徴とする請求項6,7,8,9のいずれか記載の半
導体装置。 - 【請求項１１】前記強誘電体膜または高誘電率膜がPZT,
PLZT,SrTiO3,Ta2O5のうちの何れかであることを特徴と
する請求項1,2,3,4,5,6,7,8,9,10のいずれか記載の半導
体装置酸素拡散防止膜は、窒化シリコン膜、窒化酸化シ
リコン膜のいずれかまたはそれらの混合膜であり、前記
応力緩和絶縁膜は、燐、ボロン、ガリウム、砒素のうち
のいずれかを１％以上含む酸化シリコン膜であることを
特徴とする請求項８記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3512862A JP3008495B2 (ja) | 1990-08-07 | 1991-08-06 | 半導体装置 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-208968 | 1990-08-07 | ||
| JP20896890 | 1990-08-07 | ||
| JP3512862A JP3008495B2 (ja) | 1990-08-07 | 1991-08-06 | 半導体装置 |
| PCT/JP1991/001050 WO1992002955A1 (en) | 1990-08-07 | 1991-08-06 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3008495B2 true JP3008495B2 (ja) | 2000-02-14 |
Family
ID=26517148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3512862A Expired - Lifetime JP3008495B2 (ja) | 1990-08-07 | 1991-08-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008495B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110945643A (zh) * | 2017-07-25 | 2020-03-31 | 株式会社村田制作所 | 电容器 |
-
1991
- 1991-08-06 JP JP3512862A patent/JP3008495B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110945643A (zh) * | 2017-07-25 | 2020-03-31 | 株式会社村田制作所 | 电容器 |
| CN110945643B (zh) * | 2017-07-25 | 2024-01-05 | 株式会社村田制作所 | 电容器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100349999B1 (ko) | 강유전체를구비한반도체장치및그제조방법 | |
| JP3185220B2 (ja) | 半導体装置 | |
| JP3021800B2 (ja) | 半導体装置及びその製造方法 | |
| US6027947A (en) | Partially or completely encapsulated top electrode of a ferroelectric capacitor | |
| US6188098B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100216275B1 (ko) | 반도체 기억장치 및 그 제조방법 | |
| EP0837504A2 (en) | Partially or completely encapsulated ferroelectric device | |
| JP3119997B2 (ja) | 半導体装置の製造方法 | |
| US5229309A (en) | Method of manufacturing semiconductor device using a ferroelectric film over a source region | |
| JPH118355A (ja) | 強誘電体メモリ | |
| JPH09205181A (ja) | 半導体装置 | |
| US5512779A (en) | Semiconductor memory device having silicon nitride overlying only peripheral circuit areas | |
| US6501112B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100266045B1 (ko) | 반도체장치 | |
| US6420745B2 (en) | Nonvolatile ferroelectric memory and its manufacturing method | |
| JP3008495B2 (ja) | 半導体装置 | |
| JPH07109874B2 (ja) | 半導体装置及びその製造方法 | |
| JP3332036B2 (ja) | 半導体装置 | |
| JPH11135749A (ja) | 半導体記憶装置 | |
| JP3219856B2 (ja) | 半導体装置の製造方法 | |
| JP3003049B2 (ja) | 強誘電体を備えた半導体装置及びその製造方法 | |
| JP2918098B2 (ja) | 半導体不揮発性メモリ | |
| JP3387850B2 (ja) | 半導体装置の製造方法 | |
| JP2507306B2 (ja) | 半導体装置の製造方法 | |
| JP2000124428A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 12 |