JPH09331031A - 強誘電体を用いた半導体集積回路とその製造方法 - Google Patents
強誘電体を用いた半導体集積回路とその製造方法Info
- Publication number
- JPH09331031A JPH09331031A JP8150946A JP15094696A JPH09331031A JP H09331031 A JPH09331031 A JP H09331031A JP 8150946 A JP8150946 A JP 8150946A JP 15094696 A JP15094696 A JP 15094696A JP H09331031 A JPH09331031 A JP H09331031A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- integrated circuit
- semiconductor integrated
- hydrogen
- hydrogen permeation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 従来の技術よりも簡略化された工程で素子の
信頼性の向上を図りつつ、酸化物強誘電体を用いた半導
体集積回路の作製工程の一つである水素を含む雰囲気下
での熱処理工程での、強誘電体の残留分極，絶縁特性，
比誘電率の劣化を防止する。 【解決手段】 強誘電体を用いた半導体集積回路におい
て、強誘電体の水素との接触を避けるための水素の透過
を抑止する性質を持つ層８がアルミニウムの酸化物もし
くは窒化物を中心とする組成で形成されている。水素透
過抑止層８としての酸化アルミニウム若しくは窒化アル
ミニウムが優れた水素透過抑止能力をもっており、しか
も、これらはプラズマ処理または熱処理することにより
容易に形成することができる。
信頼性の向上を図りつつ、酸化物強誘電体を用いた半導
体集積回路の作製工程の一つである水素を含む雰囲気下
での熱処理工程での、強誘電体の残留分極，絶縁特性，
比誘電率の劣化を防止する。 【解決手段】 強誘電体を用いた半導体集積回路におい
て、強誘電体の水素との接触を避けるための水素の透過
を抑止する性質を持つ層８がアルミニウムの酸化物もし
くは窒化物を中心とする組成で形成されている。水素透
過抑止層８としての酸化アルミニウム若しくは窒化アル
ミニウムが優れた水素透過抑止能力をもっており、しか
も、これらはプラズマ処理または熱処理することにより
容易に形成することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、強誘電体を用いた
半導体集積回路とその製造方法に関する。
半導体集積回路とその製造方法に関する。
【０００２】
【従来の技術】酸化物強誘電体を含む集積回路では、還
元雰囲気中の熱処理により酸化物強誘電体の還元が起こ
り、リーク電流が増大する，比誘電率が低下する，残留
分極値が減少するなど、強誘電体の特性が劣化するた
め、強誘電体と還元雰囲気との接触をなくす必要があっ
た。
元雰囲気中の熱処理により酸化物強誘電体の還元が起こ
り、リーク電流が増大する，比誘電率が低下する，残留
分極値が減少するなど、強誘電体の特性が劣化するた
め、強誘電体と還元雰囲気との接触をなくす必要があっ
た。
【０００３】そのための技術として、たとえば特開平４
−１０２３６７号公報に示されるように水素の透過を抑
止する層８を上部電極７の形成後に層間膜９を挾んで素
子全面に形成する方法（図７）や、特開平７−１１１３
１８号公報に示されるように強誘電体５を含む素子のみ
を水素の透過を抑止する層８で覆う方法（図８）などが
報告されている。また図７及び図８において、１は拡散
層，２は素子分離膜，３はキャパシタ電極，４はゲート
多結晶シリコン，６は層間絶縁膜である。
−１０２３６７号公報に示されるように水素の透過を抑
止する層８を上部電極７の形成後に層間膜９を挾んで素
子全面に形成する方法（図７）や、特開平７−１１１３
１８号公報に示されるように強誘電体５を含む素子のみ
を水素の透過を抑止する層８で覆う方法（図８）などが
報告されている。また図７及び図８において、１は拡散
層，２は素子分離膜，３はキャパシタ電極，４はゲート
多結晶シリコン，６は層間絶縁膜である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来法
では、次のような欠点があった。特開平４−１０２３６
７号公報に示される方法では、窒化チタンを基本的な組
成とする水素透過抑止層は、その水素バリア性が不完全
であり、強誘電体の劣化を完全に抑制することができな
い。
では、次のような欠点があった。特開平４−１０２３６
７号公報に示される方法では、窒化チタンを基本的な組
成とする水素透過抑止層は、その水素バリア性が不完全
であり、強誘電体の劣化を完全に抑制することができな
い。
【０００５】また水素透過抑止層が素子全面に存在する
ため、ＭＯＳトランジスタのしきい値制御のための水素
アロイ工程においてもＭＯＳ界面に水素が達せず、その
結果ＭＯＳトランジスタの特性のばらつきが大きくな
り、信頼性が劣化してしまう。
ため、ＭＯＳトランジスタのしきい値制御のための水素
アロイ工程においてもＭＯＳ界面に水素が達せず、その
結果ＭＯＳトランジスタの特性のばらつきが大きくな
り、信頼性が劣化してしまう。
【０００６】また特開平７−１１１３１８号公報に示さ
れる方法では、チタンや、シリコンなどの窒化物を基本
的な組成とする水素バリア膜は、水素バリア性が不完全
であることに加えて、強誘電体を含む素子に少なくとも
２種類以上の水素透過抑止層を付け加える必要があるた
め、作製工程が増え、素子の良品率が低下してしまう。
れる方法では、チタンや、シリコンなどの窒化物を基本
的な組成とする水素バリア膜は、水素バリア性が不完全
であることに加えて、強誘電体を含む素子に少なくとも
２種類以上の水素透過抑止層を付け加える必要があるた
め、作製工程が増え、素子の良品率が低下してしまう。
【０００７】本発明の目的は、強誘電体の残留分極，絶
縁特性，比誘電率の劣化を防止する強誘電体を用いた半
導体集積回路とその製造方法を提供することにある。
縁特性，比誘電率の劣化を防止する強誘電体を用いた半
導体集積回路とその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る強誘電体を用いた半導体集積回路は、
水素透過抑止層を有する強誘電体を用いた半導体集積回
路であって、水素透過抑止層は、強誘電体の水素との接
触を避けるための水素の透過を抑止する性質を有し、ア
ルミニウムの酸化物もしくは窒化物を含む組成で形成さ
れた層である。
め、本発明に係る強誘電体を用いた半導体集積回路は、
水素透過抑止層を有する強誘電体を用いた半導体集積回
路であって、水素透過抑止層は、強誘電体の水素との接
触を避けるための水素の透過を抑止する性質を有し、ア
ルミニウムの酸化物もしくは窒化物を含む組成で形成さ
れた層である。
【０００９】また、前記水素透過抑止層は、アルミニウ
ムもしくはアルミニウムとＳｉ，Ｃｕなどの合金で形成
された半導体集積回路の引き出し電極の上部に形成され
たものである。
ムもしくはアルミニウムとＳｉ，Ｃｕなどの合金で形成
された半導体集積回路の引き出し電極の上部に形成され
たものである。
【００１０】また、強誘電体を含む素子に、その上部の
みを覆うアルミニウムの酸化物もしくは窒化物が存在し
ているものである。
みを覆うアルミニウムの酸化物もしくは窒化物が存在し
ているものである。
【００１１】また、強誘電体を含む素子は、該素子の各
電極と対応する引き出し電極との電気的接触をとる部分
を除いて前記水素透過抑止層に覆われているものであ
る。
電極と対応する引き出し電極との電気的接触をとる部分
を除いて前記水素透過抑止層に覆われているものであ
る。
【００１２】また、本発明に係る強誘電体を用いた半導
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を引き出し電極
に用い、酸素もしくは窒素を含まない雰囲気で所望の厚
さだけを成膜し、引き続いて酸素もしくは窒素を含む雰
囲気で所望の厚さだけ成膜することにより、引き出し電
極と水素透過抑止層を一括して作製するものである。
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を引き出し電極
に用い、酸素もしくは窒素を含まない雰囲気で所望の厚
さだけを成膜し、引き続いて酸素もしくは窒素を含む雰
囲気で所望の厚さだけ成膜することにより、引き出し電
極と水素透過抑止層を一括して作製するものである。
【００１３】また、本発明に係る強誘電体を用いた半導
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を活性な酸素も
しくは窒素を含むプラズマに晒すことで元の合金の一部
を酸化、もしくは窒化することにより形成するものであ
る。
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を活性な酸素も
しくは窒素を含むプラズマに晒すことで元の合金の一部
を酸化、もしくは窒化することにより形成するものであ
る。
【００１４】また、本発明に係る強誘電体を用いた半導
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を酸素もしくは
窒素雰囲気中で熱処理することで元の合金の一部を酸
化、もしくは窒化することにより形成するものである。
体集積回路の製造方法は、アルミニウムもしくはアルミ
ニウムにＳｉ，Ｃｕなどを添加した合金を酸素もしくは
窒素雰囲気中で熱処理することで元の合金の一部を酸
化、もしくは窒化することにより形成するものである。
【００１５】
【作用】本発明による半導体集積回路では、水素透過抑
止層として酸化アルミニウムもしくは窒化アルミニウム
を主成分とした材料を用いる。これは、アルミニウムの
酸化物もしくは窒化物が優れた水素透過抑止能力を持っ
ており、かつ金属アルミニウムを主成分とする合金を、
酸素もしくは窒素を含む雰囲気中でプラズマ処理または
熱処理することにより容易に形成できるためである。
止層として酸化アルミニウムもしくは窒化アルミニウム
を主成分とした材料を用いる。これは、アルミニウムの
酸化物もしくは窒化物が優れた水素透過抑止能力を持っ
ており、かつ金属アルミニウムを主成分とする合金を、
酸素もしくは窒素を含む雰囲気中でプラズマ処理または
熱処理することにより容易に形成できるためである。
【００１６】またアルミニウムを主成分とする合金は、
引き出し電極材料として広く半導体集積回路に用いられ
ており、引き出し電極を直接プラズマ処理することによ
り表面に酸化アルミニウムや窒化アルミニウムを形成で
き、水素透過抑止層の形成工程を簡略化することができ
るのも理由の一つである。
引き出し電極材料として広く半導体集積回路に用いられ
ており、引き出し電極を直接プラズマ処理することによ
り表面に酸化アルミニウムや窒化アルミニウムを形成で
き、水素透過抑止層の形成工程を簡略化することができ
るのも理由の一つである。
【００１７】水素透過抑止層は引き出し電極上に設ける
が、ＭＯＳ界面が存在する素子の直上では水素透過抑止
膜が存在しないため、ＭＯＳ界面のしきい値制御のため
の水素アロイ工程では、ＭＯＳ界面に水素が到達でき、
素子のばらつきを抑えることが可能で、かつ、この水素
透過抑止層がない部分の直下には、強誘電体を含む素子
が存在しないことから強誘電体を含む素子の強誘電特性
や絶縁特性の劣化はない。
が、ＭＯＳ界面が存在する素子の直上では水素透過抑止
膜が存在しないため、ＭＯＳ界面のしきい値制御のため
の水素アロイ工程では、ＭＯＳ界面に水素が到達でき、
素子のばらつきを抑えることが可能で、かつ、この水素
透過抑止層がない部分の直下には、強誘電体を含む素子
が存在しないことから強誘電体を含む素子の強誘電特性
や絶縁特性の劣化はない。
【００１８】また、強誘電体を含む素子を直接水素透過
抑止層で覆う構造でないため、強誘電体素子の作製工程
が容易で素子の信頼性が向上する。必要ならば、強誘電
体に直接接続されている電極と引き出し電極との接続部
分を除いて、強誘電体を含む素子を絶縁性の水素透過抑
止層で覆うことが可能である。この場合は特開平７−１
１１３１８号公報に示される例に比べて導電性の水素透
過抑止層を作製する必要がなく、やはり工程の削減が可
能である。
抑止層で覆う構造でないため、強誘電体素子の作製工程
が容易で素子の信頼性が向上する。必要ならば、強誘電
体に直接接続されている電極と引き出し電極との接続部
分を除いて、強誘電体を含む素子を絶縁性の水素透過抑
止層で覆うことが可能である。この場合は特開平７−１
１１３１８号公報に示される例に比べて導電性の水素透
過抑止層を作製する必要がなく、やはり工程の削減が可
能である。
【００１９】
【発明の実施の形態】以下、本発明の実施形態を図によ
り説明する。
り説明する。
【００２０】（実施形態１）図１は、本発明による強誘
電体を含む半導体集積回路の一例である強誘電体メモリ
のセル構造を示す断面図である。図１において、強誘電
体５としてジルコン酸チタン酸鉛薄膜が白金のキャパシ
タ電極３に挾まれた薄膜キャパシタの形で組み込まれて
おり、層間膜６上にこのキャパシタの上部引き出し電極
７が存在し、さらにそれを覆うようにして窒化アルミニ
ウムの水素透過抑止層８が形成されている。
電体を含む半導体集積回路の一例である強誘電体メモリ
のセル構造を示す断面図である。図１において、強誘電
体５としてジルコン酸チタン酸鉛薄膜が白金のキャパシ
タ電極３に挾まれた薄膜キャパシタの形で組み込まれて
おり、層間膜６上にこのキャパシタの上部引き出し電極
７が存在し、さらにそれを覆うようにして窒化アルミニ
ウムの水素透過抑止層８が形成されている。
【００２１】水素透過抑止層８としての窒化アルミニウ
ム層は、窒素を含む雰囲気ガス中で金属アルミニウムを
スパッタすることによって作製した。また図１におい
て、１は拡散層，２は素子分離膜，４はゲート多結晶シ
リコンである。
ム層は、窒素を含む雰囲気ガス中で金属アルミニウムを
スパッタすることによって作製した。また図１におい
て、１は拡散層，２は素子分離膜，４はゲート多結晶シ
リコンである。
【００２２】トランジスタの直上にキャパシタは存在し
ないようなセルアレイアウトがなされており、トランジ
スタ直上の水素透過抑止層８は除去されている。このセ
ルと同様のキャパシタを２０００個並列に接続した容量
に水素透過抑止層８として窒化アルミニウム層を上部引
き出し電極７上に形成したものと、窒化アルミニウム層
がない同じ容量を、Ｈ2／Ｎ2＝１／１雰囲気中で４００
℃熱処理した後にＰ−Ｅヒステリシス特性，リーク電流
特性を測定した結果が図２である。
ないようなセルアレイアウトがなされており、トランジ
スタ直上の水素透過抑止層８は除去されている。このセ
ルと同様のキャパシタを２０００個並列に接続した容量
に水素透過抑止層８として窒化アルミニウム層を上部引
き出し電極７上に形成したものと、窒化アルミニウム層
がない同じ容量を、Ｈ2／Ｎ2＝１／１雰囲気中で４００
℃熱処理した後にＰ−Ｅヒステリシス特性，リーク電流
特性を測定した結果が図２である。
【００２３】窒化アルミニウム層の内容量では、ヒステ
リシス曲線が常電極体に近い形になり、リーク電流も増
大する。一方、窒化アルミニウム層が存在する場合に
は、熱処理前に近いヒステリシス曲線が得られ、リーク
電流特性もほとんど変化がなく、窒化アルミニウム層が
水素透過抑止層８として機能していることがわかる。
リシス曲線が常電極体に近い形になり、リーク電流も増
大する。一方、窒化アルミニウム層が存在する場合に
は、熱処理前に近いヒステリシス曲線が得られ、リーク
電流特性もほとんど変化がなく、窒化アルミニウム層が
水素透過抑止層８として機能していることがわかる。
【００２４】さらに上記の構造のセルそのものをＨ2／
Ｎ2＝１／１雰囲気中で４００℃熱処理した後のトラン
ジスタの閾値電圧の分布を図３に示す。熱処理後は閾値
のばらつきが小さくなっており、この構造で水素中での
熱処理の閾値分布抑制効果が確認できた。
Ｎ2＝１／１雰囲気中で４００℃熱処理した後のトラン
ジスタの閾値電圧の分布を図３に示す。熱処理後は閾値
のばらつきが小さくなっており、この構造で水素中での
熱処理の閾値分布抑制効果が確認できた。
【００２５】同時にセルのメモリ動作の試験を行った結
果、信号電圧の大きさから水素中での熱処理以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。１０％弱の劣化は水素透過抑止層８の下側にわずか
に水素が回り込んだ影響であると推定できる。
果、信号電圧の大きさから水素中での熱処理以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。１０％弱の劣化は水素透過抑止層８の下側にわずか
に水素が回り込んだ影響であると推定できる。
【００２６】（実施形態２）図４は、本発明の実施形態
２を示す断面図である。図４に示す本発明の実施形態２
は、実施形態１に示した構造に、セルキャパシタの各電
極と対応する引き出し電極との電気的接触をとる部分を
除いた部分を覆う水素透過抑止層８を付け加えた構造と
したものである。
２を示す断面図である。図４に示す本発明の実施形態２
は、実施形態１に示した構造に、セルキャパシタの各電
極と対応する引き出し電極との電気的接触をとる部分を
除いた部分を覆う水素透過抑止層８を付け加えた構造と
したものである。
【００２７】セルを覆う部分の水素透過抑止層８は窒化
アルミニウム層であり、窒素を含む雰囲気ガス中で金属
アルミニウムをスパッタすることによつて作製した。
アルミニウム層であり、窒素を含む雰囲気ガス中で金属
アルミニウムをスパッタすることによつて作製した。
【００２８】このセル構造のＨ2／Ｎ2＝１／１雰囲気中
で４００℃熱処理した後のメモリ動作試験では、信号電
圧の劣化はほとんどなく、実施形態１で見られた水素の
回り込み効果も抑制できることを示唆している。
で４００℃熱処理した後のメモリ動作試験では、信号電
圧の劣化はほとんどなく、実施形態１で見られた水素の
回り込み効果も抑制できることを示唆している。
【００２９】（実施形態３）図１に示されるようなセル
を作製する場合、上部引き出し電極７上の水素透過抑止
層８を上部引き出し電極７の成膜時に一括して作成する
ことも可能である。上部引き出し電極７は、一般的にア
ルミニウムもしくはアルミニウムにＳｉ，Ｃｕなどを添
加した合金が用いられるため、導電性を必要とする上部
引き出し電極７の作製時は成膜雰囲気に不活性ガスを用
い、引き続いて水素透過抑止層８の成膜時には、成膜雰
囲気に不活性ガスのほかに窒素や酸素などの窒化，酸化
に必要なガスを添加することにより、上部引き出し電極
７上に窒化アルミニウムもしくは酸化アルミニウムを含
む層が形成される。
を作製する場合、上部引き出し電極７上の水素透過抑止
層８を上部引き出し電極７の成膜時に一括して作成する
ことも可能である。上部引き出し電極７は、一般的にア
ルミニウムもしくはアルミニウムにＳｉ，Ｃｕなどを添
加した合金が用いられるため、導電性を必要とする上部
引き出し電極７の作製時は成膜雰囲気に不活性ガスを用
い、引き続いて水素透過抑止層８の成膜時には、成膜雰
囲気に不活性ガスのほかに窒素や酸素などの窒化，酸化
に必要なガスを添加することにより、上部引き出し電極
７上に窒化アルミニウムもしくは酸化アルミニウムを含
む層が形成される。
【００３０】例えば、スパッタ法でＡｌ−Ｓｉ−Ｃｕタ
ーゲットを用いる場合は、まずＡｒ１００％雰囲気下で
成膜を行い、９００ｎｍの上部引き出し電極を作製した
後、雰囲気ガスをＡｒ／Ｎ2＝３０／７０として同じタ
ーゲットでスパッタリングを行い、１００ｎｍの窒化ア
ルミニウム層を作製した。
ーゲットを用いる場合は、まずＡｒ１００％雰囲気下で
成膜を行い、９００ｎｍの上部引き出し電極を作製した
後、雰囲気ガスをＡｒ／Ｎ2＝３０／７０として同じタ
ーゲットでスパッタリングを行い、１００ｎｍの窒化ア
ルミニウム層を作製した。
【００３１】このように作製されたセルをＨ2／Ｎ2＝１
／１雰囲気中で４００℃熱処理した後のメモリ動作試験
では、信号電圧の大きさから実施形態１に示されたセル
と同等の特性、すなわち水素中での熱処理後以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。
／１雰囲気中で４００℃熱処理した後のメモリ動作試験
では、信号電圧の大きさから実施形態１に示されたセル
と同等の特性、すなわち水素中での熱処理後以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。
【００３２】（実施形態４）水素透過抑止層８を、金属
アルミニウム層を窒素プラズマ処理して作成することも
可能である。上部引き出し電極７のアルミニウムを作製
した後、３００℃でＡｒ／Ｎ2＝１／１のＥＣＲプラズ
マ中で３０分間処理することにより得られた試料の深さ
方向組成分析結果を図５に示す。窒素の組成比は一定で
はないが、表面から約１５０ｎｍまでの深さで窒素が検
出されている。
アルミニウム層を窒素プラズマ処理して作成することも
可能である。上部引き出し電極７のアルミニウムを作製
した後、３００℃でＡｒ／Ｎ2＝１／１のＥＣＲプラズ
マ中で３０分間処理することにより得られた試料の深さ
方向組成分析結果を図５に示す。窒素の組成比は一定で
はないが、表面から約１５０ｎｍまでの深さで窒素が検
出されている。
【００３３】このように作製されたセルをＨ2／Ｎ2＝１
／１雰囲気中で４００℃熱処理した後のメモリ動作試験
では、信号電圧の大きさから実施形態１に示されたセル
と同等の特性、すなわち水素中での熱処理後以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。
／１雰囲気中で４００℃熱処理した後のメモリ動作試験
では、信号電圧の大きさから実施形態１に示されたセル
と同等の特性、すなわち水素中での熱処理後以前に比べ
て残留分極値の劣化が１０％以下であることを確認し
た。
【００３４】（実施形態５）水素透過抑止層８を、金属
アルミニウム層を酸素または窒素中で熱処理して作成す
ることも可能である。上部引き出し電極７のアルミニウ
ムを作製した後、急速加熱処理装置を用いて７００℃で
１０秒間Ｎ2１００％中で熱処理することにより得られ
た試料の深さ方向組成分析結果を図６に示す。
アルミニウム層を酸素または窒素中で熱処理して作成す
ることも可能である。上部引き出し電極７のアルミニウ
ムを作製した後、急速加熱処理装置を用いて７００℃で
１０秒間Ｎ2１００％中で熱処理することにより得られ
た試料の深さ方向組成分析結果を図６に示す。
【００３５】実施形態４の場合と同様に窒素の組成比は
一定ではないが、表面から約２５０ｎｍまでの深さで窒
素が検出されている。このように作製されたセルをＨ2
／Ｎ2＝１／１雰囲気中で４００℃熱処理した後のメモ
リ動作試験では、信号電圧の大きさから実施形態１に示
されたセルと同等の特性、すなわち水素中での熱処理以
前に比べて残留分極値の劣化が１０％以下であることを
確認した。
一定ではないが、表面から約２５０ｎｍまでの深さで窒
素が検出されている。このように作製されたセルをＨ2
／Ｎ2＝１／１雰囲気中で４００℃熱処理した後のメモ
リ動作試験では、信号電圧の大きさから実施形態１に示
されたセルと同等の特性、すなわち水素中での熱処理以
前に比べて残留分極値の劣化が１０％以下であることを
確認した。
【００３６】なお、以上の実施形態では水素透過抑止層
として窒化アルミニウムを用いた例を述べたが、同様の
効果は、水素透過抑止層を酸化アルミニウム，酸化窒化
アルミニウムとしても得られており、これらの材料を水
素透過抑止層として用いることを制限するものではな
い。水素透過抑止層の膜厚に関しても、およそ１０ｎｍ
以上存在すれば、水素透過抑止効果を示すことがわかっ
ている。また水素透過抑止層の成膜法も実施形態中で述
べたスパッタ法に限定されず、ＣＶＤ法，塗布法などを
用いることが可能である。
として窒化アルミニウムを用いた例を述べたが、同様の
効果は、水素透過抑止層を酸化アルミニウム，酸化窒化
アルミニウムとしても得られており、これらの材料を水
素透過抑止層として用いることを制限するものではな
い。水素透過抑止層の膜厚に関しても、およそ１０ｎｍ
以上存在すれば、水素透過抑止効果を示すことがわかっ
ている。また水素透過抑止層の成膜法も実施形態中で述
べたスパッタ法に限定されず、ＣＶＤ法，塗布法などを
用いることが可能である。
【００３７】
【発明の効果】以上のように本発明によれば、酸化物強
誘電体を用いた半導体集積回路の作製工程の一つである
水素を含む雰囲気下での熱処理工程での、強誘電体の残
留分極，絶縁特性，比誘電率の劣化を防止することがで
きる。
誘電体を用いた半導体集積回路の作製工程の一つである
水素を含む雰囲気下での熱処理工程での、強誘電体の残
留分極，絶縁特性，比誘電率の劣化を防止することがで
きる。
【００３８】また本発明は、従来の技術よりも工程が簡
略化されており、素子の信頼性を向上させることができ
る。
略化されており、素子の信頼性を向上させることができ
る。
【図１】本発明による半導体集積回路素子の構造を示す
断面図である。
断面図である。
【図２】本発明による水素透過抑止層の有無による誘電
特性及び絶縁特性を示す図である。
特性及び絶縁特性を示す図である。
【図３】本発明によるセルトランジスタの水素熱処理前
後の閾値電圧分布を示す図である。
後の閾値電圧分布を示す図である。
【図４】本発明による半導体集積回路素子の構造を示す
断面図である。
断面図である。
【図５】本発明による水素透過抑止層の組成分析結果を
示す図である。
示す図である。
【図６】本発明による水素透過抑止層の組成分析結果を
示す図である。
示す図である。
【図７】従来法の半導体集積回路素子の構造を示す断面
図である。
図である。
【図８】従来法の半導体集積回路素子の構造を示す断面
図である。
図である。
１ 拡散層 ２ 素子分離膜 ３ キャパシタ電極 ４ ゲート多結晶シリコン ５ 強誘電体 ６ 層間絶縁膜 ７ 上部引き出し電極 ８ 水素透過抑止層 ９ 層間膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8242
Claims (7)
- 【請求項１】 水素透過抑止層を有する強誘電体を用い
た半導体集積回路であって、 水素透過抑止層は、強誘電体の水素との接触を避けるた
めの水素の透過を抑止する性質を有し、アルミニウムの
酸化物もしくは窒化物を含む組成で形成された層である
ことを特徴とする強誘電体を用いた半導体集積回路。 - 【請求項２】 前記水素透過抑止層は、アルミニウムも
しくはアルミニウムとＳｉ，Ｃｕなどの合金で形成され
た半導体集積回路の引き出し電極の上部に形成されたも
のであることを特徴とする請求項１に記載の強誘電体を
用いた半導体集積回路。 - 【請求項３】 強誘電体を含む素子に、その上部のみを
覆うアルミニウムの酸化物もしくは窒化物が存在してい
ることを特徴とする請求項２に記載の強誘電体を用いた
半導体集積回路。 - 【請求項４】 強誘電体を含む素子は、該素子の各電極
と対応する引き出し電極との電気的接触をとる部分を除
いて前記水素透過抑止層に覆われていることを特徴とす
る請求項１，２，又は３に記載の強誘電体を用いた半導
体集積回路。 - 【請求項５】 アルミニウムもしくはアルミニウムにＳ
ｉ，Ｃｕなどを添加した合金を引き出し電極に用い、酸
素もしくは窒素を含まない雰囲気で所望の厚さだけを成
膜し、 引き続いて酸素もしくは窒素を含む雰囲気で所望の厚さ
だけ成膜することにより、引き出し電極と水素透過抑止
層を一括して作製することを特徴とする請求項２，３に
記載の強誘電体を用いた半導体集積回路の製造方法。 - 【請求項６】 アルミニウムもしくはアルミニウムにＳ
ｉ，Ｃｕなどを添加した合金を活性な酸素もしくは窒素
を含むプラズマに晒すことで元の合金の一部を酸化、も
しくは窒化することにより形成することを特徴とする請
求項２，３，４に記載の強誘電体を用いた半導体集積回
路の製造方法。 - 【請求項７】 アルミニウムもしくはアルミニウムにＳ
ｉ，Ｃｕなどを添加した合金を酸素もしくは窒素雰囲気
中で熱処理することで元の合金の一部を酸化、もしくは
窒化することにより形成することを特徴とする請求項
２，３，４に記載の強誘電体を用いた半導体集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150946A JP2917916B2 (ja) | 1996-06-12 | 1996-06-12 | 強誘電体を用いた半導体集積回路とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8150946A JP2917916B2 (ja) | 1996-06-12 | 1996-06-12 | 強誘電体を用いた半導体集積回路とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09331031A true JPH09331031A (ja) | 1997-12-22 |
| JP2917916B2 JP2917916B2 (ja) | 1999-07-12 |
Family
ID=15507881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8150946A Expired - Fee Related JP2917916B2 (ja) | 1996-06-12 | 1996-06-12 | 強誘電体を用いた半導体集積回路とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917916B2 (ja) |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225185B1 (en) | 1998-10-30 | 2001-05-01 | Sharp Kabushiki Kaisha | Method for fabricating semiconductor memory having good electrical characteristics and high reliability |
| KR100329781B1 (ko) * | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| KR100349684B1 (ko) * | 1999-06-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 |
| KR100351025B1 (ko) * | 1998-12-01 | 2002-08-30 | 시메트릭스 주식회사 | 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법 |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100358149B1 (ko) * | 2000-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
| KR100358150B1 (ko) * | 1999-06-28 | 2002-10-25 | 주식회사 하이닉스반도체 | 수소 저장 금속막을 이용하여 수소확산을 방지하는 강유전체메모리 소자 제조 방법 |
| KR100358137B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 |
| US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US6828189B2 (en) | 2001-09-27 | 2004-12-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| WO2005067051A1 (ja) * | 2003-12-26 | 2005-07-21 | Fujitsu Limited | 半導体装置、半導体装置の製造方法 |
| KR100609041B1 (ko) * | 2000-06-21 | 2006-08-09 | 주식회사 하이닉스반도체 | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
| US7145200B2 (en) | 2002-05-09 | 2006-12-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| KR100655137B1 (ko) * | 2000-06-30 | 2006-12-08 | 주식회사 하이닉스반도체 | 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법 |
| KR100692466B1 (ko) * | 2005-01-18 | 2007-03-09 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법 |
| KR100706015B1 (ko) * | 2001-03-27 | 2007-04-11 | 샤프 가부시키가이샤 | 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 |
| KR100737255B1 (ko) * | 2000-03-22 | 2007-07-10 | 동경 엘렉트론 주식회사 | 반도체 장치 및 그 제조 방법 |
| CN104708863A (zh) * | 2013-12-11 | 2015-06-17 | 北京有色金属研究总院 | 氧化铬和氧化铝复合涂层及其制备方法 |
-
1996
- 1996-06-12 JP JP8150946A patent/JP2917916B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225185B1 (en) | 1998-10-30 | 2001-05-01 | Sharp Kabushiki Kaisha | Method for fabricating semiconductor memory having good electrical characteristics and high reliability |
| KR100351025B1 (ko) * | 1998-12-01 | 2002-08-30 | 시메트릭스 주식회사 | 산소함유보호층을 지닌 강유전체집적회로 및 그의 제조방법 |
| US6982453B2 (en) | 1999-05-14 | 2006-01-03 | Kabushiki Kaisha Toshiba | Semicondutor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| US6611014B1 (en) * | 1999-05-14 | 2003-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof |
| JP2002280528A (ja) * | 1999-05-14 | 2002-09-27 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100358150B1 (ko) * | 1999-06-28 | 2002-10-25 | 주식회사 하이닉스반도체 | 수소 저장 금속막을 이용하여 수소확산을 방지하는 강유전체메모리 소자 제조 방법 |
| KR100349684B1 (ko) * | 1999-06-28 | 2002-08-22 | 주식회사 하이닉스반도체 | 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법 |
| KR100329781B1 (ko) * | 1999-06-28 | 2002-03-25 | 박종섭 | 수소확산을 방지할 수 있는 강유전체 메모리 소자 제조 방법 |
| KR100358137B1 (ko) * | 1999-12-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 기저 층간절연막으로서 수소확산 방지를 위한 티타늄산화막을 구비하는 강유전체 메모리 소자의 제조 방법 |
| KR100737255B1 (ko) * | 2000-03-22 | 2007-07-10 | 동경 엘렉트론 주식회사 | 반도체 장치 및 그 제조 방법 |
| KR100609041B1 (ko) * | 2000-06-21 | 2006-08-09 | 주식회사 하이닉스반도체 | 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법 |
| KR100655137B1 (ko) * | 2000-06-30 | 2006-12-08 | 주식회사 하이닉스반도체 | 유기금속 화학기상증착법을 이용한 알루미나막 형성 방법및 그를 이용한 강유전체 메모리 소자 제조 방법 |
| KR100358149B1 (ko) * | 2000-06-30 | 2002-10-25 | 주식회사 하이닉스반도체 | 플라즈마 처리를 이용하여 강유전체 캐패시터의 열화를회복시키는 강유전체 메모리 소자 제조 방법 |
| KR100706015B1 (ko) * | 2001-03-27 | 2007-04-11 | 샤프 가부시키가이샤 | 강유전체 재료의 패시베이션을 위해 티타늄이 도핑된 산화알루미늄을 이용하는 방법 및 이를 구비하는 장치 |
| US6828189B2 (en) | 2001-09-27 | 2004-12-07 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7166889B2 (en) | 2002-04-04 | 2007-01-23 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a gate electrode and a method of manufacturing thereof |
| JP2003297956A (ja) * | 2002-04-04 | 2003-10-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7145200B2 (en) | 2002-05-09 | 2006-12-05 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| US7422932B2 (en) | 2002-05-09 | 2008-09-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device |
| WO2005067051A1 (ja) * | 2003-12-26 | 2005-07-21 | Fujitsu Limited | 半導体装置、半導体装置の製造方法 |
| JPWO2005067051A1 (ja) * | 2003-12-26 | 2007-07-26 | 富士通株式会社 | 半導体装置、半導体装置の製造方法 |
| JP4610486B2 (ja) * | 2003-12-26 | 2011-01-12 | 富士通セミコンダクター株式会社 | 半導体装置、半導体装置の製造方法 |
| KR100692466B1 (ko) * | 2005-01-18 | 2007-03-09 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법 |
| CN104708863A (zh) * | 2013-12-11 | 2015-06-17 | 北京有色金属研究总院 | 氧化铬和氧化铝复合涂层及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917916B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2917916B2 (ja) | 強誘電体を用いた半導体集積回路とその製造方法 | |
| US6017791A (en) | Multi-layer silicon nitride deposition method for forming low oxidation temperature thermally oxidized silicon nitride/silicon oxide (no) layer | |
| JP3027941B2 (ja) | 誘電体容量素子を用いた記憶装置及び製造方法 | |
| US5780351A (en) | Semiconductor device having capacitor and manufacturing method thereof | |
| JP3396131B2 (ja) | 半導体装置およびその製造方法 | |
| KR100395468B1 (ko) | 수소 배리어 층을 갖는 반도체 장치 | |
| US6395612B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6518070B1 (en) | Process of forming a semiconductor device and a semiconductor device | |
| US7170139B2 (en) | Semiconductor constructions | |
| KR100187601B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6174822B1 (en) | Semiconductor device and method for fabricating the same | |
| EP0513894A2 (en) | Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor | |
| KR100236691B1 (ko) | 반도체장치 및 그 제조방법 | |
| US5756404A (en) | Two-step nitride deposition | |
| JPH04102367A (ja) | 半導体装置、半導体メモリ及び半導体装置の製造方法 | |
| JP3439370B2 (ja) | 半導体メモリ装置の製造方法 | |
| KR20010086354A (ko) | 용량소자를 구비한 반도체장치 및 그 제조방법 | |
| JPH0837282A (ja) | 容量素子、半導体装置およびその製造方法 | |
| US6338996B1 (en) | Semiconductor memory device production method | |
| KR100658259B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2907767B2 (ja) | 半導体装置の製造方法 | |
| JPH1084085A (ja) | 半導体装置およびその製造方法 | |
| TW591754B (en) | Semiconductor memory device manufacturing method | |
| US6839220B1 (en) | Multi-layer barrier allowing recovery anneal for ferroelectric capacitors | |
| JPH1022464A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 12 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |