KR100583157B1 - 반도체 소자의 캐패시터 제조 방법 - Google Patents

반도체 소자의 캐패시터 제조 방법 Download PDF

Info

Publication number
KR100583157B1
KR100583157B1 KR1019990060552A KR19990060552A KR100583157B1 KR 100583157 B1 KR100583157 B1 KR 100583157B1 KR 1019990060552 A KR1019990060552 A KR 1019990060552A KR 19990060552 A KR19990060552 A KR 19990060552A KR 100583157 B1 KR100583157 B1 KR 100583157B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
capacitor
semiconductor device
manufacturing
Prior art date
Application number
KR1019990060552A
Other languages
English (en)
Other versions
KR20010063468A (ko
Inventor
안병권
주광철
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990060552A priority Critical patent/KR100583157B1/ko
Publication of KR20010063468A publication Critical patent/KR20010063468A/ko
Application granted granted Critical
Publication of KR100583157B1 publication Critical patent/KR100583157B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 우수한 누설 전류 특성을 갖는 알루미늄 산화막과 정전 용량값을 극대화하기 위해 고유전 특성을 지닌 탄탈륨 산화막의 이중막으로 유전체막을 형성하여 캐패시터를 제조함으로써 높은 정전 용량과 낮은 누설 전류를 동시에 확보할 수 있는 반도체 소자의 캐패시터 제조 방법이 제시된다.
유전체막, 알루미늄 산화막, 탄탈륨 산화막

Description

반도체 소자의 캐패시터 제조 방법{Method of manufacturing a capacitor in a semiconductor device}
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 제 1 폴리실리콘막
13 : 알루미늄 산화막 14 : 탄탈륨 산화막
15 : 티타늄 질화막 16 : 제 2 폴리실리콘막
본 발명은 반도체 소자의 캐패시터 제조 방법에 관한 것으로, 특히 알루미늄 산화막의 우수한 누설 전류 특성을 확보하면서 정전 용량값을 극대화하기 위해 고 유전 특성을 지닌 탄탈륨 산화막(ε=20∼25)의 이중막으로 유전체막을 형성함으로써 높은 정전 용량과 낮은 누설 전류를 동시에 확보할 수 있는 반도체 소자의 캐패시터 제조 방법에 관한 것이다.
탄탈륨 산화막(Ta2O5)은 기존의 DRAM 제조 공정에서 캐패시터의 유전체막으로 사용되는 ONO막(Oxide-Nitride-Oxide)보다 유전율이 5배 정도 더 크므로 1G 이상의 고집적도가 요구되는 DRAM 제조 공정에서 캐패시터의 유전체막 물질로 각광받고 있다. 특히 탄탈륨 산화막은 CVD 공정을 사용하여 높은 스텝커버러지를 얻을 수 있고, 후속 열처리 공정에 의해 유전 특성이 좋고 누설 전류가 작은 막으로 구현될 수 있다.
또한, 알루미늄 산화막(Al2O3)은 유전율은 낮지만 누설 전류 특성은 우수한 것으로 알려져 있다.
그런데, 소자가 점점 고집적화됨에 따라 안정된 소자 동작을 위해 필요한 셀당 캐패시턴스는 변화가 없는 반면 캐패시터 셀 사이즈는 점점 줄어들어 탄탈륨 산화막이나 알루미늄 산화막의 단일막으로는 캐패시터의 충분한 정전 용량과 낮은 누설 전류를 동시에 확보할 수 없다.
따라서, 본 발명은 알루미늄 산화막의 우수한 누설 전류 특성을 확보하면서 정전 용량값을 극대화하기 위해 고유전 특성을 지닌 탄탈륨 산화막(ε=20∼25)의 이중막으로 유전체막을 형성함으로써 높은 정전 용량과 낮은 누설 전류를 동시에 확보할 수 있는 반도체 소자의 캐패시터 제조 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 소정의 구조가 형성된 반도체 기판 상부에 하부 전극을 형성하는 단계와, 상기 하부 전극 상부에 유전체막으로 알루미늄 산화막 및 탄탈륨 산화막을 형성하는 단계와, 전체 구조 상부에 상부 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1(a) 내지 도 1(c)는 본 발명에 따른 반도체 소자의 캐패시터 제조 방법을 설명하기 위한 소자의 단면도이다.
도 1(a)를 참조하면, 소정의 공정을 통해 게이트, 소오스, 드레인 및 비트라인등이 형성된 반도체 기판(11) 상부에 하부 전극으로 제 1 폴리실리콘막(12)을 형성한다. 제 1 폴리실리콘막(12)의 표면을 HF 또는 BOE로 식각하여 자연 산화막을 제거한다. 제 1 폴리실리콘막(12) 상부에 알루미늄 산화막(13)을 형성한다. 알루미늄 산화막(13)은 0.1∼1Torr의 압력과 200∼450℃의 온도를 유지하는 반응로에 (CH3)3Al 소오스 가스와 H2O 가스를 유입시켜 형성한다. 후속 열공정으로 알루미늄 산화막(13)내의 탄소 및 불순물을 제거하기 위해 300∼400℃에서 N2O 플라즈마 어닐 을 실시한 후 알루미늄 산화막(13)을 결정화시키기 위해 600∼650℃의 질소 분위기에서 10∼30분간 어닐 공정을 실시한다.
도 1(b)는 알루미늄 산화막(13) 상부에 탄탈륨 산화막(14)을 형성한 상태의 단면도이다. 탄탈륨 산화막(14)은 PECVD 방법으로 형성하는데, 챔버의 압력을 0.1∼1Torr로 유지하고, 서브 히터의 온도를 300∼500℃로 유지한 상태에서 N2O 또는 O2 가스를 10∼1000sccm의 양으로 유입시키고 고주파 전력을 10∼500W로 인가하여 형성한다. 한편, 탄탈륨 산화막(14)의 탄소를 제거하기 N2O 플라즈마 처리 및 급속 열처리 공정을 실시한다. N2O 플라즈마 처리는 300∼400℃의 온도를 유지한 상태에서 100∼500W의 RF 파워를 인가하여 1∼10분동안 실시한다. 또한, 급속 열처리 공정은 700∼800℃로 온도를 유지한 상태에서 N2O 또는 O2 가스를 1∼10slm 정도 유입시켜 30∼120초 동안 실시한다.
도 1(c)는 탄탈륨 산화막(14) 상부에 상부 전극으로 티타늄 질화막(15) 및 제 2 폴리실리콘막(16)을 형성한 상태의 단면도이다. 이때, 티타늄 질화막(15)만으로 상부 전극을 형성할 수 있으며, 제 2 폴리실리콘막(16)은 1000Å의 두께로 형성한다.
상술한 바와 같이 본 발명에 의하면 알루미늄 산화막과 탄탈륨 산화막의 이중막으로 유전체막을 형성함으로써 소자의 고집적화에 따른 캐패시터의 높은 정전 용량과 낮은 누설 전류를 동시에 확보할 수 있다.

Claims (11)

  1. 소정의 구조가 형성된 반도체 기판 상부에 하부 전극을 형성하는 단계;
    상기 하부 전극 상부에 유전체막으로 알루미늄 산화막 및 탄탈륨 산화막을 형성하는 단계;
    상기 탄탈륨 산화막을 형성한 후 플라즈마 처리 및 급속 열처리 공정을 실시하는 단계; 및
    전체 구조 상부에 상부 전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 제조 방법.
  2. 제 1 항에 있어서, 상기 하부 전극은 폴리실리콘막 또는 금속막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  3. 제 1 항에 있어서, 상기 알루미늄 산화막은 0.1 내지 1Torr의 압력과 200 내지 450℃의 온도를 유지하는 반응로에 (CH3)3Al 소오스 가스와 H2O 가스를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  4. 제 1 항에 있어서, 상기 알루미늄 산화막을 형성한 후 후속 열공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  5. 제 4 항에 있어서, 상기 후속 열처리 공정은 300 내지 400℃에서 N2O 플라즈마 어닐을 실시한 후 600 내지 650℃의 질소 분위기에서 10 내지 30분간 열처리를 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  6. 제 1 항에 있어서, 상기 탄탈륨 산화막은 챔버의 압력을 0.1 내지 1Torr로 유지하고, 서브 히터의 온도를 300 내지 500℃로 유지한 상태에서 N2O 또는 O2 가스를 10 내지 1000sccm의 양으로 유입시키고 고주파 전력을 10 내지 500W로 인가하여 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  7. 제 1 항에 있어서, 상기 플라즈마 처리는 N2O 플라즈마 처리인 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  8. 제 7 항에 있어서, 상기 N2O 플라즈마 처리는 300 내지 400℃의 온도를 유지한 상태에서 100 내지 500W의 RF 파워를 인가하여 1 내지 10분동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  9. 제 1 항에 있어서, 상기 급속 열처리 공정은 700 내지 800℃로 온도를 유지한 상태에서 N2O 또는 O2 가스를 1 내지 10slm 정도 유입시켜 30 내지 120초 동안 실시하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  10. 제 1 항에 있어서, 상기 상부 전극은 티타늄 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
  11. 제 1 항에 있어서, 상기 상부 전극은 티타늄 질화막 및 폴리실리콘막의 이중막으로 형성하는 것을 특징으로 하는 반도체 소자의 캐패시터 제조 방법.
KR1019990060552A 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조 방법 KR100583157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990060552A KR100583157B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990060552A KR100583157B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조 방법

Publications (2)

Publication Number Publication Date
KR20010063468A KR20010063468A (ko) 2001-07-09
KR100583157B1 true KR100583157B1 (ko) 2006-05-24

Family

ID=19628275

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990060552A KR100583157B1 (ko) 1999-12-22 1999-12-22 반도체 소자의 캐패시터 제조 방법

Country Status (1)

Country Link
KR (1) KR100583157B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100415538B1 (ko) 2001-09-14 2004-01-24 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR100444303B1 (ko) * 2001-12-31 2004-08-16 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR20030085822A (ko) * 2002-05-02 2003-11-07 주성엔지니어링(주) 반도체 소자용 커패시터 제조방법
KR100440530B1 (ko) * 2002-07-30 2004-07-19 서울시립대학교 이중 산화 절연층 제조 방법
KR101124562B1 (ko) * 2005-05-31 2012-03-16 주식회사 하이닉스반도체 증가된 충전용량을 갖는 불휘발성 메모리소자 및 그제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
KR930012120A (ko) * 1991-12-17 1993-07-20 하기주 라텍스 폐기물의 탈수장치
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
KR19990016401A (ko) * 1997-08-14 1999-03-05 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
KR20000041370A (ko) * 1998-12-22 2000-07-15 김영환 메모리 소자의 커패시터 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
KR930012120A (ko) * 1991-12-17 1993-07-20 하기주 라텍스 폐기물의 탈수장치
US5688724A (en) * 1992-07-02 1997-11-18 National Semiconductor Corporation Method of providing a dielectric structure for semiconductor devices
KR19990016401A (ko) * 1997-08-14 1999-03-05 윤종용 유전막을 수소 분위기에서 열처리하는 반도체장치의 커패시터 제조방법
KR20000041370A (ko) * 1998-12-22 2000-07-15 김영환 메모리 소자의 커패시터 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1019990016401 *

Also Published As

Publication number Publication date
KR20010063468A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
KR100390831B1 (ko) 플라즈마 원자층 증착법에 의한 탄탈륨옥사이드 유전막형성 방법
KR100384850B1 (ko) 탄탈륨옥사이드 유전막 형성 방법
KR100587048B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100639200B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100347547B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100587049B1 (ko) 반도체 메모리 소자의 캐패시터 제조방법
KR100583157B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100671604B1 (ko) 반도체 소자의 캐패시터 제조 방법
US20040126980A1 (en) Method of fabricating capacitor with hafnium
KR100297101B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100297100B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100373160B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100231604B1 (ko) 반도체소자의 캐패시터 제조방법
KR100382610B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100321702B1 (ko) 탄탈륨 산화막 형성 방법 및 그를 이용한 탄탈륨 산화막 캐패시터 제조 방법
JP4106513B2 (ja) 半導体素子のキャパシタ製造方法
KR100382611B1 (ko) 고집적 디램용 셀 커패시터의 제조방법
KR100761392B1 (ko) 하프늄을 이용한 캐패시터 제조방법
KR100600292B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100440777B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100359783B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100404481B1 (ko) 반도체 소자의 커패시터 제조 방법
KR20020011229A (ko) 커패시터 제조 방법
KR20040050796A (ko) 엠아이엠 구조 캐패시터 형성방법
KR20010114054A (ko) 커패시터 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee