DE102013105057A1 - Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur - Google Patents

Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur Download PDF

Info

Publication number
DE102013105057A1
DE102013105057A1 DE102013105057A DE102013105057A DE102013105057A1 DE 102013105057 A1 DE102013105057 A1 DE 102013105057A1 DE 102013105057 A DE102013105057 A DE 102013105057A DE 102013105057 A DE102013105057 A DE 102013105057A DE 102013105057 A1 DE102013105057 A1 DE 102013105057A1
Authority
DE
Germany
Prior art keywords
region
semiconductor
monocrystalline semiconductor
monocrystalline
semiconductor region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102013105057A
Other languages
English (en)
Inventor
Mathias Plappert
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102013105057A1 publication Critical patent/DE102013105057A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Gemäß einer Ausführungsform umfasst eine Halbleiterstruktur einen ersten monokristallinen Halbleiterbereich (110) mit einer ersten Gitterkonstante in einer Bezugsrichtung; einen zweiten monokristallinen Halbleiterbereich (120) mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich (110); und eine Metallschicht (130), die auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich (120) ausgebildet ist.

Description

  • TECHNISCHES GEBIET
  • Ausführungsformen, die hierin beschrieben werden, betreffen Halbleiterstrukturen mit homogen tiefen Stacheln bzw. Vertiefungen zwischen einem Halbleiterkörper und einer Metallschicht, Halbleiterbauelemente mit solchen Halbleiterstrukturen und Verfahren zur Herstellung solcher Halbleiterstrukturen.
  • HINTERGRUND
  • Halbleiterbauelemente umfassen Dotierungsregionen, die üblicherweise durch Metallschichten kontaktiert werden müssen. In vielen Anwendungen wird aufgrund des niederohmschen Widerstands von Aluminium und des guten Kontaktwiderstands zu Halbleitern Aluminium oder eine Aluminiumlegierung für die Metallschichten verwendet. Die Grenzfläche zwischen der Aluminium-Metallschicht und dem Halbleitersubstrat ist jedoch für Bildung von Stacheln oder Spitzen [engl. Spikes] anfällig. Solche Stacheln bilden sich während des Ausheilens, das nach dem Aufbringen der Aluminium-Metallschicht typischerweise zum Beispiel in einem Temperaturbereich von 350 °C bis 450 °C ausgeführt wird. Stacheln, die gebildet werden und sich in das Halbleitersubstrat erstrecken, können Stromfäden verursachen, welche das Halbleiterbauelement zerstören könnten. Außerdem können Stacheln, die sich ziemlich tief in das Halbleitersubstrat erstrecken, pn-Übergänge oder Dotierungsregionen erreichen, so dass Kurzschlüsse erzeugt werden.
  • Ein Versuch, die Erzeugung von Stacheln zu reduzieren, besteht im Senken der Ausheiltemperatur. Dies ist jedoch nur in begrenzten Fällen möglich. Ein anderer Versuch besteht in der Bildung einer Sperrschicht zwischen dem Halbleitersubstrat und der Metallschicht. Solch eine Sperrschicht muss fehlerfrei sein, um als Sperrschicht zu funktionieren. Andernfalls fördert die Sperrschicht Stachelerzeugung sogar. Außerdem können Sperrschichten den Kontaktwiderstand zwischen der Metallschicht und dem Halbleitersubstrat beeinflussen.
  • Angesichts des Vorhergesagten besteht Verbesserungsbedarf.
  • KURZDARSTELLUNG
  • Gemäß einer Ausführungsform umfasst eine Halbleiterstruktur einen ersten monokristallinen Halbleiterbereich mit einer ersten Gitterkonstante in einer Bezugsrichtung (Referenzrichtung); einen zweiten monokristallinen Halbleiterbereich mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich; und eine Metallschicht, die auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich ausgebildet ist.
  • Gemäß einer Ausführungsform umfasst ein Halbleiterbauelement einen Halbleiterkörper, der einen ersten monokristallinen Halbleiterbereich mit einer ersten Gitterkonstante in einer Bezugsrichtung (Referenzrichtung); einen zweiten monokristallinen Halbleiterbereich mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich; und mindestens einen pn-Übergang umfasst, der im ersten monokristallinen Halbleiterbereich des Halbleiterkörpers ausgebildet ist. Das Halbleiterbauelement umfasst ferner eine Metallschicht, die auf und in ohmschem Kontakt mit dem zweiten monokristallinen Halbleiterbereich ausgebildet ist.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Halbleiterstruktur ein Bereitstellen eines ersten monokristallinen Halbleiterbereichs mit einer ersten Gitterkonstante in einer Bezugsrichtung; Bilden eines zweiten monokristallinen Halbleiterbereichs mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich; und Bilden einer Metallschicht auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich.
  • Gemäß einer Ausführungsform umfasst ein Verfahren zur Herstellung eines Halbleiterkörpers ein Bereitstellen einer ersten monokristallinen Halbleiterscheibe bzw. eines ersten Halbleiterwafers mit einer ersten Gitterkonstante in einer Bezugsrichtung; Bereitstellen einer zweiten monokristallinen Halbleiterscheibe bzw. eines zweiten Halbleiterwafers mit einer zweiten Gitterkonstante in der Bezugsrichtung, die von der ersten Gitterkonstante verschieden ist; Bonden der ersten monokristallinen Halbleiterscheibe (Halbleiterwafer) an oder auf die zweite monokristalline Halbleiterscheibe, um einen Halbleiterkörper (Halbleiterwafer) zu bilden, der einen ersten monokristallinen Halbleiterbereich mit der ersten Gitterkonstante in der Bezugsrichtung und einen zweiten monokristallinen Halbleiterbereich mit der zweiten Gitterkonstante in der Bezugsrichtung umfasst; und Bilden einer Metallschicht auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich.
  • Weitere zusätzliche Merkmale und Vorteile der Erfindung sind der folgenden ausführlichen Beschreibung und den beiliegenden Zeichnungen entnehmbar.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Komponenten in den Figuren sind nicht unbedingt maßstabsgetreu, stattdessen ist der Schwerpunkt auf die Veranschaulichung der Prinzipien der Erfindung gesetzt. Außerdem bezeichnen in den Figuren gleiche Bezugszeichen entsprechende Teile. In den Zeichnungen:
  • 1A bis 1C veranschaulichen Prozesse eines Verfahrens zur Herstellung einer Halbleiterstruktur mit einer kontrollierten Stachelbildung zwischen einem Halbleiterkörper und einer Metallschicht gemäß einer Ausführungsform;
  • 2 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform;
  • 3 veranschaulicht eine Halbleiterstruktur gemäß einer Ausführungsform;
  • 4A bis 4D veranschaulichen Prozesse eines Verfahrens zur Herstellung einer Halbleiterstruktur mit einer kontrollierten Stachelbildung zwischen einem Halbleiterkörper und einer Metallschicht gemäß einer Ausführungsform;
  • 5A bis 5D veranschaulichen Prozesse eines Verfahrens zur Herstellung einer Halbleiterstruktur mit einer kontrollierten Stachelbildung zwischen einem Halbleiterkörper und einer Metallschicht gemäß einer Ausführungsform;
  • 6 veranschaulicht ein bipolares Halbleiterbauelement mit reduzierter Stachelbildung zwischen dem Halbleiterkörper und der Metallisierung gemäß einer Ausführungsform;
  • 7 veranschaulicht ein bipolares Halbleiterbauelement mit reduzierter Stachelbildung zwischen dem Halbleiterkörper und der Metallisierung gemäß einer anderen Ausführungsform;
  • 8 veranschaulicht ein Halbleiterbauelement mit reduzierter Stachelbildung zwischen dem Halbleiterkörper und der Metallisierung gemäß einer anderen Ausführungsform;
  • 9A und 9B veranschaulichen REM-Aufnahmen eines Querschnitts und der Oberfläche eines <100> Siliciummaterials, welche Stachelbildung nach nasschemischer Entfernung von Aluminium darstellen; und
  • 10A und 10B veranschaulichen REM-Aufnahmen eines Querschnitts und der Oberfläche eines <111> Siliciummaterials, welche Stachelbildung nach nasschemischer Entfernung von Aluminium darstellen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, welche einen Teil davon bilden und in welchen zu Veranschaulichungszwecken spezifische Ausführungsformen dargestellt sind, in welchen die Erfindung in die Praxis umgesetzt werden kann. In dieser Hinsicht werden Richtungsbezeichnungen, wie beispielsweise „oben“, „unten“, „vorne“, „hinten“, „vorder-“, „hinter-“ usw. unter Bezugnahme auf die Ausrichtung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, werden die Richtungsbezeichnungen lediglich zu Veranschaulichungszwecken verwendet und sind in keiner Weise einschränkend. Es versteht sich von selbst, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert. Die Ausführungsformen, die beschrieben werden, verwenden eine spezifische Sprache, welche jedoch nicht als den Schutzumfang der angehängten Ansprüche einschränkend ausgelegt werden sollte.
  • Der Begriff „seitlich“ bzw. „lateral“, wie in dieser Beschreibung verwendet, soll eine Ausrichtung parallel zur Hauptfläche eines Halbleitersubstrats beschreiben.
  • Der Begriff „vertikal“, wie in dieser Beschreibung verwendet, soll eine Ausrichtung beschreiben, welche senkrecht auf die Hauptfläche eines Halbleitersubstrats angeordnet ist.
  • In dieser Beschreibung ist eine zweite Oberfläche eines Halbleitersubstrats so anzusehen, dass sie durch die Unter- oder Rückseite gebildet wird, während eine erste Oberfläche so anzusehen ist, dass sie durch die Ober-, Vorder- oder Hauptseite des Halbleitersubstrats gebildet wird. Die Begriffe „über“ und „unter“, wie in dieser Beschreibung verwendet, beschreiben daher eine Stelle eines strukturellen Merkmals in Bezug auf ein anderes strukturelles Merkmal unter Berücksichtigung dieser Ausrichtung.
  • Bei Bezugnahme auf Halbleiterbauelemente sind Bauelemente mit mindestens zwei Anschlüssen gemeint, wobei ein Beispiel eine Diode ist. Halbleiterbauelemente können auch Bauelemente mit drei Anschlüssen sein, wie beispielsweise Feldeffekttransistoren (FET), Bipolartransistoren mit isolierter Gateelektrode (IGBT), pn-gesteuerte Feldeffekttransistoren (JFET) und Thyristoren, um nur einige zu nennen. Die Halbleiterbauelemente können auch mehr als drei Anschlüsse umfassen. Gemäß einer Ausführungsform sind Halbleiterbauelemente Leistungsbauelemente. Integrierte Schaltungen umfassen eine Mehrzahl von integrierten Bauelementen.
  • Unter Bezugnahme auf 1 wird eine erste Ausführungsform einer Halbleiterstruktur beschrieben. Es wird ein erstes Halbleitersubstrat 110 bereitgestellt, welches einen ersten monokristallinen Halbleiterbereich bildet. Das erste Halbleitersubstrat 110 umfasst eine erste Oberfläche 111 und eine zweite Oberfläche 112 gegenüber der ersten Oberfläche 111. Das erste Halbleitersubstrat 110, das den ersten monokristallinen Halbleiterbereich bildet, besteht aus einem monokristallinen Halbleitermaterial mit einer ersten Gitterkonstante in einer Bezugsrichtung, die auch als Referenzrichtung bezeichnet werden kann. Gemäß einer Ausführungsform besteht das monokristalline Halbleitermaterial aus monokristallinem Silicium mit einer <100> Gitterstruktur, wobei die Schreibweise <100> die Millerschen Indizes eines kubischen Kristallgitters beschreibt. Die Bezugsrichtung kann zum Beispiel die Normale der ersten Oberfläche 111 sein.
  • Das monokristalline Halbleitermaterial kann aus einem beliebigen Halbleitermaterial hergestellt sein, das zur Herstellung eines Halbleiterbauelements geeignet ist. Beispiele für solche Materialien umfassen, ohne darauf beschränkt zu sein, elementare Halbleitermaterialien wie beispielsweise Silicium (Si), Verbindungshalbleitermaterialien der Gruppe IV, wie beispielsweise Silicium-Carbid (SiC) oder Silicium-Germanium (SiGe), binäre, ternäre oder quaternäre III–V Halbleitermaterialien, wie beispielsweise Gallium-Arsenid (GaAs), Gallium-Phosphid (GaP), Indium-Phosphid (InP), Indium-Gallium-Phosphid (InGaP) oder Indium-Gallium-Arsenid-Phosphid (InGaAsP), und binäre oder ternäre II–VI Halbleitermaterialien, wie beispielsweise Cadmium-Tellurid (CdTe) und Quecksilber-Cadmium-Tellurid (HgCdTe), um nur einige zu nennen. Die zuvor erwähnten Halbleitermaterialien werden auch als Homoübergangshalbleitermaterialien bezeichnet. Beim Kombinieren von zwei verschiedenen Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien umfassen, ohne darauf beschränkt zu sein, Silicium-Silicium-Carbid (Si-SiC) und Halbleitermaterial mit allmählichem SiGe-Heteroübergang. Für Leistungshalbleiteranwendungen werden derzeit hauptsächlich Si-, SiC- und Si-SiC-Materialien verwendet.
  • In einem weiteren Prozess wird ein zweites Halbleitersubstrat 120, welches hierbei einen zweiten monokristallinen Halbleiterbereich bildet, auf der ersten Oberfläche 111 des ersten Halbleitersubstrats 110 gebildet, wie in 1B veranschaulicht. Der zwei monokristalline Halbleiterbereich 120 kann unter Verwendung von verschiedenen Prozessen, wie beispielsweise Abscheiden, Sputtern, Halbleiterscheibenbonden (Halbleiterwaferbonden), einschließlich sogenannter Smart-Cut-Prozesse, wie im Folgenden ausführlicher beschrieben, usw. gebildet werden. Gemäß einer Ausführungsform ist der zweite monokristalline Halbleiterbereich 120 in direktem Kontakt mit dem ersten monokristallinen Halbleiterbereich 110.
  • Der zweite monokristalline Halbleiterbereich 120 weist eine zweite Gitterkonstante in der Bezugsrichtung auf, welche von der ersten Gitterkonstante des ersten monokristallinen Halbleiterbereichs 110 verschieden ist. Gemäß einer Ausführungsform besteht der zweite monokristalline Halbleiterbereich 120 aus monokristallinem Silicium und weist eine <111> Gitterorientierung auf, wobei die Schreibweise <111> die Millerschen Indizes eines kubischen Kristallgitters beschreibt. Gemäß einer Ausführungsform weist der zweite monokristalline Halbleiterbereich 120 eine Dicke von etwa 0,5 µm bis etwa 5 µm auf.
  • Gemäß einer Ausführungsform sind der erste monokristalline Halbleiterbereich und der zweite monokristalline Halbleiterbereich aus dem gleichen Halbleitermaterial, wie beispielsweise Silicium, wie zuvor beschrieben, hergestellt und bilden zusammen einen Halbleiterkörper 190 zum Beispiel eines bipolaren oder eines unipolaren Halbleiterbauelements, wie im Folgenden ausführlicher beschrieben wird.
  • In einem weiteren Prozess, wie in 1C veranschaulicht, wird eine Metallschicht 130 auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich 120 gebildet. Die Metallschicht 130 kann aus einer Ein-Metall-Schicht, einer Metalllegierungsschicht oder einer Kombination davon bestehen. Zum Beispiel kann die Metallschicht 130 wenigstens Aluminium oder eine Aluminiumlegierung umfassen. Die Metallschicht 130 kann zum Beispiel durch Sputtern oder chemisches Aufdampfen aufgebracht werden. Schließlich wird ein optionaler Ausheilprozess bei einer erhöhten Temperatur ausgeführt.
  • Wie in 1C veranschaulicht, wird eine Halbleiterstruktur gebildet, welche einen ersten monokristallinen Halbleiterbereich 110 mit einer ersten Gitterkonstante in einer Bezugsrichtung; einen zweiten monokristallinen Halbleiterbereich 120 mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich 110; und eine Metallschicht 130 umfasst, die auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich 120 ausgebildet ist. Die Metallschicht 130 bildet typischerweise einen ohmschen Kontakt mit dem zweiten monokristallinen Halbleiterbereich 120.
  • Wie bereits erwähnt, ist der zweite monokristalline Halbleiterbereich 120, d. h. das monokristalline <111> Siliciummaterial in der zuvor beschriebenen Ausführungsform, zwischen dem ersten monokristallinen Halbleiterbereich 110, d. h. dem monokristallinen <100> Siliciummaterial in der zuvor beschriebenen Ausführungsform, und der Metallschicht 130 angeordnet und steht gemäß einer Ausführungsform in direktem Kontakt mit dem ersten monokristallinen Halbleiterbereich 110 und der Metallschicht 130.
  • Der zweite monokristalline Halbleiterbereich 120 mit einer anderen Gitterorientierung als der erste monokristalline Halbleiterbereich 110 sorgt für eine kontrollierte Bildung von Stacheln, die auch als Spikes bezeichnet werden, wenn die Metallschicht 130 ausgeheilt wird. Zum Beispiel weist eine Siliciumschicht oder ein Siliciumbereich mit einer <111> Orientierung im Vergleich zu einer Siliciumschicht oder Siliciumbereich mit einer <100> Orientierung eine Stachelbildung mit weniger tief ausgebildeten Stacheln auf, so dass die Tiefe der Stacheln gleichmäßiger als bei einer <100> Siliciumschicht ist. Dies wurde unter Verwendung von Rasterelektronenmikroskopie (REM) nach nasschemischer Entfernung von Aluminium experimentell bestätigt.
  • 9A stellt eine REM-Aufnahme eines vertikalen Querschnitts in Bezug auf die Oberfläche eines monokristallinen Siliciummaterials mit einer <100> Gitterorientierung auf der Oberfläche dar. Das monokristalline <100> Siliciummaterial wurde ausgeschnitten und poliert, so dass ein Stachelloch freigelegt wurde. Der Begriff „Stachel“, wie hierin verwendet, bezieht sich auf einen Vorsprung, der durch eine Aluminiumschicht gebildet wird, die auf der Oberfläche des monokristallinen <100> Siliciummaterials angeordnet ist. Solche Vorsprünge erstrecken sich in das monokristalline <100> Siliciummaterial. Da die Aluminiumschicht nasschemisch entfernt wurde, bevor die REM-Aufnahme gemacht wurde, ist sie in 9A nicht dargestellt. Die entfernten Vorsprünge hinterlassen Stachellöcher in der Oberfläche des monokristallinen <100> Siliciummaterials, wie in 9A und 9B zu erkennen.
  • Wie 9A zu entnehmen ist, können die Stachellöcher eine Tiefe von ungefähr 1 µm mit geneigten Seitenwänden nahe dem typischen Winkel von 54,7° aufweisen. 9B stellt eine Schrägansicht auf die Oberfläche des gleichen monokristallinen <100> Siliciummaterials dar, von welchem die Aluminiumschicht entfernt wurde, bevor die mikroskopische Aufnahme gemacht wurde. Aluminiumrückstände bleiben teilweise in den Stachellöchern zurück. 9A und 9B wurden nach 14-stündigem thermischem Ausheilen bei etwa 400 °C aufgenommen.
  • Im Unterschied zu 9A und 9B veranschaulichen 10A und 10B die Situation für ein monokristallines <111> Siliciummaterial nach 8-stündigem Ausheilen bei 400 °C. 10A stellt eine REM-Aufnahme eines vertikalen Querschnitts senkrecht auf die Oberfläche des monokristallinen <111> Siliciummaterials dar, während 10B eine Schrägansicht auf die Oberfläche des gleichen monokristallinen <111> Siliciummaterials darstellt. Wiederum wurde die Aluminiumschicht durch nasschemisches Ätzen entfernt. Wie die REM erkennen lässt, weisen die Stachellöcher im vorliegenden Beispiel gegenüber dem monokristallinen <100> Siliciummaterial von 9A eine wesentlich reduzierte Tiefe von etwa 285 nm auf, scheinen aber breiter als auf dem monokristallinen <100> Siliciummaterial zu sein.
  • Ohne sich auf eine bestimmte Theorie festlegen zu wollen, wird angenommen, dass dieser Unterschied auf die unterschiedlichen Diffusionscharakteristiken von Silicium in Aluminium zurückzuführen ist. Bei einer <100> Oberfläche kann Silicium insbesondere bei Aktivierung durch thermisches Ausheilen leicht in Aluminium diffundieren, wodurch das Aluminium in die Tiefe des Siliciums wachsen und die Stacheln bilden kann. Da die Diffusionscharakteristiken stark von der Gitterorientierung abhängen, werden die Seitenwände mit dem charakteristischen Winkel von 54,7° gebildet.
  • Bei einer <111> Oberfläche ist die Diffusion begrenzt, und infolgedessen wird die Bildung von tiefen Stachellöchern eingeschränkt. Wenn jedoch Silicium in Aluminium diffundiert, werden kleine Löcher oder Hohlräume gebildet, welche an ihren Seitenwänden eine <100> Orientierung aufweisen. An diesen Seitenwänden findet, wie zuvor erläutert, eine wesentlich höhere Diffusion von Silicium statt, so dass die Hohlräume oder kleinen Löcher schneller seitlich als vertikal wachsen. Folglich werden flache, aber breite Hohlräume oder Stachellöcher an einer <111> Oberfläche gebildet.
  • Für Halbleiterbauelemente ist dies vorteilhaft, da tiefe Stachellöcher vermieden werden können und infolgedessen das Wachstum von Aluminium in die Tiefe des monokristallinen Siliciummaterials begrenzt wird. Dies ermöglicht die Bildung von pn-Übergängen und/oder vergrabenen Dotierungsregionen in einer geringeren Tiefe gegenüber Bauelementen, die eine Metallschicht in direktem Kontakt mit monokristallinem <100> Siliciummaterial aufweisen. Außerdem sorgen die breiten Stachellöcher für eine gleichmäßigere Kontaktbildung zwischen der Metallschicht und dem monokristallinen Siliciummaterial, so dass die Gefahr von Stromfadenbildung reduziert wird.
  • Die zuvor beschriebene Halbleiterstruktur oder Metallisierungskontaktstruktur unter Verwendung eines zweiten monokristallinen Halbleiterbereichs mit einer anderen Gitterorientierung als der erste monokristalline Halbleiterbereich ist insbesondere für Halbleiterbauelemente mit mindestens zwei Dotierungsregionen nützlich, die im ersten monokristallinen Halbleiterbereich angeordnet sind und einen pn-Übergang darin bilden. 2 stellt zum Beispiel ein Halbleiterbauelement dar, das einen Halbleiterkörper 190 mit dem ersten monokristallinen Halbleiterbereich 110 und dem zweiten monokristallinen Halbleiterbereich 120 in direktem Kontakt miteinander aufweist. Eine erste Dotierungsregion 113 eines ersten Leitfähigkeitstyps und eine zweite Dotierungsregion 114 eines zweiten Leitfähigkeitstyps, welche einen pn-Übergang 115 in einem bestimmten Abstand vom zweiten monokristallinen Halbleiterbereich 120 bilden, sind im ersten monokristallinen Halbleiterbereich 110 ausgebildet. Der zweite monokristalline Halbleiterbereich 120 weist in dieser Ausführungsform den gleichen Leitfähigkeitstyp wie die erste Dotierungsregion bzw. Halbleiterregion 113, d. h. den ersten Leitfähigkeitstyp, auf. Gemäß einer Ausführungsform sind die erste Dotierungsregion bzw. Halbleiterregion 113 und der zweite monokristalline Halbleiterbereich 120 in direktem Kontakt miteinander und weisen die gleiche Dotierungskonzentration auf, um die Bildung von elektrischen Grenzflächen zu vermeiden oder zu reduzieren. Es wäre auch möglich, die erste Dotierungsregion 113 und den zweiten monokristallinen Halbleiterbereich 120 mit verschiedenen Dotierungskonzentrationen zu versehen. Da der zweite monokristalline Halbleiterbereich 120 in direktem Kontakt mit der Metallschicht 130 ist, ist eine ausreichend hohe Dotierungskonzentration wünschenswert, um den ohmschen Kontakt zwischen dem zweiten monokristallinen Halbleiterbereich 120 und der Metallschicht 130 zu verbessern.
  • 3 veranschaulicht eine Ausführungsform, welche der von 2 ähnlich, aber mit Metallschichten 130, 130' auf gegenüberliegenden Oberflächen des Halbleiterkörpers 190 ist. In dieser Ausführungsform ist ein zweiter monokristalliner Halbleiterbereich 120' auf und in Kontakt mit der zweiten Dotierungsregion 114 des Halbleiterkörpers 190 und vom gleichen Leitfähigkeitstyp wie die zweite Dotierungsregion 114 ausgebildet. Die beiden zweiten monokristallinen Halbleiterbereiche 120, 120', die auf und in Kontakt mit den jeweiligen gegenüberliegenden Oberflächen des Halbleiterkörpers 190 angeordnet sind, sind vorgesehen, um niederohmsche Kontakte zwischen den jeweiligen Dotierungsregionen (den ersten und zweiten Dotierungsregionen 113, 114) und den jeweiligen Metallschichten 130, 130' herzustellen.
  • Wie zuvor in Verbindung mit 1A bis 1C beschrieben, kann die Halbleiterstruktur mit dem ersten und zweiten monokristallinen Halbleiterbereich durch Bereitstellen eines ersten monokristallinen Halbleiterbereichs 110 mit einer ersten Gitterkonstante in einer Bezugsrichtung; Bilden eines zweiten monokristallinen Halbleiterbereichs 120 mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich 110; und Bilden einer Metallschicht 130 auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich 120 gebildet werden.
  • Gemäß einer Ausführungsform kann der zweite monokristalline Halbleiterbereich 120 durch Bilden einer Halbleiterschicht 120, die aus der Gruppe bestehend aus mikrokristalliner Halbleiterschicht, teilweise mikrokristalliner Halbleiterschicht, amorpher Halbleiterschicht und teilweise amorpher Halbleiterschicht ausgewählt ist, auf dem ersten monokristallinen Halbleiterbereich 110; und Ausheilen der Halbleiterschicht 120 bei einer erhöhten Temperatur, um zu bewirken, dass die Halbleiterschicht 120 kristallisiert oder umkristallisiert, um den zweiten monokristallinen Halbleiterbereich 120 auf und in Kontakt mit dem ersten monokristallinen Halbleiterbereich 110 zu bilden, gebildet werden. Das Ausheilen kann bei einer Temperatur gleich oder höher als 800 °C, zum Beispiel in einem Temperaturbereich von etwa 800 °C bis etwa 1250 °C, ausgeführt werden. Gemäß einer Ausführungsform wird das Ausheilen bei einer Temperatur in einem Bereich von etwa 1100 °C bis etwa 1200 °C ausgeführt, Bei diesen Temperaturen kristallisiert die Halbleiterschicht 120 um und bildet den zweiten monokristallinen Halbleiterbereich 120 mit einer anderen Gitterorientierung als der erste monokristalline Halbleiterbereich 110.
  • Die zuvor beschriebenen Prozesse sind kostengünstig und erfordern keine zusätzliche Ausrüstung.
  • Im Rahmen dieser Beschreibung beschreibt der Begriff „mikrokristallin“ eine polykristalline Struktur mit Kristallen in einem Bereich von etwa 10 nm bis etwa 100 µm und insbesondere in einem Bereich von etwa 100 nm bis etwa 30 µm. Im Unterschied dazu umfasst eine amorphe Schicht Kristalle, die kleiner als 10 nm sind.
  • Die Halbleiterschicht 120 kann durch Aufbringen von Halbleitermaterial durch Sputter- oder Bedampfungsprozesse oder durch chemisches Aufdampfen gebildet werden.
  • Gemäß einer Ausführungsform umfasst die Bildung der Halbleiterschicht 120 ein Bestrahlen einer Oberfläche, zum Beispiel der ersten Oberfläche 111 des ersten monokristallinen Halbleiterbereichs 110, mit niederenergetischen Teilchen, um mindestens einen Abschnitt oder Teil des ersten monokristallinen Halbleiterbereichs 110 in eine Halbleiterschicht 120 umzuwandeln, welche ganz oder teilweise mikrokristallin oder amorph ist. Geeignete niederenergetische Teilchen sind zum Beispiel Wasserstoffionen, welche ausgestrahlt werden, indem der erste monokristalline Halbleiterbereich 120 Wasserstoffplasma ausgesetzt wird. Die niederenergetischen Teilchen verdampfen das Halbleitermaterial teilweise von der bestrahlten Oberfläche des ersten monokristallinen Halbleiterbereichs 110. Das verdampfte Material lagert sich wieder auf der Oberfläche ab. Die Tiefe des wieder ablagerten Materials und das Ausmaß, bis zu dem es amorph oder mikrokristallin ist, können zum Beispiel durch Steuern der Plasmaenergie und der Dauer der Plasmabehandlung angepasst werden. Das wieder abgelagerte Halbleitermaterial, welches die Halbleiterschicht 120 bildet, kann außerdem mit den niederenergetischen Teilchen dotiert werden. In diesem Fall veranschaulicht 1B den Halbleiterkörper nach der Behandlung mit niederenergetischen Teilchen.
  • Wie zuvor beschrieben, wird das wieder abgelagerte Material anschließend thermischem Ausheilen unterzogen, um Umkristallisation einzuleiten. Das Ausheilen kann Ofenausheilen umfassen, wie zuvor beschrieben.
  • Der zweite monokristalline Halbleiterbereich kann auch durch Bonden gebildet werden. Dies wird in Verbindung mit 4A bis 4D und 5A bis 5D als Nächstes beschrieben. Gemäß einer Ausführungsform werden eine erste monokristalline Halbleiterscheibe (Halbleiterwafer) 210 mit einer ersten Gitterkonstante in einer Bezugsrichtung und eine zweite monokristalline Halbleiterscheibe (Halbleiterwafer) 220' mit einer zweiten Gitterkonstante in der Bezugsrichtung bereitgestellt, die von der ersten Gitterkonstante verschieden ist. Die erste monokristalline Halbleiterscheibe 210 weist eine erste Oberfläche 211 und eine zweite Oberfläche 212 gegenüber der ersten Oberfläche 211 auf. Die zweite monokristalline Halbleiterscheibe 220' weist eine erste Oberfläche 221 und eine zweite Oberfläche 222 gegenüber der ersten Oberfläche 221 auf.
  • Wie in 4B bis 4D veranschaulicht, wird die erste monokristalline Halbleiterscheibe 210 an ihrer ersten Oberfläche 211 an die zweite Oberfläche 222 der zweiten monokristallinen Halbleiterscheibe 220' gebondet, um einen Halbleiterkörper 290 mit einem ersten monokristallinen Halbleiterbereich 210, welcher durch die erste monokristalline Halbleiterscheibe 210 gebildet wird und die erste Gitterkonstante in der Bezugsrichtung aufweist, und einem zweiten monokristallinen Halbleiterbereich 220 zu bilden, welcher durch die zweite monokristalline Halbleiterscheibe 220' gebildet wird und die zweite Gitterkonstante in der Bezugsrichtung aufweist. Zu diesem Zweck werden erste und zweite monokristalline Halbleiterscheiben 210, 220' mit der jeweiligen Gitterorientierung bereitgestellt. Die erste monokristalline Halbleiterscheibe 210 kann mit einer <100> Orientierung bereitgestellt werden, und die zweite monokristalline Halbleiterscheibe 220' kann mit einer <111> Orientierung bereitgestellt werden. Nach dem Bonden umfasst der Halbleiterkörper 290 eine erste Oberfläche 221 und eine zweite Oberfläche 212.
  • Die gebondete zweite monokristalline Halbleiterscheibe 220' kann optional an ihrer ersten Oberfläche 221 zum Beispiel durch Polieren, Schleifen oder chemisch-mechanisches Polieren bearbeitet werden, um die Dicke der gebondeten zweiten monokristallinen Halbleiterscheibe 220' zu reduzieren und einen dünnen zweiten monokristallinen Halbleiterbereich 220 zu erhalten, wie in 4C veranschaulicht.
  • Eine Metallschicht 230 wird auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich 220 gebildet, worauf optionales thermisches Ausheilen folgt, wie in 4D veranschaulicht. Die Metallschicht 230 kann zum Beispiel aus Aluminium oder Aluminiumlegierung bestehen und unter Verwendung von Sputtern oder chemischem Aufdampfen aufgebracht werden. 4D veranschaulicht eine Halbleiterstruktur mit einer kontrollierten Stachelbildung mit reduzierter Tiefe der Stacheln an der Grenzfläche zwischen der Metallschicht 230 und dem zweiten monokristallinen Halbleiterbereich 220, wie zuvor beschrieben.
  • Gemäß einer anderen Ausführungsform wird die zweite monokristalline Halbleiterscheibe 220' nach dem Bonden nicht durch Schleifen oder dergleichen bearbeitet, sondern einem Schneidprozess unterzogen, wie im Folgenden in Verbindung mit 5A bis 5D beschrieben. Die zweite monokristalline Halbleiterscheibe 220' wird einem Implantationsschritt unterzogen. Zum Beispiel werden Gasionen, wie beispielsweise Protonen, in die zweite Oberfläche 222 der zweiten monokristallinen Halbleiterscheibe 220' in eine bestimmte Tiefe implantiert. Die Implantationstiefe kann durch Auswählen der Implantationsenergie angepasst werden. Die Implantationstiefe definiert die Dicke des zweiten monokristallinen Halbleiterbereichs 220, wie im Folgenden ausführlicher beschrieben wird.
  • Die Implantation von Gasatomen bzw. Gasionen (z. B. Protonen) bewirkt die Bildung einer Delaminationsschicht 225, welche eine Mikroblasenschicht oder eine mikroporöse Schicht sein kann, entlang welcher die zweite monokristalline Halbleiterscheibe 220' durch einen späteren Prozess abgelöst wird. Die Grenzfläche der Delaminationsschicht ist in 5A durch eine gestrichelte Linie dargestellt.
  • Eine optionale Bondschicht kann entweder auf der zweiten Oberfläche 222 der zweiten monokristallinen Halbleiterscheibe 220' oder auf der ersten Oberfläche 211 der ersten monokristallinen Halbleiterscheibe 210 gebildet werden. Die Bondschicht kann zum Beispiel aus Polysilicium bestehen. Die Bondschicht wird jedoch nicht benötigt. Es können eine oder mehrere optionale Bondschichten vor oder nach der Implantation der Gasatome oder Gasionen gebildet werden.
  • Anschließend wird die erste monokristalline Halbleiterscheibe 210 mit ihrer ersten Oberfläche 211 an die zweite Oberfläche 222 der zweiten monokristallinen Halbleiterscheibe 220' gebondet, wie zuvor beschrieben, um einen Halbleiterkörper 290 zu bilden.
  • Wie in 5C veranschaulicht, wird der Halbleiterkörper 290 einer Wärmebehandlung unterzogen, um die zweite monokristalline Halbleiterschicht 220' entlang der Delaminationsschichtgrenzfläche der Delaminationsschicht 225, welche als eine Spaltungsebene dient, abzulösen. Die Wärmebehandlung bewirkt mechanische Spannungen, welche zu einer Trennung entlang der Grenzfläche der Delaminationsschicht führen. Ein vergleichsweise dünner zweiter monokristalliner Halbleiterbereich 220, welcher der Delaminationsschicht 225 entspricht, bleibt an die erste monokristalline Halbleiterscheibe 210 gebondet. Der dünne zweite monokristalline Halbleiterbereich 220 weist eine Dicke auf, die durch die Implantationsenergie der Gasionen im zuvor beschriebenen Implantationsprozess definiert wurde. Der dünne zweite monokristalline Halbleiterbereich 220 kann einem Polierprozess unterzogen werden. Die gewünschte Dicke, zum Beispiel im Bereich von 0,5 µm bis 5 µm, kann durch Implantation genau gesteuert werden.
  • Der Delaminationsprozess führt zur Bildung einer Teil-Halbleiterscheibe 226, die zur Herstellung weiterer Halbleiterkörper wiederverwendet werden kann. Dies ist sehr kostengünstig. Die Teil-Halbleiterscheibe 226 kann vor der Wiederverwendung poliert werden. Anschließend wird die Metallschicht 230 auf dem dünnen zweiten monokristallinen Halbleiterbereich 220 gebildet.
  • Die zuvor beschriebenen Ausführungsformen von 4 und 5 sind insbesondere für Halbleiterscheiben geeignet, die aus Silicium bestehen.
  • Unter Bezugnahme auf 6 wird ein Halbleiterbauelement gemäß einer Ausführungsform beschrieben. Das Halbleiterbauelement, welches ein als Leistungsdiode realisiertes bipolares Bauelement ist, umfasst einen Halbleiterkörper 390 mit einem ersten monokristallinen Halbleiterbereich 310 einer ersten Gitterkonstante, zum Beispiel eines <100> Siliciummaterials, und einem zweiten monokristallinen Halbleiterbereich 320 einer zweiten, von der ersten Gitterkonstante verschiedenen Gitterkonstante, zum Beispiel eines <111> Siliciummaterials. Der erste monokristalline Halbleiterbereich 310 umfasst eine erste Dotierungsregion 316 eines ersten Leitfähigkeitstyps, welcher in dieser Ausführungsform der n-Typ ist, und eine zweite Dotierungsregion 314 eines zweiten Leitfähigkeitstyps, welcher in dieser Ausführungsform der p-Typ ist. Der zweite monokristalline Halbleiterbereich 320 bildet eine Dotierungsregion des ersten Leitfähigkeitstyps. Die erste Dotierungsregion 316 des ersten monokristallinen Halbleiterbereichs 310 ist in direktem Kontakt mit dem zweiten monokristallinen Halbleiterbereich 320 mit dem gleichen Leitfähigkeitstyp wie die erste Dotierungsregion 316.
  • Die erste Dotierungsregion 316 bildet eine Kathodenregion, und die zweite Dotierungsregion 314 bildet eine Anodenregion. Mindestens ein pn-Übergang 315 ist zwischen der Anodenregion 314 und der Kathodenregion 316, insbesondere zwischen der Anodenregion 314 und einer Driftregion 313 des ersten Leitfähigkeitstyps, ausgebildet. Die Driftregion 313 weist eine niedrigere Dotierungskonzentration als die Kathodenregion 316 auf. Eine Metallschicht 330, die eine Kathodenmetallisierung bildet, ist auf und in niederohmschem Kontakt mit dem zweiten monokristallinen Halbleiterbereich 320 ausgebildet. Eine Metallschicht 340, die eine Anodenmetallisierung bildet, ist auf und in niederohmschem Kontakt mit der Anodenregion 314 ausgebildet.
  • Wie in 7 veranschaulicht, die eine andere Ausführungsform darstellt, kann die Leistungsdiode vergrabene Dotierungsregionen 375 des zweiten Leitfähigkeitstyps, d. h. des p-Typs in dieser Ausführungsform, umfassen, welche innerhalb der Driftregion 313 und dicht an der Kathodenregion 316 ausgebildet sind. Die vergrabenen Dotierungsregionen 375 sind vollständig von Regionen entgegengesetzten Leitfähigkeitstyps umgeben und vom zweiten monokristallinen Halbleiterbereich 320 beabstandet. Da jedoch der zweite monokristalline Halbleiterbereich 320 die Bildung von tiefen Stacheln verhindert, wie zuvor beschrieben, können die vergrabenen Dotierungsregionen 375 in unmittelbarer Nähe des zweiten monokristallinen Halbleiterbereichs 320 ausgebildet sein.
  • Eine weitere Ausführungsform eines Halbleiterbauelements ist in 8 veranschaulicht. Das Halbleiterbauelement, welches ein als IGBT realisiertes bipolares Bauelement ist, umfasst einen Halbleiterkörper 490 mit einem ersten monokristallinen Halbleiterbereich 410 einer ersten Gitterkonstante, zum Beispiel eines <100> Siliciummaterials, und einem zweiten monokristallinen Halbleiterbereich 420 einer von der ersten Gitterkonstante verschiedenen, zweiten Gitterkonstante, zum Beispiel eines <111> Siliciummaterials. Der erste monokristalline Halbleiterbereich 410 umfasst eine erste Dotierungsregion 416 eines zweiten Leitfähigkeitstyps, welcher in dieser Ausführungsform der p-Typ ist, und eine zweite Dotierungsregion 414 des zweiten Leitfähigkeitstyps. Der zweite monokristalline Halbleiterbereich 420 bildet in dieser Ausführungsform eine Dotierungsregion des zweiten Leitfähigkeitstyps. Die erste Dotierungsregion 416 des ersten monokristallinen Halbleiterbereichs 410 ist in direktem Kontakt mit dem zweiten monokristallinen Halbleiterbereich 420 mit dem gleichen Leitfähigkeitstyp wie die erste Dotierungsregion 416.
  • Die erste Dotierungsregion 416 des ersten monokristallinen Halbleiterbereichs 410 bildet hierbei eine Emitterregion 416, während die zweite Dotierungsregion 414 eine Bodyregion 414 des IGBTs bildet. Eine Driftregion 413 des ersten Leitfähigkeitstyps, d. h. des n-Typs in dieser Ausführungsform, ist innerhalb des ersten monokristallinen Halbleiterbereichs 410 und zwischen der Bodyregion 414 und der Emitterregion 416 ausgebildet. Sourceregionen 417 des ersten Leitfähigkeitstyps sind in die Bodyregionen 414 eingebettet. Ein pn-Übergang 415 ist zwischen der Bodyregion 414 und der Driftregion 413 ausgebildet. Ein weiterer pn-Übergang ist zwischen der Bodyregion 414 und der Sourceregion 417 ausgebildet. Zwischen der Driftregion 413 und der Emitterregion 416 ist eine Feldblendenschicht 470 des ersten Leitfähigkeitstyps (n-Typs in dieser Ausführungsform) ausgebildet. Außerdem sind vergrabene Dotierungsregionen 475 des zweiten Leitfähigkeitstyps in der Feldblendenschicht 470 eingebettet. Die Feldblendenschicht 470 weist eine höhere Dotierungskonzentration als die Driftregion 413 auf.
  • Der zweite monokristalline Halbleiterbereich 420 verhindert die Bildung von tiefen Stacheln von der Metallschicht 430 in den Halbleiterkörper 490, ohne den ersten monokristallinen Halbleiterbereich 410 zu erreichen. Dies ermöglicht die Bildung eines homogenen ohmschen Kontakts zwischen der Metallschicht 430 und dem Halbleiterkörper 490, insbesondere zur Emitterregion 416.
  • Eine Gateelektrode 441 ist auf einem Gatedielektrikum 442 ausgebildet, das auf einer Oberseite des Halbleiterkörpers 490 ausgebildet ist. Eine weitere Metallschicht 440 ist auf und in ohmschem Kontakt mit der Bodyregion 414 und der Sourceregion 417 ausgebildet.
  • Infolgedessen umfasst das Halbleiterbauelement eine Sourceregion 417 eines ersten Leitfähigkeitstyps, eine Bodyregion 414 eines zweiten Leitfähigkeitstyps in Kontakt mit der Sourceregion 417, eine Driftregion 413 des ersten Leitfähigkeitstyps in Kontakt mit der Bodyregion 414 und eine Emitterregion 416 des zweiten Leitfähigkeitstyps, wobei der zweite monokristalline Halbleiterbereich 420 in direktem Kontakt mit der Emitterregion 416 ist und den gleichen Leitfähigkeitstyp wie die Emitterregion 416 aufweist.
  • 8 veranschaulicht außerdem ein unipolares Bauelement, wie beispielsweise einen Leistungs-MOSFET. In diesem Fall ist die erste Dotierungsregion 416 vom ersten Leitfähigkeitstyp (n-Typ in dieser Ausführungsform) und bildet eine Drainregion des MOSFETs. Der zweite monokristalline Halbleiterbereich 420 ist dann ebenfalls vom ersten Leitfähigkeitstyp. Infolgedessen umfasst das Halbleiterbauelement mindestens eine Sourceregion 417 eines ersten Leitfähigkeitstyps, eine Bodyregion 414 eines zweiten Leitfähigkeitstyps in Kontakt mit der Sourceregion 417, eine Driftregion 413 des ersten Leitfähigkeitstyps in Kontakt mit der Bodyregion 414 und eine Drainregion 416 des ersten Leitfähigkeitstyps, wobei der zweite monokristalline Halbleiterbereich 420 in direktem Kontakt mit der Drainregion 416 ist und den gleichen Leitfähigkeitstyp wie die Drainregion 416 aufweist.
  • Die vorstehenden Ausführungsformen sind insbesondere für Leistungsbauelemente geeignet, welche typischerweise eine Mehrzahl von Zellen umfassen, welche eine identische Anordnung aufweisen, welche in den gleichen Halbleiterkörper integriert sind, und welche elektrisch parallel geschaltet sind, um die Steuerung von hohen Strömen zu ermöglichen.
  • Die hierin beschriebenen Ausführungsformen umfassen eine Halbleiterstruktur mit einem zweiten monokristallinen Halbleiterbereich, der zwischen einem ersten monokristallinen Halbleiterbereich und einer Metallschicht ausgebildet ist, wobei die ersten und zweiten monokristallinen Halbleiterbereiche von verschiedener Gitterorientierung sind. Diese Halbleiterstruktur bildet homogen tiefe Stacheln, wenn thermischem Ausheilen einer ausreichend hohen Temperatur unterzogen, was die Bildung von reproduzierbaren elektrischen Kontakten zwischen der Metallschicht und dem zweiten monokristallinen Halbleiterbereich ermöglicht. Außerdem wird die Gefahr eines unerwünschten verstärkten Wachstums der Stacheln in die Tiefe des zweiten monokristallinen Halbleiterbereichs oder des ersten monokristallinen Halbleiterbereichs reduziert. Die Bildung von unerwünschten Durchkontakten zu vergrabenen Dotierungsregionen oder erweiterten Verarmungszonen von pn-Übergängen während des Sperrmodus eines Halbleiterbauelements kann daher begrenzt oder sogar völlig vermieden werden.
  • Die homogene Tiefe der Stacheln über den Kontaktbereich zwischen der Metallschicht und dem zweiten monokristallinen Halbleiterbereich trägt zu einem seitlich homogenen Spannungsabfall bei, was insbesondere für Leistungsbauelemente vorteilhaft ist. Insbesondere kann die Tiefe der Stacheln reproduzierbar kontrolliert werden, so dass vergrabene Dotierungsregionen, wie zum Beispiel in 7 und 8 veranschaulicht, integriert werden können, ohne solche vergrabenen Dotierungsregionen in einer großen Tiefe bilden zu müssen. Außerdem kann das „Runden“ der Stromkennlinien der Bauelemente wesentlich reduziert werden, da solch ein „Runden“ durch thermomigrationsinduziertes Wachstum von Stacheln verursacht wird, das durch den hierin beschriebenen Ansatz eingeschränkt wird.
  • Die Qualität der zuvor beschriebenen Kontaktstruktur kann zum Beispiel durch REM oder andere Analysetools untersucht werden, die in der Kristallanalyse verwendet werden.
  • Räumliche Begriffe, wie beispielsweise „unter“, „unten“, „unter-“, „über“, „ober-“ und dergleichen, werden zur einfacheren Beschreibung verwendet, um die Positionierung eines Elements in Bezug auf ein zweites Element zu erläutern. Diese Begriffe sollen verschiedene Ausrichtungen des Bauelements zusätzlich zu anderen Ausrichtungen als jenen umfassen, die in den Figuren dargestellt sind. Ferner werden Begriffe wie beispielsweise „erste/r/s“, „zweite/r/s“ und dergleichen zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind nicht als einschränkend gedacht. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „aufweisen“, „umfassen“ und dergleichen unbestimmte Begriffe, welche das Vorhandensein der angegebenen Elemente oder Merkmale anzeigen, aber zusätzliche Elemente oder Merkmale nicht ausschließen. Wie hierin verwendet, sollen die Artikel „ein“, „eine“ und „der, die, das“ sowohl die Mehrzahl als auch die Einzahl umfassen, sofern der Kontext nicht eindeutig etwas anderes nahe legt.
  • Die Ansprüche sind ein erster, nicht einschränkender Ansatz, die Erfindung in allgemeinen Begriffen zu definieren.

Claims (25)

  1. Halbleiterstruktur, umfassend: einen ersten monokristallinen Halbleiterbereich (110, 210, 310, 410) mit einer ersten Gitterkonstante in einer Bezugsrichtung; einen zweiten monokristallinen Halbleiterbereich (120, 220, 320, 420) mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich (110, 210, 310, 410); und eine Metallschicht (130, 230, 330, 430), die auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich (120, 220, 320, 420) ausgebildet ist.
  2. Halbleiterstruktur nach Anspruch 1, wobei der erste monokristalline Halbleiterbereich (110, 210, 310, 410) und der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) aus dem gleichen Halbleitermaterial hergestellt sind.
  3. Halbleiterstruktur nach Anspruch 1 oder 2, wobei der erste monokristalline Halbleiterbereich (110, 210, 310, 410) und der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) aus Si sind, und wobei der erste monokristalline Halbleiterbereich (110, 210, 310, 410) eine <100> Gitterorientierung in der Bezugsrichtung aufweist, und der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) eine <111> Gitterorientierung in der Bezugsrichtung aufweist.
  4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, wobei die Metallschicht (130, 230, 330, 430) mindestens eine Ein-Metall-Schicht und/oder eine Metalllegierungsschicht umfasst.
  5. Halbleiterstruktur nach einem der Ansprüche 1 bis 4, wobei die Metallschicht (130, 230, 330, 430) wenigstens Aluminium oder eine Aluminiumlegierung umfasst.
  6. Halbleiterstruktur nach einem der Ansprüche 1 bis 5, wobei der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) eine Dicke von etwa 0,5 µm bis etwa 5 µm aufweist.
  7. Halbleiterstruktur nach einem der Ansprüche 1 bis 6, wobei der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) in direktem Kontakt mit dem ersten monokristallinen Halbleiterbereich (110, 210, 310, 410) ist.
  8. Halbleiterbauelement, umfassend: einen Halbleiterkörper (190, 290, 390, 490), umfassend: einen ersten monokristallinen Halbleiterbereich (110, 210, 310, 410) mit einer ersten Gitterkonstante in einer Bezugsrichtung; einen zweiten monokristallinen Halbleiterbereich (120, 220, 320, 420) mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich (110, 210, 310, 410); mindestens einen pn-Übergang (115, 315, 415), der im ersten monokristallinen Halbleiterbereich (110, 210, 310, 410) ausgebildet ist; und eine Metallschicht (130, 230, 330, 430), die auf und in ohmschem Kontakt mit dem zweiten monokristallinen Halbleiterbereich (120, 220, 320, 420) ausgebildet ist.
  9. Halbleiterbauelement nach Anspruch 8, wobei der erste monokristalline Halbleiterbereich (110) eine erste Dotierungsregion (113) eines ersten Leitfähigkeitstyps und eine zweite Dotierungsregion (114) eines zweiten Leitfähigkeitstyps umfasst, und der zweite monokristalline Halbleiterbereich (120) eine Dotierungsregion des ersten Leitfähigkeitstyps aufweist, wobei die erste Dotierungsregion (113) des ersten monokristallinen Halbleiterbereichs (110) in direktem Kontakt mit der Dotierungsregion des zweiten monokristallinen Halbleiterbereichs (120) ist.
  10. Halbleiterbauelement nach Anspruch 8 oder 9, wobei das Halbleiterbauelement ein bipolares Bauelement ist, das eine Kathodenregion (316) eines ersten Leitfähigkeitstyps und eine Anodenregion (314) eines zweiten Leitfähigkeitstyps umfasst, wobei der mindestens eine pn-Übergang (315) zwischen der Anodenregion (314) und der Kathodenregion (316) ausgebildet ist, und wobei der zweite monokristalline Halbleiterbereich (320) in direktem Kontakt mit der Kathodenregion (316) ist und den gleichen Leitfähigkeitstyp wie die Kathodenregion (316) aufweist.
  11. Halbleiterbauelement nach einem der Ansprüche 8 bis 10, wobei das Halbleiterbauelement ein bipolares Bauelement ist, das eine Sourceregion (417) eines ersten Leitfähigkeitstyps, eine Bodyregion (414) eines zweiten Leitfähigkeitstyps in Kontakt mit der Sourceregion (417), eine Driftregion (413) des ersten Leitfähigkeitstyps in Kontakt mit der Bodyregion (414) und eine Emitterregion (416) des zweiten Leitfähigkeitstyps umfasst, wobei der zweite monokristalline Halbleiterbereich (420) in direktem Kontakt mit der Emitterregion (416) ist und den gleichen Leitfähigkeitstyp wie die Emitterregion (416) aufweist.
  12. Halbleiterbauelement nach einem der Ansprüche 8 bis 11, wobei das Halbleiterbauelement ein unipolares Bauelement ist, das mindestens eine Sourceregion (417) eines ersten Leitfähigkeitstyps, eine Bodyregion (414) eines zweiten Leitfähigkeitstyps in Kontakt mit der Sourceregion (417), eine Driftregion (413) des ersten Leitfähigkeitstyps in Kontakt mit der Bodyregion (414) und eine Drainregion (416) des ersten Leitfähigkeitstyps umfasst, wobei der zweite monokristalline Halbleiterbereich (420) in direktem Kontakt mit der Drainregion (416) ist und den gleichen Leitfähigkeitstyp wie die Drainregion (416) aufweist.
  13. Verfahren zur Herstellung einer Halbleiterstruktur, umfassend: Bereitstellen eines ersten monokristallinen Halbleiterbereichs (110, 210, 310, 410) mit einer ersten Gitterkonstante in einer Bezugsrichtung; Bilden eines zweiten monokristallinen Halbleiterbereichs (120, 220, 320, 420) mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist, auf dem ersten monokristallinen Halbleiterbereich (110, 210, 310, 410); und Bilden einer Metallschicht (130, 230, 330, 430) auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich (120, 220, 320, 420).
  14. Verfahren nach Anspruch 13, wobei der erste monokristalline Halbleiterbereich (110, 210, 310, 410) und der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) aus dem gleichen Halbleitermaterial sind.
  15. Verfahren nach Anspruch 13 oder 14, wobei der zweite monokristalline Halbleiterbereich (120, 220, 320, 420) so gebildet wird, dass er in direktem Kontakt mit dem ersten monokristallinen Halbleiterbereich (110, 210, 310, 410) ist.
  16. Verfahren nach einem der Ansprüche 13 bis 15, ferner umfassend: Bilden einer Halbleiterschicht (120), die aus der Gruppe bestehend aus mikrokristalliner Halbleiterschicht, teilweise mikrokristalliner Halbleiterschicht, amorpher Halbleiterschicht und teilweise amorpher Halbleiterschicht ausgewählt ist, auf der oder an einer Oberfläche des ersten monokristallinen Halbleiterbereichs (110); und Ausheilen der Halbleiterschicht (120) bei einer erhöhten Temperatur, um zu bewirken, dass die Halbleiterschicht (120) kristallisiert oder umkristallisiert, um den zweiten monokristallinen Halbleiterbereich (120) auf und in Kontakt mit dem ersten monokristallinen Halbleiterbereich (110) zu bilden.
  17. Verfahren nach Anspruch 16, wobei das Ausheilen bei einer Temperatur gleich oder höher als 800 °C ausgeführt wird.
  18. Verfahren nach Anspruch 16, wobei das Ausheilen in einem Temperaturbereich von etwa 800 °C bis etwa 1250 °C ausgeführt wird.
  19. Verfahren nach Anspruch 16 oder 17, wobei das Bilden der Halbleiterschicht (120) ein Bestrahlen einer Oberfläche des ersten monokristallinen Halbleiterbereichs (110) mit niederenergetischen Teilchen umfasst, um mindestens einen Abschnitt des ersten monokristallinen Halbleiterbereichs (110) in die Halbleiterschicht (120) umzuwandeln.
  20. Verfahren nach Anspruch 19, wobei die niederenergetischen Teilchen Wasserstoffionen sind.
  21. Verfahren nach einem der Ansprüche 16 bis 20, wobei das Bilden der Halbleiterschicht (120) ein Aufbringen von Halbleitermaterial durch Sputtern, Bedampfen oder chemisches Aufdampfen umfasst.
  22. Verfahren zur Herstellung einer Halbleiterstruktur, umfassend: Bereitstellen einer ersten monokristallinen Halbleiterscheibe (210) mit einer ersten Gitterkonstante in einer Bezugsrichtung; Bereitstellen einer zweiten monokristallinen Halbleiterscheibe (220') mit einer zweiten Gitterkonstante in der Bezugsrichtung, welche von der ersten Gitterkonstante verschieden ist; Bonden der ersten monokristallinen Halbleiterscheibe (210) an oder auf die zweite monokristalline Halbleiterscheibe (220'), um einen Halbleiterkörper (290) zu bilden, der einen ersten monokristallinen Halbleiterbereich (210) mit der ersten Gitterkonstante in der Bezugsrichtung und einen zweiten monokristallinen Halbleiterbereich (220) mit der zweiten Gitterkonstante in der Bezugsrichtung umfasst; und Bilden einer Metallschicht (230) auf und in Kontakt mit dem zweiten monokristallinen Halbleiterbereich (220).
  23. Verfahren nach Anspruch 22, ferner umfassend: Bearbeiten mindestens einer der beiden Halbleiterscheiben, ausgewählt aus der ersten monokristallinen Halbleiterscheibe (210) und der zweiten monokristallinen Halbleiterscheibe (220'), nach dem Bonden, um eine Dicke der mindestens einen Halbleiterscheibe zu reduzieren.
  24. Verfahren nach Anspruch 23, wobei das Bearbeiten der ersten monokristallinen Halbleiterscheibe (210) und/oder der zweiten monokristallinen Halbleiterscheibe (220') mindestens eines von mechanischem Schleifen, chemischem Ätzen und chemisch-mechanischem Polieren umfasst.
  25. Verfahren nach Anspruch 23 oder 24, ferner umfassend: Implantieren von Gasionen in die zweite monokristalline Halbleiterscheibe (220'), um eine Delaminationsschicht (225) mit einer Delaminationsgrenzfläche in einer vordefinierten Tiefe in der zweiten monokristallinen Halbleiterscheibe (220') zu bilden; und Unterziehen des Halbleiterkörpers (290) mindestens einer Wärmebehandlung, so dass sich die zweite monokristalline Halbleiterscheibe (220') entlang der Delaminationsschichtgrenzfläche abspaltet und die Delaminationsschicht (225) an die erste monokristalline Halbleiterscheibe (210) gebondet bleibt.
DE102013105057A 2012-05-16 2013-05-16 Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur Pending DE102013105057A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/472,949 US8618639B2 (en) 2012-05-16 2012-05-16 Semiconductor structure, semiconductor device having a semiconductor structure, and method for manufacturing a semiconductor structure
US13/472,949 2012-05-16

Publications (1)

Publication Number Publication Date
DE102013105057A1 true DE102013105057A1 (de) 2013-11-21

Family

ID=49511087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013105057A Pending DE102013105057A1 (de) 2012-05-16 2013-05-16 Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur

Country Status (3)

Country Link
US (2) US8618639B2 (de)
CN (1) CN103426905B (de)
DE (1) DE102013105057A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115801A1 (de) 2016-08-25 2018-03-01 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106129108B (zh) * 2016-08-29 2023-08-22 洛阳鸿泰半导体有限公司 一种具有三维结构的半导体晶圆

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7045401B2 (en) * 2003-06-23 2006-05-16 Sharp Laboratories Of America, Inc. Strained silicon finFET device
DE10360874B4 (de) * 2003-12-23 2009-06-04 Infineon Technologies Ag Feldeffekttransistor mit Heteroschichtstruktur sowie zugehöriges Herstellungsverfahren
CN2720640Y (zh) * 2004-04-26 2005-08-24 台湾积体电路制造股份有限公司 具有晶格不相称区的应变沟道晶体管结构
US7172933B2 (en) * 2004-06-10 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Recessed polysilicon gate structure for a strained silicon MOSFET device
JP2007142243A (ja) * 2005-11-21 2007-06-07 Matsushita Electric Ind Co Ltd 窒化物半導体電界効果トランジスタ及びその製造方法
DE102008032171B4 (de) * 2008-07-08 2014-12-18 Infineon Technologies Austria Ag Verfahren zum Herstellen einer einkristallinen Schicht
DE102010046215B4 (de) * 2010-09-21 2019-01-03 Infineon Technologies Austria Ag Halbleiterkörper mit verspanntem Bereich, Elektronisches Bauelement und ein Verfahren zum Erzeugen des Halbleiterkörpers.
US10170652B2 (en) * 2011-03-22 2019-01-01 The Boeing Company Metamorphic solar cell having improved current generation
CN102437201B (zh) * 2011-11-25 2014-08-13 中国科学院微电子研究所 SiC结势垒肖特基二极管及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016115801A1 (de) 2016-08-25 2018-03-01 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit
US10483384B2 (en) 2016-08-25 2019-11-19 Infineon Technologies Ag Transistor device with high current robustness
DE102016115801B4 (de) * 2016-08-25 2020-10-29 Infineon Technologies Ag Transistorbauelement mit hoher stromfestigkeit

Also Published As

Publication number Publication date
US20130307031A1 (en) 2013-11-21
US8883609B2 (en) 2014-11-11
US20140080294A1 (en) 2014-03-20
US8618639B2 (en) 2013-12-31
CN103426905A (zh) 2013-12-04
CN103426905B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
DE102016105610B4 (de) Halbleiterbauelement mit einer Graphenschicht und ein Verfahren zu dessen Herstellung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102014114683B4 (de) Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102013216195B4 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102005063462B4 (de) Verfahren zur Herstellung einer dotierten Zone in einem Halbleiterkörper
DE102014101951B4 (de) Superjunction-Halbleitervorrichtung mit Implantationszonen und Verfahren zu deren Herstellung
DE102018102415B4 (de) Waferverbund und verfahren zur herstellung eines halbleiterbauteils
DE102013111792A1 (de) Verfahren zum verarbeiten eines halbleiterträgers, halbleiterchipanordnung und verfahren zum herstellen eines halbleiterbauelements
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102009019278A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Laserausheilung
DE112006001791B4 (de) Non-Punch-Through Hochspannungs-IGBT für Schaltnetzteile und Verfahren zur Herstellung derselben
DE102019108754A1 (de) Halbleitervorrichtung mit einem porösen bereich, waferverbundstruktur und verfahren zum herstellen einerhalbleitervorrichtung
DE102017102127A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung einer Epitaxie und Halbleitervorrichtungen mit einer lateralen Struktur
DE112020003654T5 (de) Halbleitersubstrat, Halbleitervorrichtung und Verfahren zur Herstellung
DE102015109545B4 (de) Transistor mit Feldelektroden und verbessertem Lawinendurchbruchsverhalten
DE102005039564A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102017120535B4 (de) Halbleitervorrichtung und Halbleitersubstrat, das eine poröse Schicht enthält, und Herstellungsverfahren
DE102007033873A1 (de) Verfahren zur Dotierung eines Halbleiterwafers und Halbleiterbauelement
DE102017121878A1 (de) Leistungsdiode
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102013105057A1 (de) Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102018132236B4 (de) Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
DE102014113215B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication