CN102437201B - SiC结势垒肖特基二极管及其制作方法 - Google Patents
SiC结势垒肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN102437201B CN102437201B CN201110380662.2A CN201110380662A CN102437201B CN 102437201 B CN102437201 B CN 102437201B CN 201110380662 A CN201110380662 A CN 201110380662A CN 102437201 B CN102437201 B CN 102437201B
- Authority
- CN
- China
- Prior art keywords
- sic
- sio
- epitaxial loayer
- district
- manufacture method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 claims abstract description 31
- 239000002184 metal Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 10
- 238000005516 engineering process Methods 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 238000002513 implantation Methods 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims description 8
- 230000012010 growth Effects 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 238000004528 spin coating Methods 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 239000007789 gas Substances 0.000 claims description 4
- 239000007788 liquid Substances 0.000 claims description 4
- 229910021645 metal ion Inorganic materials 0.000 claims description 4
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- 230000009647 facial growth Effects 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 2
- 238000005260 corrosion Methods 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 claims description 2
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 238000004544 sputter deposition Methods 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 8
- 239000011261 inert gas Substances 0.000 claims 1
- 230000002411 adverse Effects 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供SiC结势垒肖特基二极管，包括肖特基金属下的P型区，所述肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成；所述SiC结势垒肖特基二极管的结终端延伸区域由P--SiC区构成。本发明还提供SiC结势垒肖特基二极管的制作方法。本发明提供的SiC结势垒肖特基二极管的制作方法降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
Description
技术领域
本发明涉及半导体器件技术领域，特别涉及一种具有结终端延伸结构的SiC结势垒肖特基二极管及其制作方法。
背景技术
碳化硅材料具有优良的物理和电学特性，以其宽的禁带宽度、高的热导率、大的饱和漂移速度和高的临界击穿电场等独特优点，成为制作高功率、高频、耐高温、抗辐射器件的理想半导体材料，在军事和民事方面具有广阔的应用前景。以SiC材料制备的电力电子器件已成为目前半导体领域的热点器件和前沿研究领域之一。
在SiC的二极管中，结势垒肖特基结构(JBS)，是将肖特基和PiN结构结合在一起的一种器件结构，通过pn结势垒排除隧穿电流对最高阻断电压的限制，结合了两者的优点，在高速、高耐压的SiC二极管领域具有很大的优势。由于器件的击穿电压在很大程度上取决于结曲率引起的边缘强电场，因此为了获得良好阻断能力的器件，降低结边缘电场，提高器件的实际击穿电场，各种结终端技术用于SiC电力电子器件的制备中。主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等结构。其中，结终端延伸结构(JTE)在SiC电力电子器件结构中具有非常广泛的应用。
在制备具有结终端延伸结构的SiC JBS器件时，为了使肖特基金属下的各pn结势垒更好地夹断肖特基势垒的反向漏电流，其P区浓度一般为1018cm-3数量级，标记为P+区；而对于P型结终端延伸区域，其浓度存在一个优化值，该优值浓度与N--SiC漂移层的浓度有关，一般为1017cm-3数量级，标记为P-区。通常，为了制备具有结终端延伸结构的SiC JBS器件，需要在制备工艺中进行两次不同总剂量的Al离子注入，用来分别形成具有不同浓度的P+区和P-区，其工艺复杂度较高，不仅其工艺成本较高，也在工艺中增加了引入不利影响因素的可能性。
发明内容
本发明所要解决的技术问题是提供一种降低器件制作工艺的复杂度，同时有利于降低制作工艺成本的SiC结势垒肖特基二极管及其制作方法。
为解决上述技术问题，本发明提供了一种SiC结势垒肖特基二极管包括：
肖特基金属下的P型区，所述肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成；所述SiC结势垒肖特基二极管的结终端延伸区域由P--SiC区构成。
本发明还提供一种SiC结势垒肖特基二极管的制作方法包括：
步骤10、在N+-SiC衬底正面生长N--SiC外延层；
步骤20、在所述N--SiC外延层上的JTE区域淀积SiO2；
步骤30、在所述N--SiC外延层上制作Ti/Ni金属离子注入阻挡层；
步骤40、形成从表面到体内依次分布的P+-SiC和P--SiC区；
步骤50、在所述N+-SiC衬底背面制作欧姆接触；
步骤60、在已制备P+-SiC区和P--SiC区的N--SiC外延层上淀积SiO2作为钝化层；
步骤70、腐蚀SiO2开孔后，生长Ni金属作为肖特基接触。
本发明提供的SiC结势垒肖特基二极管的制作方法，由于采用一次Al离子注入工艺形成P+-SiC区和P--SiC区，降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
附图说明
图1为本发明实施例提供的SiC结势垒肖特基二极管剖面图；
图2为本发明实施例提供的SiC结势垒肖特基二极管制作方法流程图。
具体实施方式
如图1所示，本发明实施例提供的具有结终端延伸的SiC结势垒肖特基二极管，肖特基金属下的P型区分别由P+-SiC和P--SiC两个区域构成；结终端延伸区域由P--SiC区构成。以上P型SiC区的实现通过一次Al离子注入工艺完成。其中，在Al离子注入工艺前，预先在JTE区域表面淀积SiO2，作为高剂量Al离子的注入区，使得在JTE区只形成低剂量的Al注入区。其中，SiO2厚度的设置与形成高剂量注入区的Al离子的能量和剂量相关。
如图2所示，本发明实施例提供的具有结终端延伸的SiC结势垒肖特基二极管制备方法包括：
步骤10、在N+-SiC衬底上正面生长N--SiC外延层。
在掺杂浓度为1018～1019cm-3水平的N+-SiC衬底正面利用CVD方法外延N--SiC层，其掺杂水平为5×1015cm-3，厚度为10um。
步骤20、在N--SiC外延层上的JTE区域淀积SiO2。
利用PECVD的方法在N--SiC外延层上淀积厚度为的SiO2。
在SiO2上旋涂光刻胶后，通过光刻和湿法腐蚀SiO2技术，在JTE区域表面制作SiO2，作为该区域的高剂量Al离子注入区。
步骤30、制作Ti/Ni金属离子注入阻挡层。
在进行步骤20后的N--SiC外延层上旋涂光刻胶，通过光刻形成离子注入阻挡层图案，再采用溅射的方法生长Ti/Ni金属，厚度分别为300/
步骤40、制作P+-SiC区和P--SiC区。该步骤包括如下步骤：
步骤401、在温度为400℃环境中，进行不同能量和剂量组合的Al离子注入，形成从表面到体内呈依次分布的高剂量Al离子注入区和低剂量Al离子注入区。注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；所述能量的注入剂量分别为2×1014cm-2、2.6×1014cm-2、3.5×1014cm-2、6.5×1014cm-2、5.2×1013cm-2、7.7×1013cm-2、9×1013cm-2、1.02×1014cm-2和1.67×1014cm-2。
步骤402、利用Ni、Ti和SiO2腐蚀液分别处理N--SiC外延层，去除注入阻挡层。
步骤403、在1500～1700℃的温度范围内，氩气环境中进行10～30min的Al离子激活退火，形成从表面到体内依次分布的P+-SiC区和P--SiC区；
步骤50、在N+-SiC衬底背面制作欧姆接触。
通过溅射技术在N+-SiC衬底背面生长Ni金属，厚度利用快速热退火的方式，在氮气氛围中，950℃温度下，进行5min的快速热退火，以形成欧姆接触。
步骤60、步骤60在已制备P+-SiC和P--SiC区的N--SiC外延层上淀积SiO2作为钝化层。
利用PECVD方法在已制备了P+-SiC和P--SiC区的N--SiC外延层上淀积厚度为的SiO2。
步骤70、制作肖特基接触。在步骤60所述SiO2层旋涂光刻胶，形成肖特基接触图案；利用SiO2腐蚀液开肖特基接触孔；通过电子束蒸发技术生长Ni金属，厚度为在与N--SiC外延层直接接触的区域形成肖特基接触。
本发明针对制备具有结终端延伸结构的SiC结势垒肖特基二极管工艺中，需要两次总剂量不同的Al离子注入工艺来实现P+和P-区，其工艺较为复杂的现象，提出了一种只需一次Al离子注入工艺、相对较为简单的工艺制备方法。本发明提供的SiC结势垒肖特基二极管的制作方法，由于采用一次Al离子注入工艺形成P+-SiC区和P--SiC区，降低了工艺的复杂度，减小了两次或多次Al离子注入工艺引入不利影响因素的可能性。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种SiC结势垒肖特基二极管的制作方法，其特征在于，包括：
步骤10、在N+-SiC衬底正面生长N--SiC外延层；
步骤20、在所述N--SiC外延层上的结终端延伸区域淀积SiO2；
步骤30、在所述N--SiC外延层上制作Ti/Ni金属离子注入阻挡层；
步骤40、形成从表面到体内依次分布的P+-SiC和P--SiC区；
步骤50、在所述N+-SiC衬底背面制作欧姆接触；
步骤60、在已制备P+-SiC区和P--SiC区的N--SiC外延层上淀积SiO2作为钝化层；
步骤70、腐蚀SiO2开孔后，生长Ni金属作为肖特基接触；
其中，所述步骤40形成从表面到体内依次分布的P+-SiC区和P--SiC区包括：
步骤401、在温度为400℃环境下进行一次Al离子注入，形成从表面到体内呈依次分布的高剂量Al离子注入区和低剂量Al离子注入区；
步骤402、利用Ni、Ti和SiO2腐蚀液分别处理N--SiC外延层，去除所述注入阻挡层；
步骤403、在氩气环境中进行Al离子激活退火，形成从表面到体内依次分布的P+-SiC区和P--SiC区。
2.根据权利要求1所述的制作方法，其特征在于，所述步骤10在N+-SiC衬底正面生长N--SiC外延层是：
在掺杂浓度为1018～1019cm-3水平的N+-SiC衬底正面利用CVD方法外延N--SiC层，其掺杂水平为5×1015cm-3，厚度为10μm。
3.根据权利要求1所述的制作方法，其特征在于，所述步骤20在所述N--SiC外延层上的结终端延伸区域淀积SiO2包括：
步骤201、利用PECVD的方法在N--SiC外延层上淀积厚度为的SiO2；
步骤202、在SiO2上旋涂光刻胶后，通过光刻和湿法腐蚀SiO2技术，在结终端延伸区域表面制作SiO2，作为该区域的高剂量Al离子注入区。
4.根据权利要求1所述的制作方法，其特征在于，所述步骤30在所述N--SiC外延层上制作Ti/Ni金属离子注入阻挡层是：
在步骤20后的所述N--SiC外延层上旋涂光刻胶，通过光刻形成离子注入阻挡层图案，再采用溅射的方法生长Ti/Ni金属，厚度分别为
5.根据权利要求1所述的制作方法，其特征在于：
所述Al离子注入的能量包括30keV、70keV、100keV、136keV、150keV、215keV、307keV、412keV和550keV；
所述Al离子注入能量的注入剂量分别为2×1014cm-2、2.6×1014cm-2、3.5×1014cm-2、6.5×1014cm-2、5.2×1013cm-2、7.7×1013cm-2、9×1013cm-2、1.02×1014cm-2和1.67×1014cm-2。
6.根据权利要求1所述的制作方法，其特征在于，所述在氩气环境中进行Al离子激活退火是：
在1500～1700℃的温度范围内，氩气环境中进行10～30min的Al离子激活退火。
7.根据权利要求1所述的制作方法，其特征在于，所述步骤50在所述N+-SiC衬底背面制作欧姆接触包括：
步骤501、通过溅射技术在N+-SiC衬底背面生长Ni金属；
步骤502、利用快速热退火的方式，在真空环境或惰性气体氛围中，以形成欧姆接触。
8.根据权利要求7所述的制作方法，其特征在于：
所述Ni金属的厚度为所述快速热退火的温度在950℃温度下，时间为5min。
9.根据权利要求1所述的制作方法，其特征在于，所述步骤60在已制备P+-SiC和P--SiC区的N--SiC外延层上淀积SiO2作为钝化层是：
利用PECVD方法在已制备了P+-SiC和P--SiC区的N--SiC外延层上淀积厚度为的SiO2。
10.根据权利要求1所述的制作方法，其特征在于，所述步骤70腐蚀SiO2开孔后，生长Ni金属作为肖特基接触包括：
步骤701、在步骤60的所述SiO2层旋涂光刻胶，形成肖特基接触图案；
步骤702、利用SiO2腐蚀液开肖特基接触孔；
步骤703、通过电子束蒸发技术生长Ni金属，厚度为在与N--SiC外延层直接接触的区域形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110380662.2A CN102437201B (zh) | 2011-11-25 | 2011-11-25 | SiC结势垒肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110380662.2A CN102437201B (zh) | 2011-11-25 | 2011-11-25 | SiC结势垒肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102437201A CN102437201A (zh) | 2012-05-02 |
| CN102437201B true CN102437201B (zh) | 2014-08-13 |
Family
ID=45985178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110380662.2A Active CN102437201B (zh) | 2011-11-25 | 2011-11-25 | SiC结势垒肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102437201B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8618639B2 (en) * | 2012-05-16 | 2013-12-31 | Infineon Technologies Austria Ag | Semiconductor structure, semiconductor device having a semiconductor structure, and method for manufacturing a semiconductor structure |
| CN102938421B (zh) * | 2012-11-14 | 2015-10-07 | 东南大学 | 一种梯形终端的碳化硅结势垒肖特基二极管器件 |
| CN103000698B (zh) * | 2012-11-23 | 2015-12-09 | 中国科学院微电子研究所 | 一种SiC结势垒肖特基二极管及其制作方法 |
| CN103840015A (zh) * | 2012-11-23 | 2014-06-04 | 上海华虹宏力半导体制造有限公司 | 超级结肖特基二极管 |
| CN103346169B (zh) * | 2013-07-24 | 2016-04-20 | 清华大学 | SiC结势垒肖特基二极管及其制造方法 |
| CN104009099B (zh) * | 2014-05-13 | 2018-01-09 | 株洲南车时代电气股份有限公司 | 结势垒肖特基二极管及其制造方法 |
| CN104701385B (zh) * | 2015-01-19 | 2016-03-30 | 温州大学 | 纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管 |
| CN106783851B (zh) * | 2017-01-19 | 2023-12-29 | 江苏紫峰知识产权服务有限公司 | 集成肖特基二极管的SiCJFET器件及其制作方法 |
| CN106992117A (zh) * | 2017-03-30 | 2017-07-28 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管的制作方法 |
| CN109473482A (zh) | 2017-09-08 | 2019-03-15 | 创能动力科技有限公司 | 肖特基器件及其制造方法 |
| CN107910379A (zh) * | 2017-11-22 | 2018-04-13 | 北京燕东微电子有限公司 | 一种SiC结势垒肖特基二极管及其制作方法 |
| CN107887450B (zh) * | 2017-12-15 | 2024-07-09 | 泰科天润半导体科技（北京）有限公司 | 一种提高峰值电流的肖特基二极管的结构及制备方法 |
| CN109037058A (zh) * | 2018-08-02 | 2018-12-18 | 江苏中科君芯科技有限公司 | 一种mps二极管的制造方法 |
| CN109216436B (zh) * | 2018-09-12 | 2021-08-03 | 中国科学院微电子研究所 | 半导体器件及其制备方法 |
| CN111192825B (zh) * | 2018-12-12 | 2023-08-04 | 深圳方正微电子有限公司 | 碳化硅肖特基二极管及其制造方法 |
| CN112701165A (zh) * | 2019-10-22 | 2021-04-23 | 珠海格力电器股份有限公司 | 碳化硅二极管及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040237A (en) * | 1996-07-16 | 2000-03-21 | Abb Research Ltd. | Fabrication of a SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| CN101840865A (zh) * | 2010-05-12 | 2010-09-22 | 深圳丹邦投资集团有限公司 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
| CN101887854A (zh) * | 2009-05-14 | 2010-11-17 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
-
2011
- 2011-11-25 CN CN201110380662.2A patent/CN102437201B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6040237A (en) * | 1996-07-16 | 2000-03-21 | Abb Research Ltd. | Fabrication of a SiC semiconductor device comprising a pn junction with a voltage absorbing edge |
| CN101887854A (zh) * | 2009-05-14 | 2010-11-17 | 三菱电机株式会社 | 碳化硅半导体装置的制造方法 |
| CN101840865A (zh) * | 2010-05-12 | 2010-09-22 | 深圳丹邦投资集团有限公司 | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102437201A (zh) | 2012-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102437201B (zh) | SiC结势垒肖特基二极管及其制作方法 | |
| CN103000698B (zh) | 一种SiC结势垒肖特基二极管及其制作方法 | |
| CN101540343B (zh) | 偏移场板结构的4H-SiC PiN/肖特基二极管及其制作方法 | |
| CN108346688B (zh) | 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法 | |
| CN107331616A (zh) | 一种沟槽结势垒肖特基二极管及其制作方法 | |
| CN101540283A (zh) | 场限环结构的4H-SiC PiN/肖特基二极管制作方法 | |
| CN109742136A (zh) | 一种肖特基二极管结构及其制造方法 | |
| CN102376779B (zh) | SiC肖特基二极管及其制作方法 | |
| CN110120425B (zh) | 垂直型的高压mosfet器件及制作方法 | |
| CN106876256B (zh) | SiC双槽UMOSFET器件及其制备方法 | |
| CN104241338A (zh) | 一种SiC金属氧化物半导体晶体管及其制作方法 | |
| CN106992117A (zh) | 一种SiC结势垒肖特基二极管的制作方法 | |
| CN105140283A (zh) | 一种碳化硅MOSFETs功率器件及其制作方法 | |
| CN110504329A (zh) | 一种低导通电阻高耐压金刚石功率二极管的制备方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN109545842A (zh) | 碳化硅器件终端结构及其制作方法 | |
| CN111834455B (zh) | 增强型高电子迁移率晶体管及其制作方法 | |
| CN110534559A (zh) | 一种碳化硅半导体器件终端及其制造方法 | |
| US20230123112A1 (en) | Method of manufacturing super junction, and super junction schottky diode using same | |
| CN113659013A (zh) | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 | |
| CN103928345B (zh) | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 | |
| CN111863950A (zh) | 结型栅-漏功率器件 | |
| CN116581151A (zh) | 一种低开启电压氧化镓肖特基二极管及其制备方法 | |
| CN106876471B (zh) | 双槽umosfet器件 | |
| CN113555286B (zh) | 一种氧化镓超级结肖特基二极管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |