-
Die
vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement,
wie z.B. für
Freilaufdioden oder IGBT (IGBT = Insulated Gate Bipolar Transistor).
-
Auf
dem Gebiet der Leistungshalbleitertechnik ist man bestrebt, Halbleiterbauelemente
mit Schutzmechanismen zu versehen, damit selbst unter Extrembedingungen
einer Zerstörung
der Halbleiterbauelemente vorgebeugt werden kann.
-
Derartige
Extrembedingungen können
unter anderem bei dem Abkommutieren von Leistungshalbleiterdioden
auftreten. Während
des Abkommutiervorgangs liegen beispielsweise an dem n-n-Übergang einer pn-n-Halbleiterdiode
hohe elektrische Felder an, was zu einer lawinenartigen Ladungsträgererzeugung
an dem n-n-Übergang führt. Zum gleichen Zeitpunkt
treten an einem pn--Übergang der pn-n-Halbleiterdiode
hohe elektrische Feldstärken auf,
die zu einer lawinenartigen Ladungsträgererzeugung an dem pn--Übergang
führen.
Die abrupte, lawinenartige Erzeugung von Ladungsträgern, der
sog. Lawineneffekt bzw. Avalanche-Effekt, bewirkt, dass in einem
n--dotierten Mittelgebiet der Halbleiterdiode ein
für das
Sperrvermögen
der Halbleiterdiode notwendiges hohes elektrisches Feld nicht mehr
aufrechterhalten werden kann. Die Halbleiterdiode verliert somit
ihr Sperrvermögen
und wird zerstört,
falls nicht externe Maßnahmen
zur Strom- und Leistungsbegrenzung vorgenommen wurden.
-
Um
eine Zerstörung
der Halbleiterdiode zu vermeiden, muss der Abkommutiervorgang der
Diode bislang hinreichend langsam erfolgen. Wurden derartige Halbleiterdioden
innerhalb von IGBT-Halbleitermodulen eingesetzt, musste dadurch
jedoch eine Erhöhung
der Einschaltverluste der IGBTs in Kauf genommen werden.
-
Eine
weitere Möglichkeit,
der Zerstörung
der Halbleiterdiode vorzubeugen, besteht darin, die Chipdicke der
Halbleiterdiode zu erhöhen
bzw. die Menge der Überschwemmungsladung
an der Anode zu verringern und gleichzeitig die Überschwemmungsladung an der
Kathode zu erhöhen.
Derartige Maßnahmen
ziehen jedoch erhöhte
Durchlassverluste bzw. Schaltverluste nach sich.
-
Bei
IGBT-Halbleiterbauelementen, insbesondere bei Feldstopp-IGBT und PT-IGBT
(PT = Punch Through), treten Extrembedingungen vor allem beim Abschalten
hoher Ströme
und bei Kurzschlüssen
auf. Beim Abschalten hoher Ströme
muss darauf geachtet werden, dass entsprechende Stromabfälle innerhalb
des IGBT nicht zu steil ausfallen, was insbesondere dann der Fall
ist, wenn bei einer benötigten Sperrspannung
keine oder zu wenig Überschwemmungsladung
im rückseitigen
Teil des IGBT vorliegt und infolgedessen der Laststrom abreißt. Bei
Kurzschlüssen
kann aufgrund des starken Elektronenflusses durch den im IGBT induzierten
Kanal der Zustand eintreten, dass die höchste elektrische Feldstärke innerhalb
des IGBT nicht an den pn-Übergängen nahe
der Vorderseite, sondern an einem rückseitigen nn+-Übergang
zur Feldstoppschicht, die auch als Pufferschicht bezeichnet wird,
hin auftritt. Dies kann wiederum dazu führen, dass an dem nn+-Übergang
eine lawinenartige Erzeugung von Ladungsträgern bewirkt wird, die zu einer
Reduktion der elektrischen Feldstärke innerhalb des IGBT und damit
zu einem Verlust der Sperrfähigkeit
des Bauelements führt.
In beiden Fällen
kann der IGBT zerstört
werden.
-
Bei
IGBTs mit „leckendem" Feldstopp erstreckt
sich das elektrische Feld beispielsweise in einem n-Mittelgebiet
bis kurz vor den n-Feldstopp. Die Sperreigenschaften und insbesondere
die dynamischen Eigenschaften eines solchen IGBT hängen sehr
stark von einer exakten Einstellung der Grunddotierung bzw. einer
Abstimmung der Dotierungen der einzelnen Schichten und ihrer Schichtdicken
zueinander ab. Dies gestaltet sich als schwierig, da üblicherweise
beispielsweise die Grundmaterialdotierung um bis zu +/– 15 % schwanken
kann.
-
Bei
NPT-IGBT (NPT = Non-Punch Through) können die oben beschriebenen
Probleme prinzipiell nicht auftreten, da in diesen Halbleiterbauelementen eine
ausreichend dicke neutrale Zone verbleibt bzw. keine Feldstoppschicht
vorhanden ist. Da das elektrische Feld innerhalb des NPT-IGBT aufgrund
der erhöhten
Dicke des Halbleiterbauteils sich praktisch nie im gesamten Halbleitervolumen
ausbildet, steht während
eines Stromabschaltvorgangs immer eine ausreichende Menge an Ladungsträgern für einen Stromtransport
zur Verfügung,
so dass der Laststrom nicht abreißen kann. Bei Kurzschlüssen führt eine
höhere
Elektronenstromdichte zu einem flacheren Gradienten des elektrischen
Felds und somit zu einer Annäherung
der Raumladungszone an den beispielsweise p-dotierten Rückseitenemitter,
der aufgrund dessen mehr Löcher
in das Halbleiterbauteil injiziert. Diese zusätzliche positive Ladung führt wiederum
zu einem Aufsteilen des elektrischen Feldes und somit zur Stabilisierung
desselben. Damit kann die Sperrfähigkeit
des IGBT aufrechterhalten werden.
-
Nachteilig
an NPT-IGBT ist jedoch deren gegenüber Feldstopp- bzw. PT-IGBT erhöhte Chipdicke,
was Schalt- und Durchlassverluste entsprechend erhöht. Es ist
daher versucht worden, die Feldstoppschicht zu unterbrechen bzw.
inselförmig
auszugestalten und/oder niedrig zu dotieren. Dies hat wiederum den
Nachteil, dass ein Kompromiss zwischen der statischen Sperrfähigkeit
des Halbleiterbauteils und der Softness bzw. Kurzschlussfestigkeit gefunden
werden muss. Zwar ist es möglich,
durch Erhöhen
der Dotierung des Rückseitenemitters
die Softness bzw. Kurzschlussfestigkeit des Halbleiterbauteils zu
verbessern. Jedoch führt
dies zu einer starken Ladungsträgerüberschwemmung
auch unter normalen Bedingungen, was unerwünscht ist, da sich hieraus
erhöhte
Schaltverluste ergeben.
-
Die
noch nicht veröffentlichte
Patentanmeldung
DE 103 61 136.3 beschreibt
einen Ansatz, bei dem in einem aktiven Gebiet eines Leistungstransistors
oder eines IGBT auf der Rückseite
in einem Mittelfeldgebiet oder einem Feldstopp p-Inseln eingefügt werden, die in bestimmten
Betriebszuständen
Ladungsträger
emittieren und somit den zuvor beschriebenen Effekten, insbesondere
den Avalanche-Effekten entgegenwirken.
-
3, die der
1 der nicht veröffentlichten Patentanmeldung
DE 103 61 136.3 entspricht, zeigt
eine Halbleiterdiode
1, die eine Anode
2, eine Kathode
3,
eine erste Halbleiterschicht
4, eine zweite Halbleiterschicht
5 und
eine dritte Halbleiterschicht
6 aufweist, wobei die erste
Halbleiterschicht
4 n
+-dotiert,
die zweite Halbleiterschicht n
-dotiert und
die dritte Halbleiterschicht
6 p-dotiert ist, sowie das
zugehörige
elektrische Ersatzschaltbild. Die erste, zweite und dritte Halbleiterschicht
4,
5 und
6 bilden
zusammen ein Halbleitervolumen
7, das zwischen der Anode
2 und
der Kathode
3 vorgesehen ist. Innerhalb der zweiten Halbleiterschicht
5 sind
mehrere p-dotierte Halbleiterzonen
81 bis
84 vorgesehen, die einen rechteckförmigen Querschnitt
aufweisen und äquidistant
voneinander beabstandet sind. Die Halbleiterzonen
81 bis
84 sind auf gleicher vertikaler Höhe angeordnet,
wobei deren jeweilige Unterseiten direkt an die erste Halbleiterschicht
4 angrenzen.
Der Übergang
zwischen der Halbleiterschicht
4 und den Halbleiterzonen
81 bis
84 bzw.
mit der Halbleiterschicht
5 ist mit J3, der Übergang
zwischen den Halbleiterzonen
81 bis
84 und der zweiten Halbleiterschicht
5 ist mit
J2 und der Übergang
zwischen der zweiten und der dritten Halbleiterschicht
5,
6 mit
J1 bezeichnet.
-
Bei
Kommutierung der Halbleiterdiode in den Sperrzustand sind J2 in
Durchlassrichtung, J1 und J3 in Sperrrichtung gepolt. Entsteht an
dem Hauptübergang
J1 ein dynamischer Avalanche, so ist J3 ebenfalls im Zustand des
Avalanche. Während
dieses Zustands befindet sich in der Mittelzone der Diode noch ein
Ladungsträgerberg.
J2 injiziert jetzt die im Avalanche von J3 erzeugten Löcher in
den Ladungsträgerberg.
Damit wird verhindert, dass sich der Ladungsträgerberg von dem Übergang
J3 ablöst.
Die injizierten Löcher
kompensieren die durch dynamischen Avalanche von dem Übergang
J1 kommenden Elektronen. Es kann sich somit keine durch die freien Elektronen
getragene Raumladungszone zwischen Ladungsträgerberg und n+-Zone,
also der ersten Halbleiterschicht 4, aufbauen.
-
Die
durch die Halbleiterzonen 81 bis 84 gebildete p-Zone ist unterbrochen,
was durch einen Widerstand R beschrieben werden kann. Bei einer durchgehenden
p-Zone würde
der Übergang
J2 sperren, wenn die Diode in Durchlassrichtung betrieben werden
würde.
Durch den Widerstand R finden kleine Ströme in Durchlassrichtung einen
Nebenschluss. Bei typischen Betriebsströmen wird die pnpn-Struktur
durchgesteuert, das heißt
eingeschaltet und mit Ladungsträgern überschwemmt.
Der Widerstand R sollte nicht zu klein sein: Bei Kommutierung muss
an dem Übergang
J3 eine Spannung aufgebaut werden, die zu einem Avalanche führt.
-
Ein
wesentlicher Aspekt des beschriebenen Ansatzes ist, bei einer Hochvolt-Diodenstruktur
die Kommutier-Festigkeit durch einen stabilisierenden, dynamischen
Avalanche an einem pn-Übergang
an der Kathode beim Schalten zu verbessern. Die dargestellte Halbleiterdiode
bewirkt durch den dynamischen Avalanche eine Stabilisierung des
elektrischen Feldes und ermöglicht
damit die Vermeidung zerstörerischer
elektrischer Felder an einem nn+-Übergang, ohne
dass die Halbleiterdiode eine solch große Mittelzonendicke aufweisen
müsste,
dass ein dynamischer Avalanche an einem pn-Übergang der Halbleiterdiode
beendet wird, bevor sich ein elektrisches Feld an dem nn+-Übergang
ausbilden kann.
-
Nachteilig
an dem zuvor beschriebenen Ansatz ist die mit den p-Leiterzonen
bzw. p-Inseln einhergehende, erhebliche Reduktion der statischen Sperrspannung
und damit der resultierenden Sperrfähigkeit des Bauelements. Des
Weiteren erzeugen die p-Inseln hohe Trägerdichten auch im Rand des Halbleiterbauelements.
Hohe Trägerdichten
im Rand sind jedoch unerwünscht,
weil typischerweise notwendige Randabschlüsse von Halbleiterbauelementen
auf die statischen Dotierungen dimensioniert sind und die zusätzlichen
Träger
zu höheren
Belastungen, insbesondere in den Randbereichen des Halbleiterbauelements
führen.
Die hohen Trägerdichten
bzw. hohen Strom dichten im Rand können zu einer vorzeitigen Zerstörung des
Halbleiterbauelements führen.
-
Die
Aufgabe der vorliegenden Erfindung besteht darin, ein Halbleiterbauelement
mit verbesserter dynamischer Belastbarkeit zu schaffen, das gleichzeitig
eine möglichst
hohe statische Sperrfähigkeit
aufweist.
-
Diese
Aufgabe wird durch ein Halbleiterbauelement nach Patentanspruch
1 gelöst.
Die vorliegende Erfindung schafft ein Halbleiterbauelement, das
einen Halbleiterkörper
mit einem pn-Übergang aufweist,
mit einer ersten Seite und einer gegenüberliegend angeordneten zweiten
Seite, mit einem ersten Kontakt auf der ersten Seite und einem zweiten Kontakt
auf der zweiten Seite, mit einem Randabschluss, der an einem ersten
Bereich der ersten Seite angeordnet ist, der sich von einem Rand der
ersten Seite mindestens bis zu einem pn-Übergang
erstreckt, und wobei ein zweiter Bereich einen restlichen Bereich
der ersten Seite umfasst, mit einem Feldstopp, der als Halbleiterbereich
eines ersten Leitfähigkeitstyps
ausgebildet ist, und mit einer Mehrzahl von Halbleiterinseln, die
als Halbleiterbereiche eines zu dem ersten Leitfähigkeitstyp inversen, zweiten
Leitfähigkeitstyps
in dem Feldstopp derart angeordnet sind, dass dieselben nur unter
dem zweiten Bereich angeordnet sind.
-
Der
vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass eine
dynamische Belastung eines Randbereichs oder eines Randabschlusses
eines Halbleiterbauelements dadurch reduziert werden kann, dass
der Stromfluss mittels entsprechender Maßnahmen im Wesentlichen in
einem Innenbereich des Halbleiterbauelements erfolgt. Dies wird
dadurch erreicht, dass die räumliche
Anordnung der Halbleiterinseln und die Dimensionierung der Halbleiterinseln, das
heißt,
im Wesentlichen ihre Dotierung, Breite und Tiefe, so gewählt wird,
dass die Durchbruchspannung in einem Innenbereich des Bauelements
bzw. unter dem zweiten Bereich so abgesenkt wird, dass der Durchbruch
im Betrieb des Halbleiterbauelements sicher in einem Innenbereich
und nicht in einem Randbereich des Bauelements bzw. unter dem ersten
Bereich stattfindet. Dies ermöglicht
eine sog. „self
clamping"-Funktion
bzw. Selbstbegrenzungsfunktion, die zu einer höheren dynamischen Belastbarkeit
des Halbleiterbauelements führt.
Das wesentliche Merkmal der vorliegenden Erfindung besteht also
darin, dass die Halbleiterinseln nur unter dem zweiten Bereich bzw.
in dem Innenbereich, nicht aber unter dem ersten Bereich bzw. in
einem Randbereich des Bauelements angeordnet sind. Damit wird der Stromfluss
unter einem ersten Bereich, insbesondere aber an den Rändern bzw.
Sägekanten
selbst, reduziert und somit auch die Gefahr einer vorzeitigen Zerstörung des
Halbleiterbauelements erheblich reduziert. Gleichzeitig wird dadurch
die statische Sperrspannung des Halbleiterbauelements gegenüber einem
Halbleiterbauelement gemäß der unveröffentlichten
DE 103 61 136.3 erhöht.
-
Ein
weiterer Vorteil der vorliegenden Erfindung besteht darin, dass
die Absenkung der Durchbruchspannung unter dem zweiten Bereich durch Maßnahmen
bewirkt wird, die sich nur in der Tiefe des Halbleiterbauelements
und nicht in der Nähe
einer Oberfläche
auswirken, so dass auch eine ausreichende Langzeitstabilität dieser
Funktion gegeben ist.
-
Im
Gegensatz zu „leckenden" Feldstopps bei IGBT,
die ebenfalls keine Belastung an Oberflächen des Halbleiterbauelements
fordern, ist bei der vorliegenden Erfindung keine starke Abhängigkeit
von der Grundmaterialdotierung gegeben, die üblicherweise, wie zuvor dargestellt,
um bis zu +/– 15%
schwanken kann, und der Einfluss einer Dicke eines beispielsweise
n--Gebiets bzw. eines n--Mittelgebiets
ist demgegenüber
ebenfalls stark reduziert.
-
Erfindungsgemäße Halbleiterbauelemente können als
ersten Leitfähigkeitstyp
sowohl eine n-Dotierung als auch eine p-Dotierung aufweisen, wobei dann entsprechend
der zweite Leitfähigkeitstyp
eine p-Dotierung bzw. n-Dotierung aufweist. Bei einem bevorzugten,
erfindungsgemäßen Ausführungsbeispiel
weist der erste Leitfähigkeitstyp
eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung
auf.
-
Bei
bevorzugten erfindungsgemäßen Ausführungsbeispielen
weist der Randabschluss eine Feldplattenstruktur auf. Dieser Feldplattenrandabschluss
besteht aus mindestens einer strukturierten Isolatorschicht und
mindestens einer strukturierten Feldplatte, wobei die Isolatorschicht
bzw. -schichten auf dem ersten Bereich der ersten Seite und die
Feldplatte bzw. Feldplatten elektrisch leitfähig und auf der Isolatorschicht
bzw. den Isolatorschichten angeordnet sind. Häufig werden Feldplatten stufenförmig über mehrere
Isolatorschichten geführt,
so dass eine Seite der Feldplatte deutlich weiter von der Oberfläche des
Halbleiters entfernt ist.
-
Ein
mögliches,
erfindungsgemäßes Ausführungsbeispiel
ist als Diode ausgebildet, wobei die Diode einen ersten Halbleiterbereich
des ersten Leitfähigkeitstyps
aufweist, der auf dem zweiten Kontakt angeordnet und mit demselben
elektrisch verbunden ist, einen zweiten Halbleiterbereich des ersten
Leitfähigkeitstyps,
der auf dem ersten Halbleiterbereich angeordnet ist, den Feldstopp
bildet und die Halbleiterinseln aufweist, einen dritten Halbleiterbereich
des ersten Leitfä higkeitstyps,
der auf dem zweiten Halbleiterbereich angeordnet ist, wobei der
zweite Halbleiterbereich stärker
dotiert ist als der dritte Halbleiterbereich und der erste Halbleiterbereich
stärker
dotiert ist als der zweite Halbleiterbereich, einen vierten Halbleiterbereich
des zweiten Leitfähigkeitstyps,
der an den dritten Halbleiterbereich angrenzt und mit dem ersten
Kontakt elektrisch verbunden ist.
-
Ein
weiteres mögliches,
erfindungsgemäßes Ausführungsbeispiel
ist als IGBT ausgebildet, wobei der IGBT einen dritten Kontakt an
der ersten Seite des Halbleiterkörpers
aufweist, einen ersten Halbleiterbereich des zweiten Leitfähigkeitstyps,
der auf dem zweiten Kontakt angeordnet und mit demselben elektrisch
verbunden ist, einen zweiten Halbleiterbereich des ersten Leitfähigkeitstyps,
der auf dem ersten Halbleiterbereich angeordnet ist, den Feldstopp bildet
und die Halbleiterinseln aufweist, einen dritten Halbleiterbereich
des ersten Leitfähigkeitstyps,
der auf dem zweiten Halbleiterbereich angeordnet ist, einen vierten
Halbleiterbereich des zweiten Leitfähigkeitstyps, der an den dritten
Halbleiterbereich angrenzt und über
einen Isolationsbereich mit dem dritten Kontakt gekoppelt ist, einen
fünften
Halbleiterbereich des ersten Leitfähigkeitstyps, der an den vierten Halbleiterbereich
angrenzt und mit dem ersten Kontakt elektrisch verbunden ist, wobei
der zweite Halbleiterbereich stärker
dotiert ist als der dritte Halbleiterbereich und der fünfte Halbleiterbereich
stärker
dotiert ist als der zweite Halbleiterbereich.
-
Die
Halbleiterinseln sind vorzugsweise inselförmig, das heißt, als
eine Mehrzahl kleinerer Bereiche, rechteckig, rund oder in anderen
beliebigen Formen ausgestaltet und werden, um eine regelmäßige elektrische
Feldstärkenstruktur
zu erzielen, vorteilhafterweise äquidistant
zueinander angeordnet. Die Halbleiterinseln sind in ihren Abmessungen
vorzugsweise identisch ausgestaltet. Die Erfindung ist jedoch nicht
auf diese Ausführungen
beschränkt.
-
Bevorzugte
Ausführungsbeispiele
der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die
beiliegenden Zeichnungen detailliert erläutert. Es zeigen:
-
1 einen
schematischen Querschnitt einer beispielhaften, erfindungsgemäßen Diode;
-
2 einen
schematischen Querschnitt eines beispielhaften, erfindungsgemäßen IGBT;
und
-
3 einen
schematischen Querschnitt einer möglichen Diode.
-
1 zeigt
einen schematischen Querschnitt einer Diode gemäß einem Ausführungsbeispiel
der vorliegenden Erfindung, wobei anhand von 1 das Prinzip
der vorliegenden Erfindung erläutert
wird.
-
Das
Halbleiterbauelement weist einen Halbleiterkörper 100 mit einem
pn-Übergang
PN1, mit einer ersten Seite S1, einer gegenüberliegend angeordneten zweiten
Seite S2, einen ersten Kontakt K1 auf der ersten Seite und einen
zweiten Kontakt K2 auf der zweiten Seite S2, und einen Randabschluss RA
auf, der auf einem ersten Bereich B1 der ersten Seite S1 angeordnet
ist und der sich von einem Rand RS1 der ersten Seite S1 mindestens
bis zu einem pn-Übergang
PN1 des Halbleiterbauelements erstreckt, wobei ein zweiter Bereich
B2 einen restlichen Bereich der ersten Seite S1 umfasst. Damit wird durch den
ersten Bereich B1 ein Randbereich definiert, der das Volumen des
Halbleiterkörpers 100 bezogen
auf die Ausrichtung der 1 unter dem ersten Bereich B1
bzw. senkrecht zwischen dem ersten Bereich B1 und der zweiten Seite
S2 umfasst und des weiteren wird durch den zweiten Bereich B2 ein Innenbereich
definiert, der das Volumen des Halbleiterkörpers 100 bezogen
auf die Ausrichtung der 1 unter dem zweiten Bereich
B2 bzw. senkrecht zwischen dem zweiten Bereich B2 und der zweiten Seite
S2 umfasst. Der Randbereich und der Innenbereich umfassen zusammen
den gesamten Halbleiterkörper.
Der Randabschluss RA wird durch eine Feldplatte RAF und einen zwischen
der ersten Seite S1 und der Feldplatte RAF angeordneten Isolator
RAI, z.B. ein Oxid, gebildet.
-
Der
Halbleiterkörper 100 weist
dabei eine Mehrzahl von Halbleiterbereichen eines ersten Leitfähigkeitstyps
oder eines zweiten Leitfähigkeitstyps auf,
wobei ein erster Halbleiterbereich 110 des ersten Leitfähigkeitstyps
auf dem zweiten Kontakt K2 angeordnet und mit demselben elektrisch
verbunden ist, ein zweiter Halbleiterbereich 120 des ersten
Leitfähigkeitstyps
auf dem ersten Halbleiterbereich 110 angeordnet ist, wobei
der zweite Halbleiterbereich 120 den Feldstopp bildet und
Halbleiterinseln 125 des zweiten Leitfähigkeitstyps aufweist, ein
dritter Halbleiterbereich 130 des ersten Leitfähigkeitstyps
auf dem zweiten Halbleiterbereich 120 angeordnet ist, wobei
der zweite Halbleiterbereich 120 stärker dotiert ist als der dritte
Halbleiterbereich 130 und der erste Halbleiterbereich 110 stärker dotiert
ist als der zweite Halbleiterbereich 120, und ein vierter
Halbleiterbereich 140 des zweiten Leitfähigkeitstyps mit dem ersten
Kontakt K1 elektrisch verbunden ist, wobei der vierte Halbleiterbereich 140 an
den dritten Halbleiterbereich 130 angrenzt. Entsprechend
weist der Halbleiterkörper 100 einen ersten Übergang
I1 zwischen dem vierten Halbleiterbereich 140 und dem dritten Halbleiterbereich 130,
der in diesem Ausführungsbeispiel
den pn-Übergang
PN1 bildet, einen zweiten Übergang
I2 zwischen dem dritten Halbleiterbereich 130 und dem zweiten
Halbleiterbereich 120 und einen dritten Übergang
I3 zwischen dem zweiten Halbleiterbereich 120 und dem ersten
Halbleiterbereich 110 auf. Der vierte Halbleiterbereich 140 ist
dabei beispielsweise wannenförmig
in den dritten Halbleiterbereich 130 eingebracht. Die Halbleiterinseln 125 sind
auf gleicher vertikaler Höhe
angeordnet, wobei die Unterseiten der Halbleiterinseln 125 direkt
an den ersten Halbleiterbereich 110 angrenzen. Seitenflächen SF
verbinden die erste Seite S1 mit der zweiten Seite S2. Da die Seitenflächen SF
meist durch Dicen bei dem Vereinzeln der einzelnen Halbleiterbauelemente
entstehen, weisen diese Seitenflächen
SF bzw. „Sägekanten" massive Kristallfehler
auf.
-
Generell
gilt die Faustregel, dass 1/10 der Sperrspannung einer Halbleiterdiode
(in Volt gerechnet) einer Dicke der Halbleiterdiode (in μm gerechnet)
entsprechen sollte. In dem in 1 beschriebenen
Ausführungsbeispiel,
dessen Halbleiterkörper aus
vier Halbleiterbereichen besteht, ist analog der Abstand w zwischen
den Halbleiterinseln 125 und dem vierten Halbleiterbereich 140 beispielsweise
für ein
Halbleiterbauelement mit einer Sperrspannung größer 2 kV vorzugsweise größer als
200 μm.
-
Bei
einer erfindungsgemäßen Diode
gemäß 1 beträgt eine
Dicke b des ersten Halbleiterbereichs 110 beispielsweise
0,2 bis 12 μm,
die Dicke a der Halbleiterinseln 125 3 bis 20 μm, die Breite
d der Halbleiterinseln 125 jeweils 2 bis 200 μm, der Abstand
c zwischen den Halbleiterinseln 125 und dem zweiten Übergang
I2 10 bis 25 μm,
der Abstand e zwischen den einzelnen Halbleiterinseln 125 5
bis 200 μm
und der Abstand w zwischen den Halbleiterinseln 125 und
dem vierten Halbleiterbereich 140 mehr als 200 μm, vorzugsweise
zwischen 200 μm und
800 μm.
-
In
einem bevorzugten Ausführungsbeispiel gemäß 1 weist
der erste Leitfähigkeitstyp
eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung
auf, damit bildet der erste Kontakt K1 den Anodenkontakt und der
zweite Kontakt K2 den Kathodenkontakt. Des Weiteren ist dann beispielsweise
der erste Halbleiterbereich 110 n+-dotiert,
der zweite Halbleiterbereich 120 n-dotiert, der dritte Halbleiterbereich 130 n--dotiert und der vierte Halbleiterbereich 140 sowie
die Halbleiterinseln 125 p-dotiert, wobei die p-Dotierung
der Halbleiterinseln 125 maximal in einem Bereich von 1E15
bis 5E15 cm-3 liegt und die n-Dotierung
des zweiten Halbleiterbereichs 120 bzw. des Feldstopps
in einem Bereich von 5E14 bis 5E15 cm-3 liegt.
-
Die
beispielhafte Diode ist damit, wie zuvor anhand der Faustregel beschrieben,
auf eine Spannung von 2.000 Volt bis 8.000 Volt ausgelegt. Die Erfindung
ist jedoch nicht auf diese Wertebereiche beschränkt. Die oben genannten Werte
hängen
wie bereits zuvor erläutert
wurde, von der gewünschten Spannungsklasse
des Halbleiterbauteils ab, siehe Faustformel, und sind daher nicht
als Einschränkung, sondern
lediglich als Beispiel zu verstehen.
-
Bei
geeigneter Dimensionierung des Anteils der Flächen der Halbleiterinseln 125,
die im weiteren als Halbleiterinselfläche bezeichnet wird, der Größe der einzelnen
Halbleiterinseln 125 und ihrer Abstände voneinander bzw. von dem
zweiten Kontakt K2 kann eine Überschwemmung
des Halbleiterbau elements mit Ladungsträgern auch örtlich unterschiedlich moduliert
werden: Je größer der
Anteil an Halbleiterinselfläche
ist, desto geringer ist die Ladungsträgerdichte der Überschwemmungsladung
im vorgelagerten dritten Halbleiterbereich. Dadurch können die Durchbruch-
bzw. Durchlassspannung und die Schaltverluste gezielt reduziert
werden.
-
Der
zweite Halbleiterbereich 120 dient als Feldstopp bzw. Puffer
für die
Ausdehnung der Raumladungszone durch welchen die Stufe im Sperrstromverlauf
zu höheren
Spannungen verschoben werden kann. Des Weiteren setzt der zweite
Halbleiterbereich bzw. der Feldstopp außerdem die Sperrfähigkeit
des zweiten Übergangs
I2 herab, so dass das Einschalten der Diode erleichtert wird. Erfindungsgemäß reichen
die in den zweiten Halbleiterbereich 120 integrierten Halbleiterinseln 125 nicht
bis an den zweiten Kontakt K2. Eine solche Ausgestaltung würde zu einem
sehr späten
und abrupten Einsetzen der Injektion von beispielsweise Löchern bei
p-dotierten Halbleiterinseln führen.
Eine Dimensionierung der Dotiergebiete, um gleichermaßen softes
Schaltverhalten bzw. die Verhinderung von hohen Feldstärken am
dritten Übergang
I3 zu bewirken, wäre
nicht möglich.
Die geforderten Dynamik-Eigenschaften
hinsichtlich der unterschiedlichen im praktischen Betrieb vorkommenden
Vorstromdichten und Zwischenkreisspannungen könnte nicht erfüllt werden,
denn entweder besitzt die Diode bei kleinen Stromdichten und/oder
hohen Spannungen nicht mehr genügend Sperrfähigkeit,
oder bei hohen Stromdichten und/oder niedrigen Spannung erfolgt
keine Injektion von Löchern
mehr.
-
2 zeigt
einen beispielhaften, schematischen Querschnitt des vorgeschlagenen
Prinzips bzw. der Erfindung an einem Beispiel eines IGBT, wobei
der erfindungsgemäße IGBT
einen Halbleiterkörper 200 mit
einem pn-Übergang
PN1', mit einer
ersten Seite S1' und
einer gegenüberliegend
angeordneten zweiten Seite S2',
einem ersten Kontakt K1' auf der
ersten Seite S1' und
einem zweiten Kontakt K2' auf
der zweiten Seite S2',
einem Randabschluss RA', der
an einem ersten Bereich B1' der
ersten Seite S1' angeordnet
ist, der sich von einem Rand RS1' der ersten
Seite S1' mindestens
bis zu dem pn-Übergang PN1' erstreckt, wobei
ein zweiter Bereich B2' einen restlichen
Bereich der ersten Seite S1' umfasst.
Damit wird durch den ersten Bereich B1' ein Randbereich definiert, der das
Volumen des Halbleiterkörpers 200 bezogen
auf die Ausrichtung der 2 unter dem ersten Bereich B1' bzw. senkrecht zwischen dem
ersten Bereich B1' und
der zweiten Seite S2' umfasst
und des weiteren wird durch den zweiten Bereich B2' einen Innenbereich
definiert, der das Volumen des Halbleiterkörpers 200 bezogen
auf die Ausrichtung der 2 unter dem zweiten Bereich
B2' bzw. senkrecht
zwischen dem zweiten Bereich B2' und
der zweiten Seite S2' umfasst.
Der Randbereich und der Innenbereich umfassen zusammen den gesamten
Halbleiterkörper.
Der Randabschluss RA' wird
durch eine Feldplatte RAF' und
einem zwischen der ersten Seite S1' und der Feldplatte RAF' angeordneten Isolator
RAI', z.B. ein Oxid,
gebildet.
-
Der
Halbleiterkörper 200 weist
dabei eine Mehrzahl von Halbleiterbereichen eines ersten Leitfähigkeitstyps
oder eines zweiten Leitfähigkeitstyps auf,
wobei der erste Halbleiterbereich 210 des zweiten Leitfähigkeitstyps
auf dem zweiten Kontakt K2' angeordnet
und mit demselben elektrisch verbunden ist, ein zweiter Halbleiterbereich 220 des
ersten Leitfähigkeitstyps,
auf dem ersten Halbleiterbereich 210 angeordnet ist, wobei
der zweite Halbleiterbereich 220 den Feldstopp bildet und
Halbleiterinseln 225 des zweiten Leit fähigkeitstyps aufweist, ein
dritter Halbleiterbereich 230 des ersten Leitfähigkeitstyps, der
auf dem zweiten Halbleiterbereich 220 angeordnet ist, ein
vierter Halbleiterbereich 240 des zweiten Leitfähigkeitstyps
an den dritten Halbleiterbereich 230 angrenzt und über einen
Isolationsbereich 260 mit einem dritten Kontakt K3', der an der ersten
Seite S1' des Halbleiterkörpers 200 angeordnet
ist, gekoppelt ist, ein fünfter
Halbleiterbereich 250 des ersten Leitfähigkeitstyps an den vierten
Halbleiterbereich 240 angrenzt und mit dem ersten Kontakt
K1' elektrisch verbunden
ist. Dabei sind die Halbleiterinseln 225 vollständig in
den zweiten Halbleiterbereich 220, also den Feldstopp,
eingebettet und der zweite Halbleiterbereich 220 ist stärker dotiert
als der dritte Halbleiterbereich 230 und der fünfte Halbleiterbereich 250 ist
stärker
dotiert als der zweite Halbleiterbereich 220. Des Weiteren
weist das erfindungsgemäße IGBT
einen ersten Übergang
I1' zwischen dem
vierten Halbleiterbereich 240 und dem dritten Halbleiterbereich 230 auf,
einen zweiten Übergang
I2' zwischen dem
dritten Halbleiterbereich 230 und dem zweiten Halbleiterbereich 220,
einen dritten Übergang
I3' zwischen dem
zweiten Halbleiterbereich 220 und dem ersten Halbleiterbereich 210 sowie
einen vierten Übergang
I4' zwischen dem
fünften
Halbleiterbereich 250 und dem vierten Halbleiterbereich 240,
wobei der erste Übergang
I1' den pn-Übergang PN1' bildet. Seitenflächen SF' verbinden die erste Seite S1' mit der zweiten
Seite S2'. Da die
Seitenflächen
SF' meist durch
Dicen bei dem Vereinzeln der einzelnen Halbleiterbauelemente entstehen,
weisen diese Seitenflächen
SF bzw. „Sägekanten" massive Kristallfehler
auf. Der Isolationsbereich 260 weist beispielsweise ein
Oxid auf.
-
Bei
bevorzugten Ausführungsbeispielen
liegt die Dicke a' der
Halbleiterinseln 225 in einem Bereich von 0,5 bis 20 μm, die Breite
d' der Halbleiterinseln 225 in
einem Bereich von 2 bis 200 μm,
der Abstand e' der
einzelnen Halbleiterinseln 225 zueinander in einem Bereich
von 5 bis 200 μm,
der Abstand c' zwischen
dem dritten Halbleiterbereich 230 und den Halbleiterinseln 225 in
einem Bereich von 10 bis 25 μm
und der Abstand w' zwischen
dem vierten Halbleiterbereich 240 und den Halbleiterinseln 225 in
einem Bereich über
200 μm.
-
Bei
einem erfindungsgemäßen IGBT
kann der erste Leitfähigkeitstyp
sowohl eine n-Dotierung als auch eine p-Dotierung aufweisen, wobei
dann entsprechend der zweite Leitfähigkeitstyp eine p-Dotierung
bzw. n-Dotierung aufweist. Vorzugsweise weist der erste Leitfähigkeitstyp
eine n-Dotierung und der zweite Leitfähigkeitstyp eine p-Dotierung
auf. Damit bildet der erste Kontakt K1' den Emitter, der zweite Kontakt K2' den Kollektor, der
dritte Kontakt K3 das Gate und der erste Halbleiterbereich 210 den p-Rückseitenemitter,
wobei dann beispielsweise der erste Halbleiterbereich 210 eine
p-Dotierung, der zweite
Halbleiterbereich 220 bzw. der Feldstopp eine n-Dotierung,
die Halbleiterinseln 225 eine p-Dotierung, der dritte Halbleiterbereich 230 eine
n-Dotierung, der vierte Halbleiterbereich 240 eine
p-Dotierung und der fünfte
Halbleiterbereich 250 eine n+-Dotierung
aufweisen. Dabei liegt eine p-Dotierung der Halbleiterinseln 225 maximal
in einem Bereich von 1E15 bis 1E18 cm-3,
vorzugsweise in einem Bereich von 1E16 bis 5E16 cm-3,
während
eine n-Dotierung des Feldstopps bzw. des zweiten Halbleiterbereichs 220 in
vertikaler Richtung eine integrale Dotierstoffdosis in einem Bereich
von 2E11 bis 2E12 cm-2 besitzt. Des Weiteren
kann ein Anteil des vierten Halbleiterbereichs 240, der
mit dem ersten Kontakt verbunden ist, und in 2 zwischen
zwei auf die Seite S1' bezogen
senkrechten Elektroden 270 des dritten Kontakts K3' angeordnet ist,
in einen ersten Teilbereich 241, einen zweiten Teilbereich 242 und
einen dritten Teilbereich 243 unterteilt sein, wobei der
erste Teilbereich 241, der mit dem ersten Kontakt K1' direkt verbunden
ist, eine höhere
Dotierung aufweist, als der zweite Teilbereich 242. Der
dritte Teilbereich 243 kann ohne direkte elektrische Verbindung
zum Kontakt K1' oder
zu den Teilbereichen 241 und 242 ausgeführt werden.
Bei der zuvor beschriebenen p-Dotierung des vierten Halbleiterbereichs 240 weist
der erste Teilbereich 241 damit beispielsweise eine p+-Dotierung, der zweite Teilbereich 242 eine
p-Dotierung und der dritte Teilbereich 243 eine p- oder p+-Dotierung auf.
-
Obwohl 2 einen
IGBT in Trenchstruktur zeigt, kann ein erfindungsgemäßes Halbleiterbauelement
auch in planarer Struktur, das heißt als planarer IGBT ausgeführt sein.
-
Ein
Halbleiterbauelement kann beispielsweise technologisch so aufgebaut
werden, dass ein aktives Gebiet in ein anderes bzw. in ein Halbleitersubstrat
wannenförmig
eingebracht wird, wie dies beispielhaft in 1 dargestellt
ist, bei dem der vierte Halbleiterbereich 140 wannenförmig in
dem dritten Halbleiterbereich 130 angeordnet ist. Je nach
Sperrspannung treten an den Übergängen der
aktiven Gebiete, in 1 beispielsweise Übergang
I1, hohe Feldstärken
auf, die schon bei niedrigen Spannungen zu einem unerwünschten
Durchbruch des Bauelements führen
können.
Dabei entstehen an den Kanten und Krümmungen besonders hohe Feldstärken, wie
dies aus der Hochspannungstechnik als Kanten- oder Spitzeneffekt
bekannt ist. Des Weiteren können die
während
eines Schaltvorgangs fließenden
Ladungsträger
(Löcher)
die Feldverteilung erheblich beeinflussen, da sie wie eine effektive
Erhöhung
der Grunddotierung wirken. Die Sperrfähigkeit im Sili zium kann dann
kurzzeitig niedriger als im stationären Fall liegen, also dem praktisch
stromlosen Fall, so dass die Robustheit des Halbleiterelements durch
die Randstruktur begrenzt wird bzw. dessen Grenzbelastbarkeit dadurch
bestimmt wird. Inner- und außerhalb
des Siliziums können
dabei auch deutlich höhere
Feldstärken
als im stationären
Fall auftreten (dynamische Effekte), so dass Durchbrüche oder
Langzeitschädigungen
von Oxid oder Passivierungsschichten wie Imid möglich sind.
-
Die
Strukturen, die auf der ersten Seite S1 angeordnet sind, um im statischen
Sperrbetrieb eine möglichst
hohe Durchbruchspannung zu erreichen, bezeichnet man bei Halbleiterbauelementen
als Randabschluss. Ein wichtiges Optimierungskriterium für Randabschlüsse ist
ein robustes Verhalten bei der hohen dynamischen Belastung bei Schaltvorgängen.
-
Eine
Möglichkeit
der Realisierung ist dabei der Einsatz von Feldplatten, wie sie
den vorhergehenden Ausführungsbeispielen
zugrunde lagen. Diese liegen beispielsweise bezogen auf 1 oberhalb des
Halbleiterkörpers
bzw. der ersten Seite S1 auf einer Oxidschicht und sind mit dem
aktiven Gebiet, beispielsweise dem Kontakt K1 elektrisch verbunden. Der
Kanteneffekt des sperrenden pn-Übergangs
I1 wird durch die Feldplatte wirkungsvoll vermindert und die Orte
höchster
elektrischer Feldstärke
aus dem Halbleitergebiet in die Oxidschicht verlagert, welche einer
wesentlich höheren
Feldbelastung standhält. Die
Feldplatte kann beispielsweise mit dem Gate, der Source oder dem
Emitter elektrisch verbunden werden. Dabei werden Randabschlüsse nicht
nur bei Wannen-Strukturen
aktiver Gebiete, sondern auch an Sägekanten, die beispielsweise
durch Dicing entstehen, eingesetzt, um zu vermeiden, dass Raumladungszonen
bis an diese Sägekanten reichen,
oder um parasitäre
Effekte auszuschalten. Dabei ist es wichtig, dass die Randabschlüsse eine
hohe Durchbruchspannung aufweisen, die möglichst nahe an der oder höher als
die Durchbruchspannung im Zellenfeld bzw. Innenbereich ist, und
eine geringe Empfindlichkeit gegen Oberflächenladungen aufweisen, damit
eine Langzeitstabilität
gewährleistet
ist.
-
Obwohl
in den Ausführungsbeispielen
von einem Randabschluss mit Feldplattenstruktur ausgegangen wurde,
können
erfindungsgemäße Halbleiterbauelemente
auch andere Randabschlussstrukturen aufweisen, von denen im Weiteren
einige beispielhaft kurz erläutert
werden. Bei der sog. „Metallring-Struktur" wird ähnlich wie
bei der Feldplattenstruktur ein Leiter oberhalb des ersten Bereichs
angeordnet, wobei ein Isolator den Metallring von dem ersten Bereich
elektrisch trennt. Im Gegensatz zu der Feldplattenstruktur ist der
Metallring der Metallring-Struktur jedoch nicht mit einem aktiven
Gebiet elektrisch verbunden. Der Ansatz der Struktur mit „Widerstandsschicht" beruht darauf, dass übertragen auf 1,
der vierte Halbleiterbereich 140 über eine Widerstandsschicht,
die über
dem ersten Bereich B1 angeordnet und von diesem durch einen Isolator elektrisch
getrennt ist, mit einem zusätzlichen
Halbleiterbereich, der an dem Rand RS1 angeordnet ist und den gleichen
Leitfähigkeitstyp
wie der dritte Halbleiterbereich 130 aufweist, jedoch stark
dotiert ist, verbunden ist. Die „Feldring-Struktur" weist zusätzliche
Halbleiterbereiche an dem ersten Bereich auf, die den gleichen Leitfähigkeitstyp
wie der vierte Halbleiterbereich 140 und auch eine vergleichbare
Dotierungsstärke
aufweisen. Die „JTE-Struktur" (JTE = Junction
Termination Extension; Übergangsabschlussverlängerung)
weist an einem ersten Bereich B1 einen zusätzlichen Halbleiterbereich
auf, der den selben Leitfähigkeitstyp
wie der vierte Halbleiterbereich 140 aufweist, jedoch mit
einer schwächeren
Dotierung, wobei dieser zusätzliche
Halbleiterbereich über
den ersten pn-Übergang
hinausreicht. Die „RESURF-Struktur" weist zwei zusätzliche
Halbleiterbereiche auf, wobei der erste zusätzliche Halbleiterbereich an
dem Seitenrand RS1 angeordnet ist, denselben Leitungsträgertyp wie
der dritte Halbleiterbereich 130, jedoch mit einer stärkeren Dotierung
aufweist, und wobei der zweite zusätzliche Halbleiterbereich in dem
ersten Bereich B1 an den ersten zusätzlichen Halbleiterbereich
angrenzt, den vierten Halbleiterbereich 140 wannenförmig umschließt, denselben
Leitfähigkeitstyp
wie der vierte Halbleiterbereich 140 aufweist, jedoch schwächer dotiert
ist. Alle genannten Grundstrukturen für einen Randabschluss bewirken, dass
die Raumladungszone erweitert wird und damit einem Durchbruch an
dem Abschluss des Übergangs
an der Oberfläche
des Halbleiters vorgebeugt wird. Darüber hinaus sind auch Kombinationen
von Feldplatten mit Feldringen bekannt und möglich.
-
Wie
aus den beispielhaft aufgezeigten alternativen Randabschlussstrukturen
ersichtlich ist, kann der Randabschluss RA daher derart ausgebildet sein,
dass er beispielsweise in dem ersten Bereich B1 angeordnet ist.
Er muss aber nicht den gesamten ersten Bereich B1 abdecken. Ferner
kann er Unterbrechungen aufweisen und/oder sich über einen pn-Übergang
erstrecken. Jedenfalls aber ist der Randabschluss (RA, RA') auch an einem Bereich
angeordnet, der sich von dem Rand (RS1, RS1') bis zum dem ersten pn-Übergang
(PN1, PN1') erstreckt, der
an die Seite angrenzt, an der der Randabschluss (RA, RA') gebildet ist, siehe 1 und 2.
-
Zusammenfassend
kann daher gesagt werden, dass beim Abschalten von IGBTs bzw. dem
Abkommutieren von Dioden die Spannung am Halbleiterbauelement aufgrund
der stets vorhandenen Streuinduktivitäten stärker als die Zwischenkreisspannung
ansteigt. Bei Halbleiterbauelementen, deren erster Leitfähigkeitstyp
beispielsweise eine n-Dotierung aufweist, reduzieren die fließenden Löcher in der
Raumladungszone gleichzeitig die dynamische Sperrfähigkeit
des Bauelements. Dies hat zur Folge, dass die maximale elektrische
Feldstärke
im Halbleiterbauelement steigt und vermehrt Avalanche auftritt. Wird
das Halbleiterbauelement ohne Stromfluss in den Avalanche getrieben,
so treten die nachfolgend beschriebenen Effekte ebenfalls zutage.
Bei starker Avalanche-Generation nimmt jedoch die maximale Spannung
ab, die vom Bauelement gesperrt werden kann. Grund dafür ist der
Anteil der Elektronen in der Avalanche-Generation in den Hochfeldbereichen nahe
am sperrenden pn-Übergang.
Die durch die hier generierten Ladungsträger verursachte Feldverbiegung
reduziert das Integral Edx (Integral der Feldstärke E über die Dicke) und somit die
Sperrfähigkeit des
Halbleiterbauelements. Wird nun außerdem ein rückseitiger
nn+-Übergang,
z.B. an einem Feldstopp eines ersten Leitfähigkeitstyps, der eine n-Dotierung aufweist,
freigelegt, weil die Überschwemmungsladung
hinreichend ausgeräumt
ist, so führt
eine hohe Elektronenstromdichte in diesem Bereich ebenfalls zu einer
Feldspitze.
-
Diese
nn+-Übergänge besitzen
keinen Randabschluss, weshalb ein Auftreten des Feldes bis zur Sägekante
des Chips mit ihren massiven Kristallfehlern reichen kann. Wenn
zudem die Feldspitze eine Höhe
erreicht, dass auch an diesem nn+-Übergang Avalanche auftritt,
so wird das Bauelement mit ho her Wahrscheinlichkeit zerstört, weil
die Feldstärkeverteilung
und somit die Sperrfähigkeit
zusammenbricht.
-
Bisher
konnten diese Betriebsfälle
nur vermieden werden, indem die Zwischenkreisspannung bzw. Streuinduktivität oder die
Schaltgeschwindigkeiten und somit die Avalanche-Belastung reduziert oder, im Fall der
Dioden, die Kommutierungsgeschwindigkeit stärker begrenzt wurden. Diese
Maßnahmen
reduzierten in jedem Fall die Ausnutzbarkeit der Bauteile und waren
somit nachteilig. So wird üblicherweise
beispielsweise bei einem Halbleiterbauelement mit einer Nennsperrspannung
von 1200 Volt die Zwischenkreisspannung auf 600 bis 800 V begrenzt,
um eine Reserve von 400 bis 600 Volt für Überspannungsspitzen beim Schalten
aufgrund der zuvor beschriebenen Problematik zu behalten.
-
Die
vorliegende Erfindung sieht daher vor, in einem aktiven Gebiet auf
der Rückseite
bzw. der zweiten Seite S2, S2',
jedoch von dem zweiten Kontakt K2, K2' beabstandet, in einem beispielsweise n-dotierten
Feldstopp p-dotierte Halbleiterinseln
125,
225 einzufügen, die
in bestimmten Betriebszuständen
Ladungsträger
emittieren und somit den oben beschriebenen Effekten entgegenwirken.
Im Unterschied zu der nicht-veröffentlichten
Patentanmeldung
DE 10361136.3 bleiben
die Halbleiterinseln
125 unter dem Randabschluss RA, RA' und dem Bereich der
Gateanschlusskontaktierung bei IGBTs, die auch als Gatepad bezeichnet
wird, ausgespart, da die Halbleiterinseln
125,
225 mit
einer Reduktion der statischen Sperrspannung einhergehen. Die Gateanschlusskontaktierungen
bzw. gemäß
2 allgemeiner
formuliert die Anschlusskontaktierungen der Elektroden
270,
die mit dem dritten Kontakt K3' elektrisch
verbunden sind, sind in
2 nicht eingezeichnet. Dadurch
wird die resultierende Sperrfähigkeit des Bauelements
weniger beeinflusst bzw. weniger reduziert. Zudem ist es unerwünscht, wie
zuvor beschrieben, hohe Trägerdichten
im Rand eines Halbleiterbauelements vorzufinden, weil die Randabschlüsse auf
die statischen Dotierungen dimensioniert sind und die zusätzlichen
Träger
zu höheren
Belastungen führen
würden.
Daher wird die räumliche
Anordnung und die Dimensionierung der Halbleiterinseln
125,
225,
das heißt,
ihre Dotierung, Breite und Tiefe, so gewählt, dass die Durchbruchspannung
in dem Innenbereich des Bauelements bzw. unter dem zweiten Bereich
B2, B2' so abgesenkt
wird, dass der Durchbruch im Betrieb des Halbleiterbauelements sicher
in diesem großflächigen Innenbereich
bzw. unter dem zweiten Bereich B2, B2' und nicht in einem Randbereich des
Halbleiterbauelements bzw. unter dem ersten Bereich B1, B1' stattfindet. Dies
ermöglicht
eine sog. „self-clamping"-Funktion, das heißt, das Halbleiterbauelement begrenzt
die Spannung selbsttätig
auf erlaubte Werte, was wiederum zu einer höheren dynamischen Belastbarkeit
des Bauelements führt.
Des Weiteren wird damit der Einsatz der erfindungsgemäßen Bauelemente
wesentlich erleichtert, da der Aufwand für entsprechende Schutzschaltungen,
wie sie im Stand der Technik notwendig sind, erheblich reduziert
werden kann.
-
Ein
Vorteil der Erfindung ist damit eine Absenkung der dynamischen Sperrfähigkeit
bzw. Sperrspannung in einem Zentralbereich bzw. unter dem zweiten
Bereich B2 des Halbleiterbauelements, wodurch in Kombination mit
den in der oben erwähnten Erfindungsmeldung
beschriebenen Maßnahmen
mittels einer Designmaßnahme
eine sog. „self-clamping"-Funktion ermöglicht wird.
-
- 1
- Halbleiterdiode
- 2
- Anode
- 3
- Kathode
- 4
- erste
Halbleiterschicht
- 5
- zweite
Halbleiterschicht
- 6
- dritte
Halbleiterschicht
- 7
- Halbleitervolumen
- 81 bis 84
- Halbleiterzonen
- J1
- Übergang
- J2
- Übergang
- J3
- Übergang
- 100
- Halbleiterkörper
- PN1
- pn-Übergang
- S1
- erste
Seite
- S2
- zweite
Seite
- K1
- erster
Kontakt
- K2
- zweiter
Kontakt
- RA
- Randabschluss
- B1
- erster
Bereich
- B2
- zweiter
Bereich
- 110
- erster
Halbleiterbereich
- 120
- zweiter
Halbleiterbereich
- 130
- dritter
Halbleiterbereich
- 140
- vierter
Halbleiterbereich
- RS1
- Rand
der ersten Seite
- RAF
- Feldplatte
- RAI
- Isolator
des Randabschlusses
- I1
- erster Übergang
zwischen dem vierten
-
- Halbleiterbereich
und dem dritten Halbleiterbe
-
- reich
- I2
- zweiter Übergang
zwischen dem dritten
-
- Halbleiterbereich
und dem zweiten Halbleiterbe
-
- reich
- I3
- dritter Übergang
zwischen dem zweiten
-
- Halbleiterbereich
und dem ersten Halbleiterbereich
- SF
- Seitenfläche
- a
- Dicke
der Halbleiterinseln
- b
- Dicke
des ersten Halbleiterbereichs
- c
- Abstand
der Halbleiterinseln zu 2.tem Übergang
- d
- Breite
der Halbleiterinseln
- e
- Abstand
zwischen den Halbleiterinseln
- w
- Abstand
zwischen den Halbleiterinseln und dem
-
- vierten
Halbleiterbereich
- 200
- Halbleiterkörper
- PN1'
- pn-Übergang
- S1'
- erste
Seite
- S2'
- zweite
Seite
- K1'
- erster
Kontakt
- K2'
- zweiter
Kontakt
- RA
- Randabschluss
- RS1'
- Rand
der ersten Seite
- B1'
- erster
Bereich
- B2'
- zweiter
Bereich
- B3'
- dritter
Bereich
- B4'
- vierter
Bereich
- 210
- erster
Halbleiterbereich
- 220
- zweiter
Halbleiterbereich
- 230
- dritter
Halbleiterbereich
- 240
- vierter
Halbleiterbereich
- 250
- fünfter Halbleiterbereich
- 260
- Isolationsbereich
- SF'
- Seitenfläche
- 241
- erster
Teilbereich
- 242
- zweiter
Teilbereich
- 243
- dritter
Teilbereich
- RAF'
- Feldplatte
- RAI'
- Isolator
des Randabschlusses
- 270
- Elektrode
- a'
- Dicke
der Halbleiterinseln
- c'
- Abstand
der Halbleiterinseln zum zweiten Übergang
- d'
- Breite
der Halbleiterinseln
- e'
- Abstand
zwischen den Halbleiterinseln
- w'
- Abstand
zwischen den Halbleiterinseln und
-
- dem
vierten Halbleiterbereich
- I1'
- erster Übergang
zwischen dem vierten Halbleiterbe
-
- reich
und dem dritten Halbleiterbereich
- I2'
- zweiter Übergang
zwischen dem dritten Halbleiter
-
- bereich
und dem zweiten Halbleiterbereich
- I3'
- dritter Übergang
zwischen dem zweiten Halbleiter
-
- bereich
und dem ersten Halbleiterbereich
- I4'
- vierter Übergang
zwischen dem fünften Halbleiter
-
- bereich
und dem vierten Halbleiterbereich