CN105988284B - 双掩膜自对准图案化的方法 - Google Patents

双掩膜自对准图案化的方法 Download PDF

Info

Publication number
CN105988284B
CN105988284B CN201510057277.2A CN201510057277A CN105988284B CN 105988284 B CN105988284 B CN 105988284B CN 201510057277 A CN201510057277 A CN 201510057277A CN 105988284 B CN105988284 B CN 105988284B
Authority
CN
China
Prior art keywords
heat cross
linking reaction
relacs material
linking
heat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510057277.2A
Other languages
English (en)
Other versions
CN105988284A (zh
Inventor
郝静安
胡华勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510057277.2A priority Critical patent/CN105988284B/zh
Publication of CN105988284A publication Critical patent/CN105988284A/zh
Application granted granted Critical
Publication of CN105988284B publication Critical patent/CN105988284B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种双掩膜自对准图案化的方法，首先以图案化的光刻胶作为第一内核，于第一内核表面覆盖第一RELACS材料层，并进行第一次热交联反应，生成第一热交联反应物层；在去除部分第一热交联反应物层和图案化光刻胶后，以剩余的第一热交联反应物层为第二内核，于剩余的第一热交联反应物层表面覆盖第二RELACS材料层，并进行第二次热交联反应，生成第二热交联反应物层；最后依次去除部分第二热交联反应物层和剩余的第一热交联反应物，以剩余的第二热交联反应物层作为掩膜图案，由此实现了具有高密度线的精细图形。

Description

双掩膜自对准图案化的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种双掩膜自对准图案化的方法。
背景技术
在制造半导体器件的过程中，尤其当半导体器件的特征尺寸越来越小的情况下，对于衬底上由相间排列的线(line)和间隔(space)形成的精细图案，一般采用双图案(Double-Patterning)技术，如光刻-冻结-光刻-刻蚀工艺(LFLE，Litho-Freeze-Litho-Etch)、光刻-刻蚀-光刻-刻蚀(LELE，Litho-Etch-Litho-Etch)工艺以及自对准双图案(SADP，Self-Aligned Double Patterning)工艺等。
出于经济和流程上的考虑，现有技术倾向于使用SADP工艺形成精细图案，典型的SADP工艺流程如图1a至图1d所示，包括：首先，待刻蚀基底101上形成牺牲层102，如图1a所示；参照图1b，于牺牲层102的表面形成图案化的光刻胶103，其中，图案化的光刻胶103对应精细图案的线与线之间的间隔，利用图案化的光刻胶103对牺牲层102进行刻蚀，形成内核102’，内核102’的宽度对应精细图案的线与线之间的间隔；如图1c，通过化学气相沉积覆盖内核102’的半导体层104，并进行干法刻蚀以在内核102’的两侧形成侧壁104，侧壁104的位置对应精细图案的线的位置，侧壁104的宽度对应精细图案的线的线宽；最后，参照图1d，选择性刻蚀去除内核102’，以侧壁104作为掩膜对被刻蚀目标层101进行刻蚀，其中，为了保证侧壁104在去除内核102’的刻蚀具备选择性，内核102’(牺牲层)的材料可选择氧化物，侧壁104(半导体层)的材料可选择氮化物，利用氧化物和氮化物对不同刻蚀剂呈现不同的刻蚀速率进行选择性刻蚀。
由于典型的SADP工艺需要分别沉积牺牲层和半导体层以形成内核和侧壁，为了节约成本以及避免后续选择性刻蚀时影响侧壁的形貌，US20100136784提供了一种SADP工艺，以图案化的光刻胶替代牺牲层形成内核，并在内核两侧通过沉积半导体层形成对应精细图案位置的侧壁，以显影液去除内核以避免选择性刻蚀影响侧壁形貌。
随着材料科学的发展，新型的组合物如RELACS(Resolution EnhancementLithography Assisted By Chemical Shrink，分辨率增强光刻辅助化学收缩)材料被用作光刻胶。RELACS材料主要是由水溶性的高分子与交链剂所组成，典型的，US20100279509提供了一种硅基/碳基可涂覆的RELACS材料。RELACS材料具有以下性质：可被水溶性的显影液去除；与酸性离子在一定的温度条件下可进行交链反应，生成交链反应物，而交链反应物不能被水溶性的显影液去除；应用上述RELACS材料的性质，US6383952提供了一种SADP工艺，在以图案化的光刻胶形成内核后，在内核表面涂覆一层RELACS材料层，并进行烘焙，由于光刻胶中含有酸性离子，经过曝光、显影程序后，碱性的显影液会与光刻胶图形边缘的酸性离子产生中和作用，使得图形边缘的酸性离子浓度下降，在烘焙过程中，残留在光刻胶中的酸性离子因为受热而产生扩散运动，在扩散的过程中会同时产生新的酸性离子，这些酸性离子会扩散进入RELACS材料内，使RELACS材料发生交链反应，以在图案化光刻胶形成的内核表面上形成了一层交链反应物，通过刻蚀去除图案化光刻胶可形成由交链反应物形成的、对应精细图案中线位置的侧壁。
随着半导体技术的发展，半导体器件的特征线宽逐渐缩小，在制造过程中期望形成具有更高密度线的精细图形，由于光刻胶在图案化的过程中受限于曝光精度，使得作为内核的光刻胶尺寸不能无限制缩小，因此现有方法已不适用于需要高密度精细图形的情况。
发明内容
鉴于上述问题，本发明提供了一种双掩膜自对准图案化的方法，以形成具有高密度线的精细图形。
本发明采用的技术手段如下：一种双掩膜自对准图案化的方法，其特征在于，包括：
提供待刻蚀的半导体基底；
在所述半导体基底表面形成图案化的光刻胶；
形成覆盖所述图案化的光刻胶表面的第一RELACS材料层；
进行第一次热处理，以使所述第一RELACS材料层与所述图案化的光刻胶接触处发生热交联反应，形成第一热交联反应物层；
去除未与所述图案化的光刻胶发生热交联反应的第一RELACS材料层；
去除所述图案化的光刻胶顶端的所述第一热交联反应物层，并去除所述图案化的光刻胶；
形成覆盖剩余的所述第一热交联反应物层的第二RELACS材料层；
进行第二次热处理，以使所述第二RELACS材料层与剩余的所述第一热交联反应物层接触处发生热交联反应，形成第二热交联反应物层；
去除没有与剩余的所述第一热交联反应物层发生热交联反应的第二RELACS材料层；
去除剩余的所述第一热交联反应物顶端的第二热交联反应物层，并去除剩余的所述第一热交联反应物；
以剩余的所述第二热交联反应物层作为掩膜图案。
进一步，所述第一次热处理和第二次热处理均为混合烘烤处理，烘烤温度为70℃至130℃且每次烘烤时间为20至90秒。
进一步，使用去离子水清洗去除未与所述图案化的光刻胶发生热交联反应的第一RELACS材料层和没有与剩余的所述第一热交联反应物层发生热交联反应的第二RELACS材料层。
进一步，使用等离子刻蚀去除所述图案化的光刻胶顶端的所述第一热交联反应物层，以暴露所述图案化的光刻胶；
通过曝光显影工艺去除所述图案化的光刻胶。
进一步，所述第一RELACS材料层采用硅基RELACS材料，所述第二RELACS材料层采用碳基RELACS材料；或者，所述第一RELACS材料层采用碳基RELACS材料，所述第二RELACS材料层采用硅基RELACS材料。
进一步，采用等离子刻蚀去除所述图案化的光刻胶顶端的所述第一热交联反应物层。
进一步，依次使用曝光、显影和去离子水清洗去除所述图案化的光刻胶。
进一步，采用等离子刻蚀去除剩余的所述第一热交联反应物顶端的第二热交联反应物层，以暴露剩余的所述第一热交联反应物的顶端；
采用选择性刻蚀去除剩余的所述第一热交联反应物。
采用本发明的双掩膜自对准图案化的方法，首先以图案化的光刻胶作为第一内核，于第一内核表面覆盖第一RELACS材料层，并进行第一次热交联反应，生成第一热交联反应物层；在去除部分第一热交联反应物层和团花光刻胶后，以剩余的第一热交联反应物层为第二内核，于剩余的第一热交联反应物层表面覆盖第二RELACS材料层，并进行第二次热交联反应，生成第二热交联反应物层；最后依次去除部分第二热交联反应物层和剩余的第一热交联反应物，以剩余的第二热交联反应物层作为掩膜图案，由此实现了具有高密度线的精细图形。
附图说明
图1a～图1d为现有技术中自对准双图案工艺的示意图；
图2为本发明一种双掩膜自对准图案化的方法流程图；
图3a～图3i为本发明具体实施例的流程结构图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
本发明提出了一种双掩膜自对准图案化的方法，如图2所示，包括：
提供待刻蚀的半导体基底；
在所述半导体基底表面形成图案化的光刻胶；
形成覆盖所述图案化的光刻胶表面的第一RELACS材料层；
进行第一次热处理，以使所述第一RELACS材料层与所述图案化的光刻胶接触处发生热交联反应，形成第一热交联反应物层；
去除未与所述图案化的光刻胶发生热交联反应的第一RELACS材料层；
去除所述图案化的光刻胶顶端的所述第一热交联反应物层，并去除所述图案化的光刻胶；
形成覆盖剩余的所述第一热交联反应物层的第二RELACS材料层；
进行第二次热处理，以使所述第二RELACS材料层与剩余的所述第一热交联反应物层接触处发生热交联反应，形成第二热交联反应物层；
去除没有与剩余的所述第一热交联反应物层发生热交联反应的第二RELACS材料层；
去除剩余的所述第一热交联反应物顶端的第二热交联反应物层，并去除剩余的所述第一热交联反应物；
以剩余的所述第二热交联反应物层作为掩膜图案。
作为本发明的一种典型实施例，以下结合附图3a～图3i对本发明提供的一种双掩膜自对准图案化的方法进行详细描述。
如图3a所示，首先提供待刻蚀的半导体基底201，并在半导体基底201表面形成图案化的光刻胶202；形成图案化光刻胶202的过程可采用现有技术完成，例如，于半导体基底201上旋涂形成光刻胶层，通过曝光显影工艺形成图案化的光刻胶202，本领域技术人员可采用其他现有技术完成图案化光刻胶202的制备，在此不再赘述。
参照图3b，以图案化的光刻胶202作为第一内核，形成覆盖图案化的光刻胶202表面的第一RELACS材料层203；第一RELACS材料层203可选用硅基RELACS材料或碳基RELACS材料；
进行第一次热处理，由于图案化的光刻胶202在制备时通过曝光会产生光酸，光酸保留于图案化的光刻胶202中，在加热的条件下，光酸扩散进入第一RELACS材料层203，通过光酸的催化作用，第一RELACS材料层203发生热交联反应，生成不溶于水的第一热交联反应物203’。在本实施例中，优选的，第一次热处理为混合烘烤处理，烘烤温度为70℃至130℃且每次烘烤时间为20至90秒。
如图3c-3e所示，基于RELACS材料易溶于水的性质，利用去离子水清洗去除未与图案化的光刻胶发生热交联反应的第一RELACS材料层，由此保留并暴露了已生成的、具有不溶于水的第一热交联反应物203’；
刻蚀去除图案化的光刻胶202顶端的第一热交联反应物层，以暴露图案化光刻胶202的表面；在本实施例中，优选采用等离子刻蚀，其中，刻蚀气体至少包括CO2、O2、N2、CF4、H2、Cl2中的一种或两种以上的混合气体。
去除暴露的图案化光刻胶202，在本实施例中，本领域技术人员可采用现有技术中的手段去除图案化的光刻胶202，如曝光显影或灰化处理。
如图3f所示，以剩余的第一热交联反应物层203’a作为第二内核，形成覆盖剩余的第一热交联反应物层203’a的第二RELACS材料层204；
进行第二次热处理，以使第二RELACS材料层204与剩余的第一热交联反应物层203’a接触处发生热交联反应，形成第二热交联反应物层204’。对此步骤的原理阐述如下：
第一次热处理时，光酸扩散进入第一RELACS材料层，并在光酸催化下生成第一热交联反应物层，由于光酸仅作为催化作用，其并没有消耗，仍存在于第一热交联反应物层中，因此，借助存在于剩余的第一热交联反应物层203’a中的光酸，在第二次热处理时，其扩散进入第二RELACS材料层204，催化发生第二次热交联反应，由此于第二内核(剩余的第一热交联反应物层)203’a的表面形成了第二热交联反应物层204’。
在本实施例中，第二RELACS材料层204采用的材料取决于第一RELACS材料层203采用的材料，当第一RELACS材料层203采用硅基RELACS材料时，第二RELACS材料层204采用碳基RELACS材料，当第一RELACS材料层203采用碳基RELACS材料时，第二RELACS材料层204采用硅基RELACS材料。第二次热处理为混合烘烤处理，烘烤温度为70℃至130℃且每次烘烤时间为20至90秒。
如图3g-3i所示，同样基于RELACS材料易溶于水的性质，利用去离子水清洗去除未与图案化的光刻胶发生热交联反应的第二RELACS材料层；
通过刻蚀去除剩余的第一热交联反应物203’a顶端的第二热交联反应物层204’，于本实施例中，优选采用等离子刻蚀，其中，刻蚀气体至少包括CO2、O2、N2、CF4、H2、Cl2中的一种或两种以上的混合气体。
去除剩余的第一热交联反应物203’a于本实施中是通过选择性刻蚀实现的，其原理如下：
当第一RELACS材料层203采用硅基RELACS材料时，通过第一次热交联反应生成的第一热交联反应物203’包含硅基；第二RELACS材料层204采用碳基RELACS材料时，通过第二次热交联反应生成的第二热交联反应物204’包含碳基。基于第一、第二热交联反应物的不同组成，本领域技术人员可选择对硅基具有高选择性，而对碳基具有低选择性的刻蚀剂进行刻蚀，由此实现选择性的刻蚀去除剩余的第一热交联反应物203’a，保留剩余的第二热交联反应物204’a。
当第一RELACS材料层203采用碳基RELACS材料时，通过第一次热交联反应生成的第一热交联反应物203’包含碳基；第二RELACS材料层204采用硅基RELACS材料时，通过第二次热交联反应生成的第二热交联反应物204’包含硅基。基于第一、第二热交联反应物的不同组成，本领域技术人员可选择对碳基具有高选择性，而对硅基具有低选择性的刻蚀剂进行刻蚀，由此实现选择性的刻蚀去除剩余的第一热交联反应物203’a，保留剩余的第二热交联反应物204’a。
如图3i所示的，剩余的第二热交联反应物204’a构成了后续工艺的掩膜图案，由此实现了具有高密度线的精细图形。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (7)

1.一种双掩膜自对准图案化的方法，其特征在于，包括：
提供待刻蚀的半导体基底；
在所述半导体基底表面形成图案化的光刻胶；
形成覆盖所述图案化的光刻胶表面的第一RELACS材料层；
进行第一次热处理，以使所述第一RELACS材料层与所述图案化的光刻胶接触处发生热交联反应，形成第一热交联反应物层；
去除未与所述图案化的光刻胶发生热交联反应的第一RELACS材料层；
去除所述图案化的光刻胶顶端的所述第一热交联反应物层，并去除所述图案化的光刻胶；
形成覆盖剩余的所述第一热交联反应物层的第二RELACS材料层；
进行第二次热处理，以使所述第二RELACS材料层与剩余的所述第一热交联反应物层接触处发生热交联反应，形成第二热交联反应物层；
去除没有与剩余的所述第一热交联反应物层发生热交联反应的第二RELACS材料层；
去除剩余的所述第一热交联反应物顶端的第二热交联反应物层，并去除剩余的所述第一热交联反应物；
以剩余的所述第二热交联反应物层作为掩膜图案；
其中，所述第一RELACS材料层采用硅基RELACS材料，所述第二RELACS材料层采用碳基RELACS材料；或者，所述第一RELACS材料层采用碳基RELACS材料，所述第二RELACS材料层采用硅基RELACS材料。
2.根据权利要求1所述的方法，其特征在于，所述第一次热处理和第二次热处理均为混合烘烤处理，烘烤温度为70℃至130℃且每次烘烤时间为20至90秒。
3.根据权利要求1所述的方法，其特征在于，使用去离子水清洗去除未与所述图案化的光刻胶发生热交联反应的第一RELACS材料层和没有与剩余的所述第一热交联反应物层发生热交联反应的第二RELACS材料层。
4.根据权利要求1所述的方法，其特征在于，使用等离子刻蚀去除所述图案化的光刻胶顶端的所述第一热交联反应物层，以暴露所述图案化的光刻胶；
通过曝光显影工艺去除所述图案化的光刻胶。
5.根据权利要求1所述的方法，其特征在于，采用等离子刻蚀去除所述图案化的光刻胶顶端的所述第一热交联反应物层。
6.根据权利要求1所述的方法，其特征在于，依次使用曝光、显影和去离子水清洗去除所述图案化的光刻胶。
7.根据权利要求1所述的方法，其特征在于，采用等离子刻蚀去除剩余的所述第一热交联反应物顶端的第二热交联反应物层，以暴露剩余的所述第一热交联反应物的顶端；
采用选择性刻蚀去除剩余的所述第一热交联反应物。
CN201510057277.2A 2015-02-04 2015-02-04 双掩膜自对准图案化的方法 Active CN105988284B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510057277.2A CN105988284B (zh) 2015-02-04 2015-02-04 双掩膜自对准图案化的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510057277.2A CN105988284B (zh) 2015-02-04 2015-02-04 双掩膜自对准图案化的方法

Publications (2)

Publication Number Publication Date
CN105988284A CN105988284A (zh) 2016-10-05
CN105988284B true CN105988284B (zh) 2019-10-22

Family

ID=57037118

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510057277.2A Active CN105988284B (zh) 2015-02-04 2015-02-04 双掩膜自对准图案化的方法

Country Status (1)

Country Link
CN (1) CN105988284B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107301973B (zh) * 2017-06-29 2021-04-13 惠科股份有限公司 一种阵列基板的制造方法及显示装置
CN111986988B (zh) * 2020-05-11 2024-05-28 中电国基南方集团有限公司 一种更小线宽的光刻工艺

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779187A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种基于双图案的半导体器件的制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6383952B1 (en) * 2001-02-28 2002-05-07 Advanced Micro Devices, Inc. RELACS process to double the frequency or pitch of small feature formation
JP4143023B2 (ja) * 2003-11-21 2008-09-03 株式会社東芝 パターン形成方法および半導体装置の製造方法
JP4427562B2 (ja) * 2007-06-11 2010-03-10 株式会社東芝 パターン形成方法
CN101571674A (zh) * 2009-06-09 2009-11-04 上海集成电路研发中心有限公司 一种双重曝光方法
KR20120027989A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자의 패턴 형성방법
CN103390544B (zh) * 2012-05-11 2016-03-30 中芯国际集成电路制造(上海)有限公司 用于形成硬掩膜层的方法
CN103871846B (zh) * 2012-12-18 2017-06-13 中芯国际集成电路制造(上海)有限公司 自对准多重图形化方法及硅基硬掩模组合物的应用

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779187A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种基于双图案的半导体器件的制造方法

Also Published As

Publication number Publication date
CN105988284A (zh) 2016-10-05

Similar Documents

Publication Publication Date Title
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US8703570B2 (en) Methods of fabricating substrates
US9159579B2 (en) Lithography using multilayer spacer for reduced spacer footing
CN104658892B (zh) 用于集成电路图案化的方法
TWI549162B (zh) 半導體儲存裝置之圖案化結構及其製造方法
US20120028471A1 (en) Method of manufacturing a semiconductor device
CN106887382A (zh) 形成集成电路的方法
CN103871846B (zh) 自对准多重图形化方法及硅基硬掩模组合物的应用
CN102315158A (zh) 形成半导体器件的接触孔的方法
KR102405203B1 (ko) 금속 산화물의 스핀온 퇴적 방법
US20150076108A1 (en) Lithography Process Using Directed Self Assembly
CN105988284B (zh) 双掩膜自对准图案化的方法
CN107968046B (zh) 一种半导体器件的制造方法
US9257279B2 (en) Mask treatment for double patterning design
JP2011238795A (ja) パターン形成方法
US20230057460A1 (en) Manufacturing method for semiconductor structure and semiconductor structure
TW201913237A (zh) 進行微影製程的方法
KR100983724B1 (ko) 반도체 소자의 형성 방법
CN109860030B (zh) 自对准双重图形化的方法
CN106298494B (zh) 一种多晶硅刻蚀方法
CN117219506B (zh) 一种消除刻蚀负载效应的方法
US8940641B1 (en) Methods for fabricating integrated circuits with improved patterning schemes
US7892723B2 (en) Method for forming patterned photoresist layer
KR100684271B1 (ko) 금속, 반도체, 절연체 패턴의 선폭과 크기를 줄이는 방법
KR20020074002A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant