JP2010093163A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2010093163A
JP2010093163A JP2008263599A JP2008263599A JP2010093163A JP 2010093163 A JP2010093163 A JP 2010093163A JP 2008263599 A JP2008263599 A JP 2008263599A JP 2008263599 A JP2008263599 A JP 2008263599A JP 2010093163 A JP2010093163 A JP 2010093163A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
metal wiring
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008263599A
Other languages
English (en)
Inventor
Yukitoshi Ota
行俊 太田
Hiroshige Hirano
博茂 平野
Yutaka Ito
伊藤　　豊
Kazuhiro Ishikawa
和弘 石川
Koji Koike
功二 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008263599A priority Critical patent/JP2010093163A/ja
Priority to PCT/JP2009/003510 priority patent/WO2010041365A1/ja
Publication of JP2010093163A publication Critical patent/JP2010093163A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0504—14th Group
    • H01L2924/05042—Si3N4
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】金属パッドの下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、金属パッドの近傍の配線の信頼性が低下することを防止する。
【解決手段】半導体基板１０上に形成された層間絶縁膜１８と、層間絶縁膜１８を貫通して設けられたリング用金属配線２０Ａと、層間絶縁膜１８を貫通して設けられたコンタクト用金属配線２０Ｂと、層間絶縁膜１８上及びリング用金属配線２０Ａの全上面上に形成された第１の保護絶縁膜２１と、第１の保護絶縁膜２１上に形成された金属パッド２３とを備え、リング用金属配線２０Ａは、層間絶縁膜１８のうち金属パッド２３の下方に位置する領域にリング状に設けられており、金属パッド２３は、第１の保護絶縁膜２１に形成された第１の開口部２１ａを通じてコンタクト用金属配線２０Ｂに接続されている。
【選択図】図３

Description

本発明は、半導体装置に関し、特に、金属パッドを備えた半導体装置に関するものである。
近年、半導体装置の高機能化及び高集積化の進行に従い、デバイスチップにおいて、金属パッド数の増加、半導体素子の微細化、及び配線の多層化が進行している。そのため、デバイスチップのサイズを縮小化するために、金属パッドの下方領域に、配線又は半導体素子等を配置し、金属パッドの下方領域を有効活用することが重要になってきている。
しかしながら、例えば、プローブ針等による検査工程、又はワイヤボンド等との接続工程において、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、金属パッドに比較的大きな外部圧力が印加されるため、金属パッドが削られたり、金属パッドの下方領域に、配線に到達するクラックが発生し、電圧印加によるエレクトロマイグレーション等により金属パッドと配線間にショートが発生するという問題があった。
この問題の対策として、以下に示す半導体装置が提案されている（例えば特許文献１参照）。従来の半導体装置について、図１６及び図１７を参照しながら説明する。図１６は、従来の半導体装置の構成を示す平面図である。図１６において、簡略的に図示するために、第２の開口部１１４ａ、金属パッド１１３、第１の開口部１１１ａ、コンタクト用金属配線１１０、及びビアプラグ１０９のみを図示する。図１７は、従来の半導体装置の構成を示す断面図であり、具体的には、図１６に示すXVII-XVII線における断面図である。
従来の半導体装置は、図１７に示すように、半導体基板１００上に順次形成された層間絶縁膜１０１，１０３，１０６，１０８と、層間絶縁膜１０３に形成された金属配線１０４Ａ，１０４Ｂと、層間絶縁膜１０６に形成されたビアプラグ１０９と、層間絶縁膜１０８に形成されたコンタクト用金属配線１１０と、層間絶縁膜１０８上に形成された第１の保護絶縁膜１１１と、第１の保護絶縁膜１１１上にバリアメタル膜１１２を介して形成された金属パッド１１３と、金属パッド１１３上に形成された第２の保護絶縁膜１１４とを備えている。第１の開口部１１１ａは第１の保護絶縁膜１１１に形成され、第２の開口部１１４ａは第２の保護絶縁膜１１４に形成されている。
図１７に示すように、金属パッド１１３は、第１の開口部１１１ａ内にバリアメタル膜１１２を介して形成されたコンタクト部１１３Ｃを介して、コンタクト用金属配線１１０と接続している。コンタクト用金属配線１１０は、ビアプラグ１０９を介して、金属配線１０４Ｂと接続している。このように、金属配線１０４Ｂは、金属パッド１１３と電気的に接続し、金属パッド１１３と同電位の配線である。一方、金属配線１０４Ａは、図１７から判るように、金属パッド１１３と電気的に接続されておらず、金属パッド１１３と異電位の配線である。
図１６に示すように、複数のビアプラグ１０９の各々は、コンタクト用金属配線１１０下に、互いに離間して配置されている。
従来では、層間絶縁膜１０８のうち、金属配線１０４Ｂの上方に形成された領域のみにコンタクト用金属配線１１０を形成し、金属パッド１１３と、金属パッド１１３と異電位の金属配線１０４Ａとの間に存在する層間絶縁膜数を増加させ、金属配線１０４Ａを、金属パッド１１３と離間させることができる。
そのため、例えば、金属パッド１１３にプローブ針２００を当てる（図１８(a) 参照）、又は金属パッド１１３にワイヤボンド３００を接続する（図１８(b) 参照）際に、プローブ針又はワイヤボンドにより、金属パッド１１３が削れてバリアメタル膜１１２が割れて、さらに、金属パッド１１３の削れ部分の下方に位置する第１の保護絶縁膜１１１及び層間絶縁膜１０８，１０６に、金属配線１０４Ａに到達するクラックが発生することを抑制できるため、金属パッド１１３と、金属パッド１１３と異電位の金属配線１０４Ａ間にショートが発生することを抑制できる。
特許第３７２７８１８号
しかしながら、従来の半導体装置では、以下に示す問題がある。
従来では、既述の通り、金属配線１０４Ａに到達するクラックの発生を抑制することは可能なものの、クラックの発生自体を防止することはできず、例えば、金属パッド１１３の削れ部分の下方に位置する第１の保護絶縁膜１１１及び層間絶縁膜１０８に、クラックが発生する。
ここで、第１の保護絶縁膜１１１は、比較的耐湿性の高い膜であるものの、層間絶縁膜１０８，１０６，１０３，１０１は、比較的耐湿性の低い膜である。そのため、クラック内に進入した水分は、層間絶縁膜１０８中に拡散し、さらに、層間絶縁膜１０８下の層間絶縁膜１０６，１０３，１０１中に順次拡散する。
そのため、例えば、金属パッド１１３の近傍の素子形成領域（後述の図１：Ｒｅ参照）に配置された配線に水分が到達し、配線のうち水分との接触部分が腐食されて断線する、又は例えば、金属パッド１１３の近傍の素子形成領域に配置された配線と他の配線間に水分が拡散し、配線が他の配線とショートする。このように、従来では、金属パッド１１３の近傍の配線の信頼性が低下するという問題がある。
前記に鑑み、本発明の目的は、金属パッドの下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、金属パッドの近傍の配線の信頼性が低下することを防止することである。
前記の目的を達成するために、本発明に係る半導体装置は、半導体基板上に形成された層間絶縁膜と、層間絶縁膜を貫通して設けられたリング用金属配線と、層間絶縁膜を貫通して設けられたコンタクト用金属配線と、層間絶縁膜上及びリング用金属配線の全上面上に形成された第１の保護絶縁膜と、第１の保護絶縁膜上に形成された金属パッドとを備え、リング用金属配線は、層間絶縁膜のうち金属パッドの下方に位置する領域にリング状に設けられており、金属パッドは、第１の保護絶縁膜に形成された第１の開口部を通じてコンタクト用金属配線に接続されていることを特徴とする。
本発明に係る半導体装置によると、例えば、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッドが削れて、金属パッドの削れ部分の下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線により、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線に囲まれていない外側領域に拡散することを防止できるため、金属パッドの近傍の配線の信頼性が低下することを防止できる。
本発明に係る半導体装置において、層間絶縁膜下に形成された下地絶縁膜をさらに備え、下地絶縁膜は、層間絶縁膜に比べて耐湿性が高いことが好ましい。
このようにすると、下地絶縁膜により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜下に拡散することを防止できる。従って、側面がリング用金属配線に囲まれ、底面が下地絶縁膜に囲まれた内側領域に水分を留めることができるため、金属パッドの近傍の配線の信頼性が低下することをより一層防止できる。
本発明に係る半導体装置において、下地絶縁膜は、窒化物絶縁膜からなることが好ましい。
本発明に係る半導体装置において、コンタクト用金属配線の配線幅は、リング用金属配線の配線幅と同等、又はそれ以上の大きさを有することが好ましい。
本発明に係る半導体装置において、金属パッド上に形成された第２の保護絶縁膜をさらに備え、第２の保護絶縁膜に形成された第２の開口部は、金属パッド上に形成され、且つ、リング用金属配線に囲まれた内側領域の上方に配置されていることが好ましい。
このように、第２の開口部を、リング用金属配線に囲まれた内側領域の上方に配置する、言い換えれば、リング用金属配線を、第２の開口部の外側に位置する領域（即ち、第２の保護絶縁膜）の下方に配置することにより、リング用金属配線により、層間絶縁膜のうち、クラックが発生する可能性の高い領域（即ち、金属パッドのうち第２の開口部内に露出する領域の下方に位置する領域）を囲うことができる。
本発明に係る半導体装置において、コンタクト用金属配線及びリング用金属配線は、銅配線からなることが好ましい。
本発明に係る半導体装置において、金属パッドは、アルミパッドからなることが好ましい。
本発明に係る半導体装置において、コンタクト用金属配線は、リング用金属配線のうち対向する第１配線部と第２配線部との間の中央位置と第１配線部との間で、且つ、中央位置よりも第１配線部に近い位置に配置されており、中央位置と第２配線部との間には配置されていないことが好ましい。
このようにすると、コンタクト用金属配線が、リング用金属配線の第１配線部側に配置されるため、例えば、ワイヤボンドを、リング用金属配線の第２配線部側に設けて、ワイヤボンドを、その下方にコンタクト用金属配線が配置されることがないように、金属パッド上に設けることができる。
本発明に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれた内側領域に、リング用金属配線から離間して設けられており、第１の開口部は、コンタクト用金属配線及び層間絶縁膜の上に形成されていることが好ましい。
本発明に係る半導体装置において、第１の開口部は、その内部にコンタクト用金属配線の全上面が露出するように形成されていることが好ましい。
このようにすると、第１の開口部の底面側角部を、コンタクト用金属配線と離間させることができる。そのため、コンタクト用金属配線が、バリアメタル膜の角部部分（膜厚の薄い部分）と接することはないため、バリアメタル膜の角部部分を通って、コンタクト用金属配線の金属が、金属パッドに析出することを防止できる。
本発明に係る半導体装置において、第１の開口部は、その内部にコンタクト用金属配線の一部上面が露出するように形成されていることが好ましい。
本発明に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれた内側領域に、リング用金属配線から離間して設けられており、第１の開口部は、コンタクト用金属配線上のみに形成されていることが好ましい。
本発明に係る半導体装置において、コンタクト用金属配線は、リング用金属配線に囲まれていない外側領域に、リング用金属配線から離間して設けられており、第１の開口部は、コンタクト用金属配線上のみに形成されていることが好ましい。
本発明に係る半導体装置において、リング用金属配線は、電源配線に接続されていることが好ましい。
このようにすると、リング用金属配線の電位が一定電位に固定されるため、リング用金属配線の電位の変動によって、金属パッドに対しノイズが発生することを抑制できる。
加えて、リング用金属配線の固定電位が電源電位であるため、リング用金属配線により、金属パッドをシールドし、金属パッドのノイズが、金属パッドと隣り合う他の金属パッド、及び金属パッドの周囲に配置される配線に伝播することを抑制できる。
本発明に係る半導体装置において、リング用金属配線は、金属パッドに接続されていることが好ましい。
このようにすると、リング用金属配線の電位が一定電位（金属パッドと同電位）に固定されるため、リング用金属配線の電位の変動によって、金属パッドに対しノイズが発生することを抑制できる。
本発明に係る半導体装置によると、例えば、金属パッドにプローブ針を当てる、又は金属パッドにワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッドが削れて、金属パッドの削れ部分の下方に位置する層間絶縁膜にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線により、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線に囲まれていない外側領域に拡散することを防止できるため、金属パッドの近傍の配線の信頼性が低下することを防止できる。
以下に、本発明の各実施形態について図面を参照しながら説明する。
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置について、図１、図２、及び図３を参照しながら説明する。図１は、本発明の第１の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。
図１に示すように、デバイスチップＤには、その中央領域に素子が形成される素子形成領域Ｒｅが設けられ、その周辺領域に複数の金属パッドが配置されるパッド配置領域Ｒｐが設けられている。
以下に、パッド配置領域Ｒｐのうち１コの金属パッド２３を含む領域ｒｐ（図１参照）の構成について、図２及び図３を参照しながら説明する。図２(a) は、本発明の第１の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、図１に示す金属パッドを含む領域ｒｐの構成を示す拡大平面図である。図２(a) において、簡略的に図示するために、第２の開口部２４ａ、金属パッド２３、第１の開口部２１ａ、リング用金属配線２０Ａ、コンタクト用金属配線２０Ｂ、及びビアプラグ１９のみを図示する。また、図２(b) において、断面図（図３の右側に示す断面図と同一の断面図）を示し、図２(a) に示す平面構成と断面構成との対応関係を示す図である。なお、詳細な断面構成については図３に示す。図３は、本発明の第１の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域ｒｐの構成を右側に示す一方、素子形成領域Ｒｅの部分領域ｒｅの構成を左側に示す断面図である。即ち、図３に示す断面図は、図１に示すIII-III線における拡大断面図であり、図３の右側に示す断面図は、図２に示すIIIrp-IIIrp線における断面図（図２(b) に示す断面図と同一の断面図）である。なお、図２(a) 及び以降の平面図において、実線及び点線を用いて図示しているが、これらの線の違いによる区別は特にない。
図３に示すように、本実施形態に係る半導体装置は、シリコンからなる半導体基板１０上に順次形成された層間絶縁膜１１、下地絶縁膜１２、及び層間絶縁膜１３と、層間絶縁膜１３及び下地絶縁膜１２を貫通して設けられた金属配線１４Ａ，１４Ｂ、及び信号配線１４ｒｅと、層間絶縁膜１３上に順次形成された下地絶縁膜１５、層間絶縁膜１６、下地絶縁膜１７、及び層間絶縁膜１８と、層間絶縁膜１６及び下地絶縁膜１５を貫通して設けられたビアプラグ１９、及びビアプラグ１９ｒｅと、層間絶縁膜１８及び下地絶縁膜１７を貫通して設けられたリング用金属配線２０Ａ、コンタクト用金属配線２０Ｂ、及び信号配線２０ｒｅと、層間絶縁膜１８、リング用金属配線２０Ａ、及び信号配線２０ｒｅの上に形成された第１の保護絶縁膜２１と、第１の保護絶縁膜２１上にバリアメタル膜２２を介して形成された金属パッド２３と、金属パッド２３上に形成された第２の保護絶縁膜２４とを備えている。第１の保護絶縁膜２１には第１の開口部２１ａが形成され、第２の保護絶縁膜２４には第２の開口部２４ａが形成されている。
金属パッドを含む領域ｒｐにおいて、金属パッド２３は、第１の保護絶縁膜２１に形成された第１の開口部２１ａを通じてコンタクト用金属配線２０Ｂに接続されている。具体的には、金属パッド２３のうち第１の開口部２１ａ内に形成されたコンタクト部２３Ｃがバリアメタル膜２２を介して、コンタクト用金属配線２０Ｂと接続している（ここで、本明細書の各実施形態における金属パッドのコンタクト部とは、金属パッドのうち、第１の開口部内にバリアメタル膜を介して形成された部分の全体を意味し、本実施形態における金属パッド２３のコンタクト部２３Ｃは、その一部下面がバリアメタル膜２２を介してコンタクト用金属配線２０Ｂと接している）。コンタクト用金属配線２０Ｂは、ビアプラグ１９を介して、下層の金属配線１４Ｂと接続している。このように、金属配線１４Ｂは、金属パッド２３と電気的に接続し、金属パッド２３と同電位の配線である。一方、金属配線１４Ａは、図３から判るように、金属パッド２３と電気的に接続されておらず、金属パッド２３と異電位の配線である。一方、素子形成領域の部分領域ｒｅにおいて、信号配線２０ｒｅは、ビアプラグ１９ｒｅを介して、下層の信号配線１４ｒｅと接続している。
なお、図３中に図示しないが、金属配線１４Ａ，１４Ｂ及び信号配線１４ｒｅは、層間絶縁膜１３及び下地絶縁膜１２を貫通する配線溝内に、バリアメタル膜（図示せず）を介して形成されている。また、ビアプラグ１９，１９ｒｅは、層間絶縁膜１６及び下地絶縁膜１５を貫通するビアホール内に、バリアメタル膜（図示せず）を介して形成されている。また、リング用，コンタクト用金属配線２０Ａ，２０Ｂ及び信号配線２０ｒｅは、層間絶縁膜１８及び下地絶縁膜１７を貫通する配線溝内に、バリアメタル膜（図示せず）を介して形成されている。
図２に示すように、複数のビアプラグ１９の各々は、コンタクト用金属配線２０Ｂ下に、互いに離間して配置されている。金属パッド２３の下方に配置されたリング用金属配線２０Ａは、第１，第２の開口部２１ａ，２４ａの外側下方に位置する領域に、第２の開口部２４ａの下方に位置する領域を囲うようにリング状に配置されている。金属パッド２３下に配置されたコンタクト用金属配線２０Ｂは、第１の開口部２１ａの下方に位置する領域に配置されており、リング用金属配線２０Ａによって囲まれている。
ここで、本実施形態に係る半導体装置を構成する各構成要素について、以下に説明する。
層間絶縁膜１１，１３，１６，１８は、例えばシリコン酸化膜（ＳｉＯ2）、若しくはＴＥＯＳを用いたＴＥＯＳ酸化膜等の酸化物絶縁膜、又は炭素がドープされたシリコン酸化膜（ＳｉＯＣ膜）、若しくはフッ素がドープされたシリコン酸化膜（ＦＳＧ膜）等の低誘電率絶縁膜からなる。
下地絶縁膜１２，１５，１７は、層間絶縁膜１１，１３，１６，１８に比べて耐湿性が高く、下地絶縁膜１２，１５，１７内を通って水分が下地絶縁膜１２，１５，１７外に拡散することを防止できる。下地絶縁膜１２，１５，１７の材料としては、例えば、シリコン窒化膜（ＳｉＮ膜）、シリコン炭窒化膜（ＳｉＣＮ膜）、又はシリコン酸窒化膜（ＳｉＯＮ膜）等の窒化物絶縁膜が挙げられる。また、下地絶縁膜１２，１５，１７の膜厚は、例えば１０ｎｍ〜３００ｎｍである。
リング用金属配線２０Ａは、図２及び図３に示すように、下地絶縁膜１７及び層間絶縁膜１８のうち、金属パッド２３の下方に位置する領域にリング状に設けられている。また、リング用金属配線２０Ａは、第１の開口部２１ａの外側に位置する領域（即ち、第１の保護絶縁膜２１）の下方に配置され、その全上面は、第１の保護絶縁膜２１と接している。さらに、リング用金属配線２０Ａは、第２の開口部２４ａの外側に位置する領域（即ち、第２の保護絶縁膜２４）の下方に配置されている。また、リング用金属配線２０Ａのバリアメタル膜は、例えば窒化タンタル膜（ＴａＮ膜）からなる。
コンタクト用金属配線２０Ｂは、図２及び図３に示すように、リング用金属配線２０Ａに囲まれた内側領域１８Ｉに形成され、リング用金属配線２０Ａと離間して設けられている。ここで、内側領域１８Ｉとは、図３に示すように、層間絶縁膜１８のうちリング用金属配線２０Ａに囲まれた領域をいう。また、コンタクト用金属配線２０Ｂは、その全上面が第１の開口部２１ａ内に露出され、第１の開口部２１ａの側面と底面との間の角部（以下、「底面側角部」と称す）と離間している。即ち、コンタクト用金属配線２０Ｂは、その全上面がバリアメタル膜２２のうち第１の開口部２１ａの底面に形成された部分と接している。また、コンタクト用金属配線２０Ｂのバリアメタル膜は、例えば窒化タンタル膜（ＴａＮ膜）からなる。
ここで、コンタクト用金属配線２０Ｂの配置は、次の位置に配置されることが好ましい。即ち、図２に示すように、リング用金属配線２０Ａのうちコンタクト用金属配線２０Ｂの延びる方向Ｐと垂直な方向Ｖに沿って対向する部分を、「第１配線部２０Ａ１」及び「第２配線部２０Ａ２」とし、第１配線部２０Ａ１と第２配線部２０Ａ２との間の領域を２分の１に区画する区画線の位置を、「中央位置Ｃ」とした場合、コンタクト用金属配線２０Ｂは、中央位置Ｃと第１配線部２０Ａ１との間で、且つ、中央位置Ｃよりも第１配線部２０Ａ１に近い位置に配置されていることが好ましい。言い換えれば、コンタクト用金属配線２０Ｂは、中央位置Ｃと第２配線部２０Ａ２との間には配置されていないことが好ましい。
リング用金属配線２０Ａ及びコンタクト用金属配線２０Ｂは、銅又は銅合金（例えば、銅を主成分としてアルミニウムが微量に添加されたＣｕ−Ａｌ）からなる銅配線からなる。また、コンタクト用金属配線２０Ｂの配線幅（図３：Ｗ20B参照）は、リング用金属配線２０Ａの配線幅（図３：Ｗ20A参照）と同等、又はそれ以上の大きさを有する。例えば、リング用金属配線２０Ａの配線幅は０．１μｍ〜１０μｍで、コンタクト用金属配線２０Ｂの配線幅は５μｍ〜３０μｍである。
第１の保護絶縁膜２１は、シリコン窒化膜の単層膜、又はシリコン窒化膜及びＴＥＯＳ酸化膜の積層膜からなる。また、第１の開口部２１ａは、図２及び図３に示すように、コンタクト用金属配線２０Ｂ及び層間絶縁膜１８の上に、その内部にコンタクト用金属配線２０Ｂの全上面が露出するように形成され、第１の開口部２１ａは、その底面側角部がコンタクト用金属配線２０Ｂと離間して設けられている。即ち、第１の開口部２１ａは、その底面側角部に配線が存在することのないように設けられている。
金属パッド２３は、例えば、アルミニウム、又はアルミニウム合金（アルミニウム合金としては、例えば、アルミニウムを主成分としてシリコンが微量に添加されたＡｌ−Ｓｉ、アルミニウムを主成分として銅が微量に添加されたＡｌ−Ｃｕ、又はアルミニウムを主成分としてシリコン及び銅が微量に添加されたＡｌ−Ｓｉ−Ｃｕ）からなるアルミパッドからなる。ここで、金属パッド２３のうち第２の開口部２４ａ内に露出される領域は、例えば、プローブ検査時にプローブ針（前述の図１８(a)：２００参照）が当てられる領域、又は／及びワイヤボンド（前述の図１８(b)：３００参照）が接続される領域である。また、金属パッド２３下のバリアメタル膜２２は、例えばチタン膜及び窒化チタン膜の積層膜（Ｔｉ膜／ＴｉＮ膜）からなる。
第２の保護絶縁膜２４は、例えばシリコン窒化膜からなる。また、第２の開口部２４ａは、金属パッド２３上に形成され、リング用金属配線２０Ａに囲まれた内側領域１８Ｉの上方に配置されている。
ここで、第２の開口部２４ａ内に露出する金属パッド２３に当てるプローブ針、又は金属パッド２３に接続するワイヤボンドは、コンタクト用金属配線２０Ｂの側面位置Ｘ（図３参照）と第２の開口部２４ａの側面位置Ｙ（図３参照）との間に、側面位置Ｘよりも側面位置Ｙに近い位置に配置されることが好ましい。一方、コンタクト用金属配線２０Ｂは、既述の通り、中央位置Ｃと第１配線部２０Ａ１との間に、中央位置Ｃよりも第１配線部２０Ａ１に近い位置に配置されることが好ましい。簡単に言えば、コンタクト用金属配線２０Ｂは、第１配線部２０Ａ１側に配置される一方、ワイヤボンドは、第２配線部２０Ａ２側に配置されることが好ましい。このようにすると、ワイヤボンドを、その下方にコンタクト用金属配線２０Ｂが配置されることがないように、金属パッド２３上に設けることができる。
以下に、本発明の第１の実施形態に係る半導体装置における金属パッドを含む領域ｒｐ及び部分領域ｒｅの製造方法について、図３を参照しながら説明する。
例えば、ＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法により、半導体基板１０上に、層間絶縁膜１１、下地絶縁膜１２、及び層間絶縁膜１３を順次形成する。その後、例えば、フォトリソグラフィー及びエッチングにより、下地絶縁膜１２及び層間絶縁膜１３に配線溝を形成した後、スパッタ法により、層間絶縁膜１３上、並びに配線溝の底面及び側壁にバリアメタル膜を形成する。その後、例えば、スパッタ法により、バリアメタル膜上に、銅を含むシード膜を形成した後、電解めっき法により、シード膜上に銅を含む導電膜を形成する。その後、ＣＭＰ（Ｃhemical Ｍechanical Ｐlanarization）法により、導電膜、シード膜、及びバリアメタル膜のうち配線溝外に形成された部分を除去する。このようにして、配線溝内に、バリアメタル膜（図示せず）を介して金属配線１４Ａ，１４Ｂを形成する。このとき、素子形成領域の部分領域ｒｅにおいて、信号用配線溝内に、バリアメタル膜（図示せず）を介して信号配線１４ｒｅを形成する。
次に、例えば、ＣＶＤ法により、層間絶縁膜１３上に、下地絶縁膜１５、層間絶縁膜１６、下地絶縁膜１７、及び層間絶縁膜１８を順次形成する。その後、フォトリソグラフィー及びエッチングにより、層間絶縁膜１８、下地絶縁膜１７、層間絶縁膜１６、及び下地絶縁膜１５を貫通するホールを形成し、下地絶縁膜１５及び層間絶縁膜１６にビアホールを形成した後、フォトリソグラフィー及びエッチングにより、下地絶縁膜１７及び層間絶縁膜１８に、ビアホールと連通するコンタクト用配線溝を形成すると共に、下地絶縁膜１７及び層間絶縁膜１８にリング用配線溝を形成する。又はフォトリソグラフィー及びエッチングにより、下地絶縁膜１７及び層間絶縁膜１８に、コンタクト用配線溝及びリング用配線溝を形成した後、フォトリソグラフィー及びエッチングにより、コンタクト用配線溝内に露出する層間絶縁膜１６及び下地絶縁膜１５を貫通し、コンタクト用配線溝と連通するビアホールを形成しても良い。このとき、素子形成領域の部分領域ｒｅにおいて、信号用配線溝及び該信号用配線溝と連通するビアホールを形成する。
次に、例えば、スパッタ法により、層間絶縁膜１８上、ビアホールの底面及び側壁、コンタクト用配線溝の底面及び側壁、並びにリング用配線溝の底面及び側壁に、バリアメタル膜を形成する。その後、例えば、スパッタ法により、バリアメタル膜上に、銅（Ｃｕ）を含むシード膜を形成した後、電解めっき法により、シード膜上に、銅（Ｃｕ）を含む導電膜を形成する。その後、ＣＭＰ法により、導電膜、シード膜、及びバリアメタル膜のうち、コンタクト用配線溝及びリング用配線溝外に形成された部分を除去する。このようにして、ビアホール内に、バリアメタル膜（図示せず）を介してビアプラグ１９を形成すると共に、コンタクト用配線溝内に、バリアメタル膜（図示せず）を介してビアプラグ１９と連接するコンタクト用金属配線２０Ｂを形成する。それと共に、リング用配線溝内に、バリアメタル膜（図示せず）を介してリング用金属配線２０Ａを形成する。このとき、素子形成領域の部分領域ｒｅにおいて、ビアホール内に、バリアメタル膜（図示せず）を介してビアプラグ１９ｒｅを形成すると共に、信号用配線溝内に、バリアメタル膜（図示せず）を介してビアプラグ１９ｒｅと連接する信号配線２０ｒｅを形成する。従って、ビアプラグ１９及びコンタクト用金属配線２０Ｂが一体化形成される一方、ビアプラグ１９ｒｅ及び信号配線２０ｒｅが一体化形成される。
次に、例えば、ＣＶＤ法により、層間絶縁膜１８上に、第１の保護絶縁膜２１を形成した後、フォトリソグラフィー及びエッチングにより、第１の保護絶縁膜２１に、コンタクト用金属配線２０Ｂの全上面を露出させる第１の開口部２１ａを形成する。その後、例えば、スパッタ法により、第１の保護絶縁膜２１上、並びに第１の開口部２１ａの底面及び側壁に、バリアメタル膜を形成した後、スパッタ法により、バリアメタル膜上に、アルミニウム（Ａｌ）を含む導電膜を形成する。その後、例えば、フォトリソグラフィー及びエッチングにより、導電膜、及びバリアメタル膜を順次パターニングして、第１の開口部２１ａ内及びその外側周辺部に位置する第１の保護絶縁膜２１上に、バリアメタル膜２２を介して、アルミパッドからなる金属パッド２３を形成する。
次に、例えば、ＣＶＤ法により、金属パッド２３上に、第２の保護絶縁膜２４を形成した後、フォトリソグラフィー及びエッチングにより、第２の保護絶縁膜２４に、金属パッド２３の一部上面を露出させる第２の開口部２４ａを形成する。
以上のようにして、本実施形態に係る半導体装置を製造することができる。
本実施形態によると、例えば、第２の開口部２４ａ内に露出する金属パッド２３にプローブ針を当てる、又は金属パッド２３にワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッド２３が削れてバリアメタル膜２２が割れ、金属パッド２３の削れ部分の下方に位置する層間絶縁膜１８にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線２０Ａにより、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線２０Ａに囲まれていない外側領域１８Ｏに拡散することを防止できる。ここで、外側領域１８Ｏとは、図３に示すように、層間絶縁膜１８のうちリング用金属配線２０Ａに囲まれていない領域をいう。
さらに、層間絶縁膜１８よりも耐湿性の高い下地絶縁膜１７により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜１７下の層間絶縁膜１６に拡散することを防止できる。
従って、側面がリング用金属配線２０Ａに囲まれ、底面が下地絶縁膜１７に囲まれた内側領域１８Ｉに水分を留めることができるため、従来のように金属パッド１１３の近傍の配線の信頼性が低下する（具体的には例えば、金属パッド１１３の近傍の素子形成領域に配置された配線に水分が到達し、配線のうち水分との接触部分が腐食されて断線する、又は配線と他の配線間に水分が拡散し、配線が他の配線とショートする）ことを防止できる（以下、「配線の信頼性低下の防止効果」と称す）。
加えて、図３に示すように、第１の開口部２１ａを、コンタクト用金属配線２０Ｂ及び層間絶縁膜１８の上に形成することにより、金属パッド２３のうち第１の保護絶縁膜２１の上面と第１の開口部２１ａの底面との間の段差部分に形成された段差部分Ｐｄを、コンタクト用金属配線２０Ｂと離間させることができる。これにより、例えば、ワイヤボンドを、その左側にコンタクト用金属配線２０Ｂが配置される一方、その右側に金属パッド２３の段差部分Ｐｄが配置されるように、金属パッド２３上に設けることができる。そのため、ワイヤボンドとコンタクト用金属配線２０Ｂ間を流れる電流が、金属パッド２３の段差部分Ｐｄ（言い換えれば、カバレッジの悪い部分、即ち、膜厚の薄い部分）を流れることはないため、金属パッド２３の段差部分Ｐｄが欠損することを防止し、金属パッド２３のエレクトロマイグレーション耐性を向上させることができる（以下、「金属パッド２３の欠損の防止効果」と称す）。
これに対し、従来では、第１の開口部１１１ａが、コンタクト用金属配線１１０上のみに形成されるため、例えば、図１８(b) に示すように、ワイヤボンド３００の左側にコンタクト用金属配線１１０が配置されると共に、ワイヤボンド３００の左側に金属パッド１１３の段差部分Ｐｄが配置されるため、ワイヤボンド３００とコンタクト用金属配線１１０間を流れる電流が、金属パッド１１３の段差部分Ｐｄを流れて、金属パッド１１３の段差部分Ｐｄが欠損する虞がある。
さらに、第１の開口部２１ａを、その内部にコンタクト用金属配線２０Ｂの全上面が露出するように形成することにより、第１の開口部２１ａの底面側角部を、コンタクト用金属配線２０Ｂと離間させることができる。そのため、コンタクト用金属配線２０Ｂは、その全上面がバリアメタル膜２２のうち第１の開口部２１ａの底面に形成された部分と接し、バリアメタル膜２２のうち第１の開口部２１ａの底面側角部に形成された角部部分Ｐｅと接することはない。そのため、バリアメタル膜２２の角部部分Ｐｅ（言い換えれば、カバレッジの悪い部分、即ち、膜厚の薄い部分）を通って、コンタクト用金属配線２０Ｂの金属が、金属パッド２３に析出することを防止できる。従って、金属パッド２３のうち金属析出領域が腐食することを防止できる。さらに、例えば、金属パッド２３のうち金属析出領域とワイヤボンドとの接続不良が発生することを防止できる（以下、「金属パッド２３への金属析出の防止効果」と称す）。
これに対し、従来では、図１７に示すように、第１の開口部１１１ａが、その内部にコンタクト用金属配線１１０の一部上面が露出するように形成されるため、コンタクト用金属配線１１０は、バリアメタル膜１１２の角部部分Ｐｅと接する。そのため、バリアメタル膜１１２の角部部分Ｐｅを通って、コンタクト用金属配線１１０の金属が、金属パッド１１３に析出する虞がある。
なお、言うまでもないが、第２の開口部２４ａを、リング用金属配線２０Ａに囲まれた内側領域１８Ｉの上方に配置する、言い換えれば、リング用金属配線２０Ａを、第２の開口部２４ａの外側に位置する領域（即ち、第２の保護絶縁膜２４）の下方に配置することにより、リング用金属配線２０Ａにより、層間絶縁膜１８のうち、クラックが発生する可能性の高い領域（即ち、金属パッド２３のうち第２の開口部２４ａ内に露出する領域の下方に位置する領域）を囲うことができる。言い換えれば、第２の開口部２４ａ内に露出する金属パッド２３に、例えばプローブ針を当てる、又はワイヤボンドを接続する際に、層間絶縁膜１８にクラックが発生することがあっても、クラックを、リング用金属配線２０Ａに囲まれた内側領域１８Ｉに発生させることができる。
＜第１の実施形態の変形例１＞
以下に、本発明の第１の実施形態の変形例１に係る半導体装置について、図４及び図５を参照しながら説明する。図４は、本発明の第１の実施形態の変形例１に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図５は、本発明の第１の実施形態の変形例１に係る半導体装置の構成を示す断面図であり、具体的には、図４に示すV-V線における断面図である。なお、図４及び図５において、第１の実施形態における構成要素と同一の構成要素には、図２及び図３に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と相違する点について説明する。
本変形例と第１の実施形態との相違点は、以下に示す点である。
本変形例におけるコンタクト用金属配線２０Ｂａは、図４及び図５に示すように、その一部上面が第１の開口部２１ａ内に露出されている（言い換えれば、第１の開口部２１ａは、その内部にコンタクト用金属配線２０Ｂａの一部上面が露出するように形成されている）。これに対し、第１の実施形態におけるコンタクト用金属配線２０Ｂは、図２及び図３に示すように、その全上面が第１の開口部２１ａ内に露出されている。
このように、本変形例と第１の実施形態とでは、コンタクト用金属配線の配置位置が異なる。
本変形例によると、第１の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第１の実施形態と同様に、金属パッド２３の欠損の防止効果を発揮できる。
＜第１の実施形態の変形例２＞
以下に、本発明の第１の実施形態の変形例２に係る半導体装置について、図６を参照しながら説明する。図６は、本発明の第１の実施形態の変形例２に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図６において、第１の実施形態における構成要素と同一の構成要素には、図３に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第１の実施形態における構成要素に加えて、図６に示すように、リング用金属配線２０Ａの下方に位置する層間絶縁膜１３及び下地絶縁膜１２を貫通して設けられ電源配線（図示せず）と連接する接続用金属配線１４ｂと、層間絶縁膜１６及び下地絶縁膜１５を貫通して設けられたビアプラグ１９ｂとをさらに備えている。リング用金属配線２０Ａは、ビアプラグ１９ｂを介して、電源配線と連接する接続用金属配線１４ｂと接続している。ここで、接続用金属配線１４ｂは、デバイスチップ（図１：Ｄ参照）の素子形成領域（図１：Ｒｅ参照）に形成された電源配線に連接し、素子形成領域からパッド配置領域（図１：Ｒｐ参照）まで引き延ばして形成された配線である。なお、接続用金属配線１４ｂは、銅を含む導電膜からなり、金属配線１４Ａ，１４Ｂの形成と同時に、配線溝内にバリアメタル膜を介して形成される。また、ビアプラグ１９ｂは、銅を含む導電膜からなり、ビアプラグ１９の形成と同時に、ビアホール内にバリアメタル膜を介して形成され、且つリング用金属配線２０Ａと一体化形成される。
このように、本変形例における特徴点は、リング用金属配線２０Ａが、電源配線と電気的に接続し、リング用金属配線２０Ａの電位が電源電位に固定されている点である。
本変形例によると、第１の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第１の実施形態と同様に、金属パッド２３の欠損の防止効果を発揮できる。さらに、第１の実施形態と同様に、金属パッド２３への金属析出の防止効果を発揮できる。
加えて、リング用金属配線２０Ａの電位が一定電位（詳細には電源電位）に固定されることにより、リング用金属配線２０Ａの電位の変動によって、金属パッド２３に対しノイズが発生することを抑制できる。
さらに、リング用金属配線２０Ａの固定電位が電源電位であるため、リング用金属配線２０Ａにより、金属パッド２３をシールドし、金属パッド２３のノイズが、金属パッド２３と隣り合う他の金属パッド、及び金属パッド２３の周囲に配置される配線に伝播することを抑制できる。
＜第１の実施形態の変形例３＞
以下に、本発明の第１の実施形態の変形例３に係る半導体装置について、図７を参照しながら説明する。図７は、本発明の第１の実施形態の変形例３に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図７において、第１の実施形態における構成要素と同一の構成要素には、図３に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第１の実施形態における構成要素に加えて、図７に示すように、層間絶縁膜１８及び下地絶縁膜１７を貫通して設けられ、リング用金属配線２０Ａとコンタクト用金属配線２０Ｂ間を連接する接続用金属配線２０ｃをさらに備えている。リング用金属配線２０Ａは、接続用金属配線２０ｃにより、金属パッド２３と電気的に接続している。ここで、接続用金属配線２０ｃは、リング用金属配線２０Ａとコンタクト用金属配線２０Ｂとが対向する領域のうちの間隔の狭い領域の一部分に設けられる。なお、接続用金属配線２０ｃは、銅を含む導電膜からなり、リング用金属配線２０Ａ及びコンタクト用金属配線２０Ｂの形成と同時に、配線溝内にバリアメタル膜を介して形成される。
このように、本変形例における特徴点は、リング用金属配線２０Ａが、金属パッド２３と電気的に接続し、リング用金属配線２０Ａの電位が金属パッド２３の電位に固定されている点である。
本変形例によると、第１の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第１の実施形態と同様に、金属パッド２３の欠損の防止効果を発揮できる。
加えて、リング用金属配線２０Ａの電位が一定電位（詳細には金属パッド２３の電位）に固定されることにより、リング用金属配線２０Ａの電位の変動によって、金属パッド２３に対しノイズが発生することを抑制できる。
＜第１の実施形態の変形例４＞
以下に、本発明の第１の実施形態の変形例４に係る半導体装置について、図８を参照しながら説明する。図８は、本発明の第１の実施形態の変形例４に係る半導体装置の構成を示す断面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す断面図である。なお、図８において、第１の実施形態における構成要素と同一の構成要素には、図３に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態と相違する点について説明する。
本変形例に係る半導体装置は、第１の実施形態における構成要素に加えて、図８に示すように、層間絶縁膜１３及び下地絶縁膜１２を貫通して設けられ、金属配線１４Ｂと連接する接続用金属配線１４ｄと、層間絶縁膜１６及び下地絶縁膜１５を貫通して設けられたビアプラグ１９ｄとをさらに備えている。リング用金属配線２０Ａは、ビアプラグ１９ｄを介して、金属配線１４Ｂと連接する接続用金属配線１４ｄと接続している。即ち、リング用金属配線２０Ａは、ビアプラグ１９ｄ及び接続用金属配線１４ｄにより、金属パッド２３と電気的に接続する金属配線１４Ｂと接続している。なお、接続用金属配線１４ｄは、銅を含む導電膜からなり、金属配線１４Ａ，１４Ｂの形成と同時に、配線溝内にバリアメタル膜を介して形成され、且つ金属配線１４Ｂと一体化形成される。また、ビアプラグ１９ｄは、銅を含む導電膜からなり、ビアプラグ１９の形成と同時に、ビアホール内にバリアメタル膜を介して形成され、且つリング用金属配線２０Ａと一体化形成される。
このように、本変形例における特徴点は、リング用金属配線２０Ａが、金属パッド２３と電気的に接続し、リング用金属配線２０Ａの電位が金属パッド２３の電位に固定されている点である。
ここで、本変形例と第１の実施形態の変形例３との相違点は、次に示す点である。本変形例では、図８に示すように、金属配線１４Ｂと連接する接続用金属配線１４ｄを設け、ビアプラグ１９ｄを介して、リング用金属配線２０Ａを接続用金属配線１４ｄと接続させることにより、リング用金属配線２０Ａを金属パッド２３と電気的に接続させる。これに対し、第１の実施形態の変形例３では、コンタクト用金属配線２０Ｂとリング用金属配線２０Ａ間を連接する接続用金属配線２０ｃを設けることにより、リング用金属配線２０Ａを金属パッド２３と電気的に接続させる。このように、本変形例と第１の実施形態の変形例３とでは、リング用金属配線２０Ａを金属パッド２３と電気的に接続させる構成が異なる。
本変形例によると、第１の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。加えて、第１の実施形態と同様に、金属パッド２３の欠損の防止効果を発揮できる。さらに、第１の実施形態と同様に、金属パッド２３への金属析出の防止効果を発揮できる。
加えて、第１の実施形態の変形例３と同様に、リング用金属配線２０Ａの電位の変動によって、金属パッド２３に対しノイズが発生することを抑制できる。
＜第１の実施形態の変形例５＞
以下に、本発明の第１の実施形態の変形例５に係る半導体装置について、図９(a) 及び(b) を参照しながら説明する。図９(a) は、本発明の第１の実施形態の変形例５に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置におけるデバイスチップの構成を示す平面図である。なお、図９(a) において、第１の実施形態における構成要素と同一の構成要素には、図１に示す符号と同一の符号を付す。図９(b) は、本発明の第１の実施形態の変形例５に係る半導体装置の構成を示す平面図であり、具体的には、図９(a) に示す複数の金属パッドを含む領域ｒｐｐの構成を示す拡大平面図である。
図９(a) 及び(b) に示すように、パッド配置領域Ｒｐには、例えば、パッド配置領域Ｒｐの延びる方向（言い換えれば、コンタクト用金属配線２０Ｂの延びる方向Ｐと垂直な方向Ｖ）に沿って、金属パッド２３が２列に配置されている。ここで、図９(b) から判るように、図９(b) 中に代表して図示された５コの金属パッド２３のうち、１コの金属パッド２３を含む領域の平面構成は、第１の実施形態における図２に示す構成と同様である。
このように、本変形例は、第１の実施形態における金属パッド２３のレイアウトの一例を示す例である。
本変形例によると、第１の実施形態と同様の効果（即ち、配線の信頼性低下の防止効果、金属パッド２３の欠損の防止効果、及び金属パッド２３への金属析出の防止効果）を発揮できる。
なお、本変形例では、パッド配置領域Ｒｐに、図９(b) に示すように、金属パッド２３が、コンタクト用金属配線２０Ｂの延びる方向Ｐと垂直な方向Ｖに沿って、２列に配置されている場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
また、本変形例では、１コの金属パッド２３を含む領域の平面構成が、図９(b) に示すように、第１の実施形態における図２に示す構成と同様の場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、第１の実施形態の変形例１における図４に示す構成と同様の場合でもよい。
また、本変形例では、図９(b) に示すように、５コの金属パッド２３の各々の下方にリング用金属配線２０Ａを設ける場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、５コの金属パッドのうち選択された金属パッドの下方のみにリング用金属配線を設けてもよい。
＜第１の実施形態の変形例６＞
以下に、本発明の第１の実施形態の変形例６に係る半導体装置について、図１０を参照しながら説明する。図１０は、本発明の第１の実施形態の変形例６に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。図１０において、第１の実施形態の変形例５における構成要素と同一の構成要素には、図９(b) に示す符号と同一の符号を付す。従って、本変形例では、第１の実施形態の変形例５と相違する点について説明する。
ここで、本変形例と第１の実施形態の変形例５との相違点は、以下に示す点である。
本変形例では、図１０に示すように、コンタクト用金属配線２０Ｂが延びる方向Ｐと垂直な方向Ｖに沿って隣接するリング用金属配線２０Ａ同士は、共通配線部２０Ａｖにより共通化されている。また、コンタクト用金属配線２０Ｂが延びる方向Ｐに沿って隣接するリング用金属配線２０Ａ同士は、共通配線部２０Ａｐにより共通化されている。
これに対し、第１の実施形態の変形例５では、図９(b) に示すように、コンタクト用金属配線２０Ｂが延びる方向Ｐと垂直な方向Ｖに沿って隣り合うリング用金属配線２０Ａ同士は、間隔Ｗｖを空けて個別化されている。また、コンタクト用金属配線２０Ｂが延びる方向Ｐに沿って隣り合うリング用金属配線２０Ａ同士は、間隔Ｗｐを空けて個別化されている。
本変形例によると、第１の実施形態の変形例５と同様の効果を発揮できる。
加えて、本変形例によると、デバイスチップＤに占めるリング用金属配線２０Ａの割合を、第１の実施形態の変形例５に比べて、小さくすることができるため、デバイスチップＤを縮小化することができる。
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置について、図１１及び図１２を参照しながら説明する。図１１は、本発明の第２の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図１２は、本発明の第２の実施形態に係る半導体装置の構成を示す断面図であり、具体的には、図１１に示すXII-XII線における断面図である。なお、図１１及び図１２において、第１の実施形態における構成要素と同一の構成要素には、図２及び図３に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態と相違する点について主に説明し、第１の実施形態と共通する点については説明を適宜省略する。
本実施形態では、図１１及び図１２に示すように、リング用金属配線２０Ａが、第１の実施形態と同様に、下地絶縁膜１７及び層間絶縁膜１８のうち、金属パッド２３の下方に位置する領域にリング状に設けられている。また、第２の開口部２４ａが、第１の実施形態と同様に、リング用金属配線２０Ａに囲まれた内側領域１８Ｉの上方に配置されている。また、コンタクト用金属配線２０Ｂは、第１の実施形態と同様に、リング用金属配線２０Ａに囲まれた内側領域１８Ｉに形成され、リング用金属配線２０Ａと離間して設けられている。ここで、コンタクト用金属配線２０Ｂの配置位置は、第１の実施形態と同様に、中央位置Ｃと第１配線部２０Ａ１との間で、且つ、中央位置Ｃよりも第１配線部２０Ａに近い位置であることが好ましい。
ここで、本実施形態と第１の実施形態との相違点は、以下に示す点である。
本実施形態における第１の開口部２１ａｅは、図１１及び図１２に示すように、コンタクト用金属配線２０Ｂ上のみに形成されている。これに対し、第１の実施形態における第１の開口部２１ａは、図３に示すように、コンタクト用金属配線２０Ｂ及び層間絶縁膜１８の上に形成されている。言い換えれば、本実施形態における金属パッド２３のコンタクト部２３Ｃｅは、その全下面がバリアメタル膜２２を介してコンタクト用金属配線２０Ｂと接している。これに対し、第１の実施形態における金属パッド２３のコンタクト部２３Ｃは、その一部下面がバリアメタル膜２２を介してコンタクト用金属配線２０Ｂと接している。
このように、本実施形態と第１の実施形態とは、金属パッド２３のコンタクト部と、コンタクト用金属配線２０Ｂとが接続する構成が異なる。
本実施形態によると、例えば、第２の開口部２４ａ内に露出する金属パッド２３にプローブ針を当てる、又は金属パッド２３にワイヤボンドを接続する際に、プローブ針又はワイヤボンドにより、金属パッド２３が削れてバリアメタル膜２２が割れ、金属パッド２３の削れ部分の下方に位置する第１の保護絶縁膜２１及び層間絶縁膜１８にクラックが発生し、クラック内に水分が進入することがあっても、リング用金属配線２０Ａにより、クラック内に進入した水分のうち特に横方向に拡散する水分が、リング用金属配線２０Ａに囲まれていない外側領域１８Ｏに拡散することを防止できる。
さらに、層間絶縁膜１８よりも耐湿性の高い下地絶縁膜１７により、クラック内に進入した水分のうち特に下方向に拡散する水分が、下地絶縁膜１７下の層間絶縁膜１６に拡散することを防止できる。
従って、側面がリング用金属配線２０Ａに囲まれ、底面が下地絶縁膜１７に囲まれた内側領域１８Ｉに水分を留めることができるため、金属パッド２３の近傍の配線の信頼性が低下することを防止できる。即ち、第１の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。
＜第２の実施形態の変形例＞
以下に、本発明の第２の実施形態の変形例に係る半導体装置について、図１３及び図１４を参照しながら説明する。図１３は、本発明の第２の実施形態の変形例に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における金属パッドを含む領域の構成を示す平面図である。図１４は、本発明の第２の実施形態の変形例に係る半導体装置の構成を示す断面図であり、具体的には、図１３に示すXIV-XIV線における断面図である。なお、図１３及び図１４において、第２の実施形態における構成要素と同一の構成要素には、図１１及び図１２に示す符号と同一の符号を付す。従って、本変形例では、第２の実施形態と相違する点について主に説明し、第２の実施形態と共通する点については説明を適宜省略する。
本変形例では、図１３及び図１４に示すように、リング用金属配線２０Ａが、第２の実施形態と同様に、下地絶縁膜１７及び層間絶縁膜１８のうち金属パッド２３の下方に位置する領域にリング状に設けられている。また、第２の開口部２４ａは、第２の実施形態と同様に、リング用金属配線２０Ａに囲まれた内側領域１８Ｉの上方に配置されている。
ここで、本変形例と第２の実施形態との相違点は、以下に示す点である。
本変形例におけるコンタクト用金属配線２０Ｂｆは、図１３及び図１４に示すように、リング用金属配線２０Ａに囲まれていない外側領域１８Ｏに形成され、リング用金属配線２０Ａと離間して設けられている。これに対し、第２の実施形態におけるコンタクト用金属配線２０Ｂは、図１１及び図１２に示すように、リング用金属配線２０Ａに囲まれた内側領域１８Ｉに形成され、リング用金属配線２０Ａと離間して設けられている。
なお、本変形例では、第１の開口部２１ａｆが、第２の実施形態と同様に、コンタクト用金属配線２０Ｂｆ上のみに形成されている。言い換えれば、金属パッド２３のコンタクト部２３Ｃｆは、その全下面がバリアメタル膜２２を介してコンタクト用金属配線２０Ｂｆと接している。
このように、本変形例と第２の実施形態とでは、コンタクト用金属配線の配置位置が異なる。
本変形例によると、第２の実施形態と同様に、配線の信頼性低下の防止効果を発揮できる。
なお、第１の実施形態及びその変形例１〜６、並びに第２の実施形態及びその変形例では、本発明の目的を効果的に達成するために、リング用金属配線２０Ａの全てを、第２の保護絶縁膜２４（即ち、第２の開口部２４ａの外側に位置する領域）の下方に配置させる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、リング用金属配線の一部のみを、第２の保護絶縁膜の下方に配置させても、本発明の目的を達成することは可能である。
また、第１の実施形態及びその変形例１〜６、並びに第２の実施形態及びその変形例では、リング用金属配線２０Ａの平面形状が、金属パッド２３の周縁に沿う形状（即ち、方形状）の場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、例えば、円形、楕円形、又は多角形状でもよい。
また、第１の実施形態及びその変形例１〜６、並びに第２の実施形態及びその変形例では、層間絶縁膜１８にクラックを発生させる具体例として、プローブ検査時に金属パッド２３に当てるプローブ針、及び金属パッド２３に接続するワイヤボンドを例に挙げて説明したが、本発明はこれに限定されるものではない。
また、第１の実施形態及びその変形例１〜６、並びに第２の実施形態及びその変形例では、金属パッド２３上に、第２の保護絶縁膜２４を形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではなく、金属パッド上に、第２の保護絶縁膜を形成しなくてもよい。
また、第１の実施形態及びその変形例１〜６、並びに第２の実施形態及びその変形例では、リング用金属配線２０Ａの他に、下地絶縁膜１５及び層間絶縁膜１６のうち金属パッド２３の下方に位置する領域に、リング用金属配線をさらに設けてもよい。この場合、仮に層間絶縁膜１６にクラックが発生し、クラック内に水分が進入することがあっても、層間絶縁膜１６のうちリング用金属配線に囲まれた領域内に水分を留めて、該領域外に水分が拡散することを防止できる。
（その他の実施形態）
以下に、本発明のその他の実施形態に係る半導体装置について、図１５を参照しながら説明する。図１５は、本発明のその他の実施形態に係る半導体装置の構成を示す平面図であり、具体的には、半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。なお、図１５において、第１の実施形態の変形例５における構成要素と同一の構成要素には、図９(b) に示す符号と同一の符号を付す。従って、本実施形態では、第１の実施形態の変形例５と相違する点について説明する。
本実施形態では、１コのリング用金属配線２０Ｘが、図１５に示すように、５コの金属パッド２３群を囲うように設けられている。これに対し、第１の実施形態の変形例５では、５コのリング用金属配線２０Ａが、図９(b) に示すように、５コの金属パッド２３の各々の下方に設けられ、５コの金属パッド２３の各々を囲うように設けられている。即ち、本実施形態におけるリング用金属配線２０Ｘの囲う範囲は、図１５に示すように、５コの金属パッド２３群を含む範囲である。これに対し、第１の実施形態の変形例５におけるリング用金属配線２０Ａの囲う範囲は、１コの金属パッド２３を含む範囲である。
このように、本実施形態と第１の実施形態の変形例５とは、リング用金属配線の囲う範囲が異なる。
ここで、コンタクト用金属配線２０Ｂの延びる方向Ｐと垂直な方向Ｖに沿って隣り合うリング用金属配線２０Ｘ同士は、図１５に示すように、共通配線部２０Ｘｖにより共通化されている。また、図１５から判るように、図１５に示す構成から１コのリング用金属配線２０Ｘを除いた構成は、第１の実施形態の変形例５における図９(b) に示す構成から５コのリング用金属配線２０Ａを除いた構成と同様である。
なお、本実施形態では、リング用金属配線２０Ｘが囲う金属パッド２３群の個数が５コの場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
本発明は、金属パッドの近傍の配線の信頼性が低下することを防止できるため、金属パッドを備えた半導体装置に有用である。
本発明の第１の実施形態に係る半導体装置におけるデバイスチップの構成を示す平面図である。 (a) は、本発明の第１の実施形態に係る半導体装置における金属パッドを含む領域の構成を示す平面図であり、(b) は、断面図であり、図２(a) に示す平面構成と断面構成との対応関係を示す図である。 本発明の第１の実施形態に係る半導体装置における金属パッドを含む領域の構成を右側に示す一方、素子形成領域の部分領域の構成を左側に示す断面図である。 本発明の第１の実施形態の変形例１に係る半導体装置における金属パッドを含む領域の構成を示す平面図である。 本発明の第１の実施形態の変形例１に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 本発明の第１の実施形態の変形例２に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 本発明の第１の実施形態の変形例３に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 本発明の第１の実施形態の変形例４に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 (a) は、本発明の第１の実施形態の変形例５に係る半導体装置におけるデバイスチップの構成を示す平面図であり、(b) は、本発明の第１の実施形態の変形例５に係る半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。 本発明の第１の実施形態の変形例６に係る半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。 本発明の第２の実施形態に係る半導体装置における金属パッドを含む領域の構成を示す平面図である。 本発明の第２の実施形態に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 本発明の第２の実施形態の変形例に係る半導体装置における金属パッドを含む領域の構成を示す平面図である。 本発明の第２の実施形態の変形例に係る半導体装置における金属パッドを含む領域の構成を示す断面図である。 本発明のその他の実施形態に係る半導体装置における複数の金属パッドを含む領域の構成を示す平面図である。 従来の半導体装置の構成を示す平面図である。 従来の半導体装置の構成を示す断面図である。 (a) は、金属パッドに当てるプローブ針を示す断面図であり、(b) は、金属パッドに接続するワイヤボンドを示す断面図である。
符号の説明
Ｄ デバイスチップ
Ｒｅ 素子形成領域
Ｒｐ パッド配置領域
ｒｐ 金属パッドを含む領域
ｒｐｐ 複数の金属パッドを含む領域
１０ 半導体基板
１１，１３，１６，１８ 層間絶縁膜
１２，１５，１７ 下地絶縁膜
１４Ａ，１４Ｂ 金属配線
１４ｒｅ 信号配線
１４ｂ，１４ｄ 接続用金属配線
１９ ビアプラグ
１９ｒｅ ビアプラグ
１９ｂ，１９ｄ ビアプラグ
２０Ａ リング用金属配線
２０Ａ１ 第１配線部
２０Ａ２ 第２配線部
２０Ａｖ，２０Ａｐ 共通配線部
２０Ｂ，２０Ｂａ，２０Ｂｆ コンタクト用金属配線
２０ｒｅ 信号配線
２０ｃ 接続用金属配線
２０Ｘ リング用金属配線
２０Ｘｖ 共通配線部
２１ 第１の保護絶縁膜
２１ａ，２１ａｅ，２１ａｆ 第１の開口部
２２ バリアメタル膜
２３ 金属パッド
２３Ｃ，２３Ｃｅ，２３Ｃｆ コンタクト部
２４ 第２の保護絶縁膜
２４ａ 第２の開口部
１８Ｉ 内側領域
１８Ｏ 外側領域
Ｐｄ 段差部分
Ｐｅ 角部部分
Ｃ 中央位置
Ｘ，Ｙ 側面位置
Ｗ20A，Ｗ20B 配線幅
Ｐ，Ｖ 方向
Ｗｖ，Ｗｐ 間隔

Claims (15)

  1. 半導体基板上に形成された層間絶縁膜と、
    前記層間絶縁膜を貫通して設けられたリング用金属配線と、
    前記層間絶縁膜を貫通して設けられたコンタクト用金属配線と、
    前記層間絶縁膜上及び前記リング用金属配線の全上面上に形成された第１の保護絶縁膜と、
    前記第１の保護絶縁膜上に形成された金属パッドとを備え、
    前記リング用金属配線は、前記層間絶縁膜のうち前記金属パッドの下方に位置する領域にリング状に設けられており、
    前記金属パッドは、前記第１の保護絶縁膜に形成された第１の開口部を通じて前記コンタクト用金属配線に接続されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記層間絶縁膜下に形成された下地絶縁膜をさらに備え、
    前記下地絶縁膜は、前記層間絶縁膜に比べて耐湿性が高いことを特徴とする半導体装置。
  3. 請求項２に記載の半導体装置において、
    前記下地絶縁膜は、窒化物絶縁膜からなることを特徴とする半導体装置。
  4. 請求項１〜３のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線の配線幅は、前記リング用金属配線の配線幅と同等、又はそれ以上の大きさを有することを特徴とする半導体装置。
  5. 請求項１〜４のうちいずれか１項に記載の半導体装置において、
    前記金属パッド上に形成された第２の保護絶縁膜をさらに備え、
    前記第２の保護絶縁膜に形成された第２の開口部は、前記金属パッド上に形成され、且つ、前記リング用金属配線に囲まれた内側領域の上方に配置されていることを特徴とする半導体装置。
  6. 請求項１〜５のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線及び前記リング用金属配線は、銅配線からなることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１項に記載の半導体装置において、
    前記金属パッドは、アルミパッドからなることを特徴とする半導体装置。
  8. 請求項１〜７のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線は、前記リング用金属配線のうち対向する第１配線部と第２配線部との間の中央位置と前記第１配線部との間で、且つ、前記中央位置よりも前記第１配線部に近い位置に配置されており、前記中央位置と前記第２配線部との間には配置されていないことを特徴とする半導体装置。
  9. 請求項１〜８のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線は、前記リング用金属配線に囲まれた内側領域に、前記リング用金属配線から離間して設けられており、
    前記第１の開口部は、前記コンタクト用金属配線及び前記層間絶縁膜の上に形成されていることを特徴とする半導体装置。
  10. 請求項９に記載の半導体装置において、
    前記第１の開口部は、その内部に前記コンタクト用金属配線の全上面が露出するように形成されていることを特徴とする半導体装置。
  11. 請求項９に記載の半導体装置において、
    前記第１の開口部は、その内部に前記コンタクト用金属配線の一部上面が露出するように形成されていることを特徴とする半導体装置。
  12. 請求項１〜８のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線は、前記リング用金属配線に囲まれた内側領域に、前記リング用金属配線から離間して設けられており、
    前記第１の開口部は、前記コンタクト用金属配線上のみに形成されていることを特徴とする半導体装置。
  13. 請求項１〜７のうちいずれか１項に記載の半導体装置において、
    前記コンタクト用金属配線は、前記リング用金属配線に囲まれていない外側領域に、前記リング用金属配線から離間して設けられており、
    前記第１の開口部は、前記コンタクト用金属配線上のみに形成されていることを特徴とする半導体装置。
  14. 請求項１〜１３のうちいずれか１項に記載の半導体装置において、
    前記リング用金属配線は、電源配線に接続されていることを特徴とする半導体装置。
  15. 請求項１〜１３のうちいずれか１項に記載の半導体装置において、
    前記リング用金属配線は、前記金属パッドに接続されていることを特徴とする半導体装置。
JP2008263599A 2008-10-10 2008-10-10 半導体装置 Pending JP2010093163A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008263599A JP2010093163A (ja) 2008-10-10 2008-10-10 半導体装置
PCT/JP2009/003510 WO2010041365A1 (ja) 2008-10-10 2009-07-24 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008263599A JP2010093163A (ja) 2008-10-10 2008-10-10 半導体装置

Publications (1)

Publication Number Publication Date
JP2010093163A true JP2010093163A (ja) 2010-04-22

Family

ID=42100327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008263599A Pending JP2010093163A (ja) 2008-10-10 2008-10-10 半導体装置

Country Status (2)

Country Link
JP (1) JP2010093163A (ja)
WO (1) WO2010041365A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996354A1 (fr) * 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2020131502A (ja) * 2019-02-15 2020-08-31 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017084944A (ja) * 2015-10-27 2017-05-18 株式会社デンソー 半導体装置
JP6846687B2 (ja) * 2017-09-12 2021-03-24 パナソニックＩｐマネジメント株式会社 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE10337569B4 (de) * 2003-08-14 2008-12-11 Infineon Technologies Ag Integrierte Anschlussanordnung und Herstellungsverfahren
JP4528035B2 (ja) * 2004-06-18 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
JP2007335429A (ja) * 2006-06-12 2007-12-27 Toshiba Corp 半導体装置
JP5111878B2 (ja) * 2007-01-31 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2996354A1 (fr) * 2012-10-01 2014-04-04 St Microelectronics Crolles 2 Dispositif semiconducteur comprenant une structure d'arret de fissure
US8981551B2 (en) 2012-10-01 2015-03-17 Stmicroelectronics (Crolles 2) Sas Semiconductor device comprising a crack stop structure
JP2014123611A (ja) * 2012-12-20 2014-07-03 Denso Corp 半導体装置
JP2020131502A (ja) * 2019-02-15 2020-08-31 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
JP7263039B2 (ja) 2019-02-15 2023-04-24 キヤノン株式会社 液体吐出ヘッドおよび液体吐出ヘッドの製造方法
JP2020061580A (ja) * 2020-01-16 2020-04-16 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
WO2010041365A1 (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
US10665557B2 (en) Semiconductor device
JP4502173B2 (ja) 半導体装置及びその製造方法
JP6040456B2 (ja) 半導体装置およびその製造方法
JP5622433B2 (ja) 半導体装置およびその製造方法
CN101740544B (zh) 半导体测试垫结构
JP4673557B2 (ja) 半導体装置およびその製造方法
JP4360881B2 (ja) 多層配線を含む半導体装置およびその製造方法
US20060145347A1 (en) Semiconductor device and method for fabricating the same
US10734336B2 (en) Semiconductor device and method for manufacturing the same
US10504861B2 (en) Semiconductor device with over pad metal electrode and method for manufacturing the same
US20050280149A1 (en) Semiconductor device
JP2007019188A (ja) 半導体集積回路装置およびその製造方法
WO2010041365A1 (ja) 半導体装置
US8044482B2 (en) Semiconductor device
JP2011146563A (ja) 半導体装置
US11139199B2 (en) Semiconductor device
JP2009124042A (ja) 半導体装置
JP2007019128A (ja) 半導体装置
JP5214913B2 (ja) 半導体装置
JP2004022869A (ja) 半導体装置
JP2007173419A (ja) 半導体装置
JP5041088B2 (ja) 半導体装置
JP6173531B2 (ja) 半導体装置及びその製造方法
JP2006324388A (ja) 半導体装置およびその製造方法
JP2007242644A (ja) 半導体装置及びその製造方法