FR2996354A1 - Dispositif semiconducteur comprenant une structure d'arret de fissure - Google Patents

Dispositif semiconducteur comprenant une structure d'arret de fissure Download PDF

Info

Publication number
FR2996354A1
FR2996354A1 FR1259258A FR1259258A FR2996354A1 FR 2996354 A1 FR2996354 A1 FR 2996354A1 FR 1259258 A FR1259258 A FR 1259258A FR 1259258 A FR1259258 A FR 1259258A FR 2996354 A1 FR2996354 A1 FR 2996354A1
Authority
FR
France
Prior art keywords
arresting structure
semiconductor device
crack arresting
crack
range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR1259258A
Other languages
English (en)
Inventor
Philippe Delpech
Eric Sabouret
Sebastien Gallois-Garreignot
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1259258A priority Critical patent/FR2996354A1/fr
Priority to US14/032,618 priority patent/US8981551B2/en
Publication of FR2996354A1 publication Critical patent/FR2996354A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

La présente invention concerne un dispositif semiconducteur (2) comprenant au moins une plage (25) formée sur ou donnant sur une surface supérieure du dispositif, et une structure d'arrêt de fissure en métal (40) agencée au-dessous de la plage, épousant une enveloppe interne et une enveloppe externe configurées de sorte que la projection verticale du bord (25') de la plage est comprise entre les enveloppes interne et externe de la structure d'arrêt de fissure.

Description

DISPOSITIF SEMICONDUCTEUR COMPRENANT UNE STRUCTURE D'ARRÊT DE FISSURE La présente invention concerne les structures 5 d'encapsulation de semiconducteurs, en particulier une structure dite de sortance, où une série de petites « plages de contact de puce » disposées de manière aléatoire sont connectées à des plages de plus grandes dimensions, agencées en une matrice sur la puce, par 10 l'intermédiaire d'une couche de redistribution. La figure 1 illustre un dispositif semiconducteur 1 classique comprenant un substrat semiconducteur 10 à 15 l'intérieur duquel est formée (illustrée schématiquement en région active 20 pointillés). La des composants des transistors, une traits région active comprend généralement électroniques actifs et passifs tels que des résistances, des capacités, et autres composants similaires. Une structure d'interconnexion de premier niveau comprend une ou plusieurs couches diélectriques 11 20 formées au-dessus du substrat semiconducteur, et des lignes conductrices (pistes métalliques) 21 sont formées à l'intérieur de la/des couche(s) diélectrique(s) pour interconnecter des composants de la région active. La couche diélectrique supérieure 12 de la structure 25 d'interconnexion de premier niveau comprend des caractéristiques conductrices 22, connues communément sous le nom de « plages de contact de puce », et peut être en aluminium ou « alucap ». Une structure d'interconnexion de second niveau, 30 connue sous le nom de « couche de redistribution », comprend des couches diélectriques 13, 14 formées au-dessus de la couche 12, et comprenant respectivement des traverses conductrices 23 et des lignes conductrices 24, s'élargissant au niveau de leurs extrémités pour former 35 des plages supérieures 25. Les lignes conductrices 24 sont destinées à redistribuer des signaux électriques entre les plages de contact de puce 22 et les plages 25, communément agencées en une matrice sur le dispositif semiconducteur. La couche diélectrique 14 comprend une 5 ouverture 15 exposant la plage 25, de sorte qu'un couplage électrique peut être réalisé entre la plage et l'extérieur, par des moyens classiques tels que des billes de soudure. Pendant les essais, l'encapsulation et 10 l'utilisation, les plages 25 peuvent être soumises à des forces mécaniques, telles que des sondes, une liaison par pression, ainsi que des contraintes thermomécaniques, par exemple lors de la soudure du dispositif sur un boîtier. En particulier, les divers matériaux employés dans la 15 fabrication du dispositif semiconducteur, tels que les plages et couches diélectriques, présentent différentes propriétés mécaniques et coefficients d'expansion thermique. De ce fait, des fissures sont susceptibles d'apparaître aux interfaces entre les matériaux soumis à 20 la contrainte maximale, en particulier au niveau des bords des plages 25. Comme illustré, une fissure 30 peut apparaître au niveau d'un bord 25' de plage 25 et se propager à travers le corps du dispositif semiconducteur, et peut endommager les lignes conductrices 21 sous-25 jacentes, ou entrer dans la région active 20, donnant lieu à un défaut ou une défaillance du dispositif, telle qu'une connexion ouverte ou court-circuitée. Au fur et à mesure des progrès de la technologie, la dimension des caractéristiques 11, 21 de la première 30 structure d'interconnexion diminue et de nouveaux matériaux dotés de propriétés mécaniques médiocres sont introduits, qui rendent la structure d'interconnexion plus sensible aux fissures et autres défauts. En revanche, la dimension des plages 25 reste sensiblement 35 constante, de sorte que les plages 25 deviennent plus massives par rapport aux structures sous-jacentes, donnant lieu à une contrainte accrue entre les plages et les structures sous-jacentes, et à une plus forte probabilité de formation de fissure.
Il peut par conséquent être souhaité de fournir un dispositif semiconducteur protégé contre ces fissures. Des modes de réalisation de l'invention concernent un dispositif semiconducteur comprenant au moins une plage formée sur ou donnant sur une surface supérieure du 10 dispositif, et comprenant en outre une structure d'arrêt de fissure en métal agencée au-dessous de la plage, épousant une enveloppe interne et une enveloppe externe configurées de sorte que la projection verticale du bord de la plage est comprise entre les enveloppes interne et 15 externe de la structure d'arrêt de fissure. Selon un mode de réalisation, la plage est circulaire et la structure d'arrêt de fissure est annulaire. Selon un mode de réalisation, la partie supérieure 20 de la structure d'arrêt de fissure présente un diamètre intérieur et un diamètre extérieur qui tombent en dehors d'un angle de ±100 orienté vers le bas et partant du bord de la plage. Selon un mode de réalisation, la structure d'arrêt 25 de fissure présente un diamètre moyen égal au diamètre de la plage. Selon un mode de réalisation, le dispositif comprend une couche diélectrique ayant des éléments de connexion électrique, la structure d'arrêt de fissure 30 étant formée dans la couche diélectrique et réalisée dans le même matériau que les éléments de connexion. Selon un mode de réalisation, le matériau de la structure d'arrêt de fissure comprend du cuivre ou de l'aluminium.
Selon un mode de réalisation, la surface supérieure de la structure d'arrêt de fissure comprend des parois radiales afin d'éviter une propagation horizontale de fissures.
Selon un mode de réalisation, la structure d'arrêt de fissure présente des trous espacés le long de la projection du bord de la plage. Selon un mode de 'réalisation, la structure d'arrêt de fissure est divisée en secteurs réguliers.
Selon un mode de réalisation, une piste ou un motif conducteur traverse la structure d'arrêt de fissure. Des modes de réalisation de la présente invention font maintenant l'objet d'une description à titre non limitatif en relation avec les figures jointes, parmi lesquelles : - La figure 1, précédemment décrite, est une vue en coupe transversale d'un dispositif semiconducteur classique, - Les figures 2A et 2E sont respectivement des vues de dessus et en perspective d'une structure d'arrêt de 20 fissure selon un mode de réalisation de l'invention, - La figure 3 est une vue en coupe transversale d'un dispositif semiconducteur comprenant une structure d'arrêt de fissure l'invention, 25 - La figure 4 est une vue dispositif semiconducteur d'arrêt de fissure selon un un mode de réalisation de en coupe transversale d'un comprenant une structure autre mode de réalisation de selon l'invention, - La figure 5 est une vue en coupe transversale d'un 30 dispositif semiconducteur comprenant une structure d'arrêt de fissure selon un autre mode de réalisation de l'invention, - La figure 6 est une vue de dessus d'une structure d'arrêt de fissure selon un autre mode de réalisation de 35 l'invention, - La figure 7 est une vue de dessus d'une structure d'arrêt de fissure selon un autre mode de réalisation de l'invention, - La figure 8 est une vue de dessus d'une structure d'arrêt de fissure selon un autre mode de réalisation de l'invention, et - La figure 9 est une vue latérale d'une structure d'arrêt de fissure selon un autre mode de réalisation de l'invention. 10 Les figures 2A et 2E sont des vues de dessus et en perspective d'une structure d'arrêt de fissure 40 selon un mode de réalisation de l'invention. Les figures 2A et 2E illustrent également une ligne conductrice 24 et une plage 25. Par souci de clarté, les couches diélectriques 15 dans lesquelles sont formées la ligne conductrice, la plage et la structure d'arrêt de fissure ne sont pas représentées. Comme illustré à la figure 2A, la structure d'arrêt de fissure 40 est agencée au-dessous de la ligne 20 conductrice 24 et de la plage 25 (illustrées en transparence). La plage est souvent quasi-circulaire et présente un diamètre dO. En pratique, un polygone ayant un grand nombre de côtés (16 côtés ou plus) permet de se rapprocher de la forme circulaire. Afin de simplifier la 25 présente description, il est entendu que le terme « circulaire » couvre également ces polygones approchant le cercle. La structure d'arrêt de fissure 40 épouse une enveloppe interne 40-1 et une enveloppe externe 40-2, de 30 préférence toutes deux circulaires lorsque la plage est circulaire, formant une structure annulaire. L'enveloppe interne 40-1 présente un diamètre dl, et l'enveloppe externe 40-2 présente un diamètre d2. La structure d'arrêt de fissure 40 est configurée . de sorte que la 35 projection verticale du bord 25' de la plage est comprise entre les enveloppes interne et externe de la structure d'arrêt de fissure. Les diamètres dl, d2 sont par exemple choisis de sorte que le diamètre moyen de la structure annulaire est égal à dO. Les diamètres intérieur et 5 extérieur dl, d2 dépendent de la distance entre la plage et la structure d'arrêt de fissure. Dans un mode de réalisation préféré, tel qu'illustré à droite sur la figure 2B, les diamètres intérieur et extérieur, au niveau de la partie supérieure de la structure, tombent 10 en dehors d'un angle de ±100 orienté vers le bas commençant au niveau du bord de la plage. Comme illustré à la figure 2B, une fissure 30 apparaissant au niveau du bord 25' de la plage se propage vers le bas, mais rencontre la structure d'arrêt de 15 fissure 40. La structure d'arrêt de fissure bloque toute propagation supplémentaire vers le bas de la fissure. La fissure peut être déviée horizontalement, mais elle est alors moins susceptible d'endommager les couches situées au-dessous puisque la majeure partie de. son énergie est 20 dissipée par la bifurcation de la fissure ou la propagation horizontale. Le matériau utilisé pour la structure d'arrêt de fissure est de préférence résistant à la pénétration de fissure. Un matériau ductile peut être utilisé. Une telle 25 propriété évite la propagation de la fissure en cas de fracture cassante. Plus précisément, la plasticité du matériau accroît sensiblement la résistance à la croissance de la fissure et le phénomène de propagation apparaît davantage dans une interface cassante que dans 30 un matériau ductile. Ainsi, lorsque la pointe de la fissure atteint la structure d'arrêt de fissure, la propagation au niveau inférieur est stoppée et la fissure se poursuit le long de l'interface ou est bloquée. Des matériaux appropriés sont ainsi les métaux, en particulier ceux disponibles dans les dispositifs semiconducteurs (aluminium, cuivre). De préférence, la dimension des caractéristiques utilisée pour la structure d'arrêt de fissure est 5 approximativement la même que celle des structures sous-jacentes, de sorte que la structure d'arrêt de fissure n'apporte pas de contrainte supplémentaire. A cet effet, la section transversale de la structure d'arrêt de fissure peut être choisie égale à la section transversale 10 d'une piste métallique standard du premier niveau d'interconnexion. La figure 3 est une vue en coupe transversale d'un dispositif semiconducteur 2 comprenant une structure d'arrêt de fissure 40 selon un mode de réalisation de 15 l'invention. Le dispositif semiconducteur 2 comprend des éléments similaires à ceux du dispositif de la figure 1, désignés par des numéros de référence identiques. Ces éléments ne feront pas l'objet d'une nouvelle description. La structure d'arrêt de fissure 40 est 20 agencée dans la couche diélectrique 11 de sorte que la projection verticale (illustrée en traits pointillés) du bord 25' de la plage tombe à l'intérieur des périmètres définis par les enveloppes interne et externe de la structure d'arrêt de fissure 40. Dans le cas d'une 25 pluralité de couches 11 comprenant des lignes conductrices (pistes métalliques), la structure d'arrêt de fissure est de préférence agencée dans la couche supérieure de celles-ci. La figure 4 est une vue en coupe transversale d'un 30 dispositif semiconducteur 3 comprenant une structure d'arrêt de fissure 40, selon un autre mode de réalisation de l'invention. Le dispositif semiconducteur 3 diffère du dispositif semiconducteur 2 de la figure 3 en ce que la structure d'arrêt de fissure 40 est agencée dans la 35 couche diélectrique 12, une fois encore de sorte que la projection verticale du bord 25' de la plage tombe à l'intérieur des périmètres définis par les enveloppes interne et externe de la structure d'arrêt de fissure 40. La figure 5 est une vue en coupe transversale d'un 5 dispositif semiconducteur 4 comprenant une structure d'arrêt de fissure 40, selon encore un autre mode de réalisation de l'invention. Le dispositif semiconducteur 4 diffère du dispositif semiconducteur 2 de la figure 3 en ce qu'une couche diélectrique 13' supplémentaire est 10 formée au-dessus de la couche 12 et que la structure d'arrêt de fissure 40 est agencée dans la couche 13'. La structure d'arrêt de fissure 40 est de préférence réalisée dans le même matériau que les autres caractéristiques 21, 22, 23, de la couche 11, 12, 13' où 15 elle est formée. Ainsi, il n'y a pas augmentation du nombre d'étapes de traitement nécessaires à la fabrication du dispositif semiconducteur. Toutefois, il apparaîtra clairement à l'homme de l'art que la structure d'arrêt de fissure ne doit pas nécessairement être 20 réalisée dans le même matériau que les autres éléments de la couche dans laquelle elle est présente. En particulier, elle peut être réalisée dans un matériau plus adapté au blocage ou à l'absorption d'une fissure. La figure 6 est une vue de dessus d'une variante de 25 structure d'arrêt de fissure 40a. Une piste conductrice 21 traverse la structure d'arrêt de fissure du fait de contraintes de routage. La structure d'arrêt de fissure est ainsi formée de deux portions 40a', 40a" de chaque côté de la piste, épousant une enveloppe interne 40a-1 et 30 une enveloppe externe 40a-2, illustrées en lignes de tirets. La séparation entre le bord de la ligne conductrice 21 et chaque bord des portions d'arrêt de fissure 40a', 40a" est de préférence la séparation minimum possible selon les spécifications techniques.
La figure 7 est une vue de dessus d'une structure d'arrêt de fissure 40b selon un autre mode de réalisation de l'invention. Comme précédemment, la structure d'arrêt de fissure 40b épouse une enveloppe interne 40b-1 et une 5 enveloppe externe 40b-2. De plus, elle présente des trous 40b' répartis sur la structure, de préférence à intervalles réguliers, et centrés sur la projection du bord 25' de la plage. Compte tenu des spécifications techniques, il peut être souhaitable d'inclure ces trous 10 40b' de manière à réduire la quantité de métal et à réduire la contrainte locale. La figure 8 est une vue de dessus d'une structure d'arrêt de fissure 40c selon un autre mode de réalisation de l'invention. Comme précédemment, la structure d'arrêt 15 de fissure 40b épouse une enveloppe interne 40b-1 et une enveloppe externe 40b-2. De plus, la structure est configurée en une pluralité de secteurs d'égales dimensions 40c'. La séparation entre les secteurs est de préférence la valeur minimale autorisée par la 20 technologie. Ce mode de réalisation permet de réduire la contrainte thermomécanique locale induite par la structure d'arrêt de fissure elle-même. La figure 9 est une vue latérale d'une structure d'arrêt de fissure 40d selon un autre mode de réalisation 25 de l'invention. La structure d'arrêt de fissure comprend une pluralité de parois radiales 40d' agencées régulièrement sur la surface supérieure de la structure, c'est-à-dire, la surface opposée à la plage 25. Les parois sont destinées à porter au maximum la dissipation 30 de l'énergie pendant une propagation horizontale de la fissure se produisant à l'interface entre la structure d'arrêt de fissure et la couche supérieure. Il apparaîtra clairement à l'homme de l'art que la présente invention est susceptible de diverses variantes 35 de réalisation. En particulier, bien que la structure d'arrêt de fissure ait été illustrée et décrite comme ayant une forme circulaire ou annulaire, elle peut avoir d'autres formes, telles qu'une forme carrée, selon les spécifications techniques et la forme de la plage 25. En outre, bien que la structure d'arrêt de fissure ait été illustrée et décrite comme étant annulaire, c'est-à-dire, ayant une portion centrale manquante, il peut s'agir d'une structure pleine, par exemple, si les spécifications techniques le permettent du fait de ses dimensions ou de son matériau. Dans ce cas, l' « enveloppe interne » présente un diamètre nul. De plus, il est possible de prévoir plus d'une structure d'arrêt de fissure, en particulier dans le cas où la structure d'arrêt de fissure présente des trous, 15 comme illustré à la figure 7, ou deux secteurs ou plus, comme illustré aux figures 6 et 8. Les deux structures d'arrêt de fissure ou plus peuvent se chevaucher et être entraînées en rotation l'une par rapport à l'autre de sorte que les trous d'une structure d'arrêt de fissure 20 supérieure soient agencés au-dessus d'une portion pleine d'une structure d'arrêt de fissure inférieure. Le dispositif semiconducteur 2, 3, 4 peut bien entendu comprendre d'autres caractéristiques non représentées, telles que des couches de passivation, et 25 autres éléments similaires. En outre, les caractéristiques telles que la plage de contact de puce 22, les traverse et ligne conductrices 23, 24, et la plage 25 peuvent chacune comprendre deux couches ou plus de différents matériaux.
30 Enfin, il va de soi que, bien que les termes « surface supérieure », « au-dessus de », « au-dessous de », etc. aient été utilisés dans la description, ces termes sont purement relatifs et peuvent être inversés dans le cas où le dispositif est orienté différemment, par exemple s'il s'agit d'un dispositif semiconducteur à « puce retournée ».

Claims (10)

  1. REVENDICATIONS1. Dispositif semiconducteur (2, 3, 4) comprenant au moins une plage (25) formée sur ou donnant sur une surface supérieure du dispositif, caractérisé en ce qu'il comprend une structure d'arrêt de fissure en métal (40, 40a, 40b, 40c, 40d) agencée au- _ - dessous de la plage, épousant une enveloppe interne (40- 1, 40a-1, 40b-1, 40c-1) et une enveloppe externe (40-2, 40a-2, 40b-2, 40c-2) configurées de sorte que la projection verticale du bord (25') de la plage est comprise entre les enveloppes interne et externe de la structure d'arrêt de fissure.
  2. 2. Dispositif semiconducteur selon la revendication 1, dans lequel la plage (25) est circulaire et la structure d'arrêt de fissure (40, 40a, 40b, 40c, 40d) est annulaire.
  3. 3. Dispositif semiconducteur selon la revendication 2, dans lequel la partie supérieure de la structure d'arrêt de fissure (40, 40a, 40b, 40c, 40d) présente un diamètre intérieur (dl) et un diamètre extérieur (d2) qui tombent en dehors d'un angle de ±10° orienté vers le bas et partant du bord de la plage (25).
  4. 4. Dispositif semiconducteur selon la revendication 2, dans lequel la structure d'arrêt de fissure (40, 40a, 40b, 40c, 40d) présente un diamètre moyen égal au diamètre (d0) de la plage (25).
  5. 5. Dispositif semiconducteur selon la revendication 1, comprenant une couche diélectrique (11, 12, 13') ayant des éléments de connexion électrique (21, 22, 23), la structure d'arrêt de fissure (40, 40a, 40b, 40c, 40d)étant formée dans la couche diélectrique et réalisée dans le même matériau que les éléments de connexion.
  6. 6. Dispositif semiconducteur selon la revendication 5, dans lequel le matériau de la structure d'arrêt de fissure comprend du cuivre ou de l'aluminium.
  7. 7. Dispositif semiconducteur selon la revendication 1, dans lequel la surface supérieure de la structure d'arrêt de fissure (40d) comprend des parois radiales (40d') afin d'éviter la propagation horizontale de fissures.
  8. 8. Dispositif semiconducteur selon la revendication 1, dans lequel la structure d'arrêt de fissure (40b) présente des trous (40b') espacés le long de la projection du bord (25') de la plage.
  9. 9. Dispositif semiconducteur selon la revendication 1, dans lequel la structure d'arrêt de fissure (40a, 40c) est divisée en secteurs réguliers (40a', 40a", 40c').
  10. 10. Dispositif semiconducteur selon la revendication 1, dans lequel une piste (21) ou un motif (22) conducteur traverse la structure d'arrêt de fissure (40a).
FR1259258A 2012-10-01 2012-10-01 Dispositif semiconducteur comprenant une structure d'arret de fissure Withdrawn FR2996354A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR1259258A FR2996354A1 (fr) 2012-10-01 2012-10-01 Dispositif semiconducteur comprenant une structure d'arret de fissure
US14/032,618 US8981551B2 (en) 2012-10-01 2013-09-20 Semiconductor device comprising a crack stop structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1259258A FR2996354A1 (fr) 2012-10-01 2012-10-01 Dispositif semiconducteur comprenant une structure d'arret de fissure

Publications (1)

Publication Number Publication Date
FR2996354A1 true FR2996354A1 (fr) 2014-04-04

Family

ID=47714202

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1259258A Withdrawn FR2996354A1 (fr) 2012-10-01 2012-10-01 Dispositif semiconducteur comprenant une structure d'arret de fissure

Country Status (2)

Country Link
US (1) US8981551B2 (fr)
FR (1) FR2996354A1 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620460B2 (en) * 2014-07-02 2017-04-11 Samsung Electronics Co., Ltd. Semiconductor chip, semiconductor package and fabricating method thereof
US9812404B2 (en) 2015-12-30 2017-11-07 Globalfoundries Inc Electrical connection around a crackstop structure
US10090258B1 (en) 2017-09-25 2018-10-02 Globalfoundries Inc. Crack-stop structure for an IC product and methods of making such a crack-stop structure
US10861782B2 (en) 2018-08-21 2020-12-08 Micron Technology, Inc. Redistribution layers including reinforcement structures and related semiconductor device packages, systems and methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502337A (en) * 1994-07-04 1996-03-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device structure including multiple interconnection layers with interlayer insulating films
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US20020145206A1 (en) * 2001-04-05 2002-10-10 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
US20050093176A1 (en) * 2003-10-29 2005-05-05 Meng-Chi Hung Bonding pad structure
KR20090036011A (ko) * 2007-10-08 2009-04-13 주식회사 하이닉스반도체 반도체 소자의 패드 및 그 형성 방법
JP2010093163A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100541394B1 (ko) * 2003-08-23 2006-01-10 삼성전자주식회사 비한정형 볼 그리드 어레이 패키지용 배선기판 및 그의제조 방법
EP1519411A3 (fr) * 2003-09-26 2010-01-13 Panasonic Corporation Dispositif semiconducteur et procédé pour sa fabrication
JP4822880B2 (ja) * 2006-03-02 2011-11-24 株式会社リコー 半導体ウエハ、半導体装置及び半導体装置の製造方法
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
JP2009021528A (ja) * 2007-07-13 2009-01-29 Toshiba Corp 半導体装置
US8084858B2 (en) * 2009-04-15 2011-12-27 International Business Machines Corporation Metal wiring structures for uniform current density in C4 balls
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
JP5383446B2 (ja) * 2009-11-18 2014-01-08 パナソニック株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502337A (en) * 1994-07-04 1996-03-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device structure including multiple interconnection layers with interlayer insulating films
US6087732A (en) * 1998-09-28 2000-07-11 Lucent Technologies, Inc. Bond pad for a flip-chip package
US20020145206A1 (en) * 2001-04-05 2002-10-10 Samsung Electronics Co., Ltd. Bonding pad structures for semiconductor devices and fabrication methods thereof
US20050093176A1 (en) * 2003-10-29 2005-05-05 Meng-Chi Hung Bonding pad structure
KR20090036011A (ko) * 2007-10-08 2009-04-13 주식회사 하이닉스반도체 반도체 소자의 패드 및 그 형성 방법
JP2010093163A (ja) * 2008-10-10 2010-04-22 Panasonic Corp 半導体装置

Also Published As

Publication number Publication date
US20140091451A1 (en) 2014-04-03
US8981551B2 (en) 2015-03-17

Similar Documents

Publication Publication Date Title
FR2996354A1 (fr) Dispositif semiconducteur comprenant une structure d'arret de fissure
EP2771661B1 (fr) Structure micromécanique a membrane déformable et a protection contre de fortes déformations
EP0601923B1 (fr) Capteur capacitif sensible aux accélérations orientées dans toutes les directions d'un plan
FR2883372A1 (fr) Dispositif de mesure de force par detection resistive a double pont de wheastone
FR2942316A1 (fr) Capteur de force de contact
WO2009060029A1 (fr) Composant electronique a connexions par billes decouplees mecaniquement
EP1764828A1 (fr) Procédé d'hybridation par protubérances de soudure de tailles différentes de deux composants entre eux et dispositif mettant en oeuvre deux composants hybrides entre eux selon ce procédé
EP2608253B1 (fr) Via TSV doté d'une structure de libération de contraintes et son procédé de fabrication
EP1862423A2 (fr) Dispositif de levage à écrou de sécurité
FR2698400A1 (fr) "Dispositif parasismique" pour ouvrages de construction notamment pour ponts et plate-forme offshore.
FR2945666A1 (fr) Capteur d'image.
FR2524515A1 (fr) Plot support de dalles de revetement de sol
EP2161238B1 (fr) Structure tridimensionnelle très haute densité
EP3714243B1 (fr) Dispositif de détection d'un rayonnement électromagnétique a diaphotie réduite
FR2974234A1 (fr) Assemblage de dispositifs a composants semiconducteurs empiles
EP2284894A1 (fr) Capteur d'images éclairé par la face arrière protégé des rayons infrarouges
EP3037810B1 (fr) Capteur d'humidite ameliore
FR2949495A1 (fr) Pylone pour la realisation d'ouvrage d'art
EP3031775B1 (fr) Procede de realisation d'une connexion electrique dans un via borgne
EP2040291B1 (fr) Procédé de collage de puces sur un substrat de contrainte et procédé de mise sous contrainte d'un circuit de lecture semi-conducteur
WO2009095553A2 (fr) Jauge de contrainte pour mesurer des déformations longitudinales et transversales
FR3074609A1 (fr) Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production
FR3022697A1 (fr) Dispositif de connexion electrique a elements de connexion comportant des membranes deformables
EP3743942B1 (fr) Puce electronique a face arriere protegee par une structure de fragilisation amelioree
FR3045962A1 (fr) Cosse electrique raccordable a une cosse identique, et connexion associee

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20150630