FR3074609A1 - Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production - Google Patents

Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production Download PDF

Info

Publication number
FR3074609A1
FR3074609A1 FR1761685A FR1761685A FR3074609A1 FR 3074609 A1 FR3074609 A1 FR 3074609A1 FR 1761685 A FR1761685 A FR 1761685A FR 1761685 A FR1761685 A FR 1761685A FR 3074609 A1 FR3074609 A1 FR 3074609A1
Authority
FR
France
Prior art keywords
integrated circuit
rcrk
detection path
metal tracks
pmb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR1761685A
Other languages
English (en)
Other versions
FR3074609B1 (fr
Inventor
Eric Sabouret
Krysten ROCHEREAU
Olivier Hinsinger
Flore PERSIN-CRELEROT
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Crolles 2 SAS
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Crolles 2 SAS
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Crolles 2 SAS, STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Crolles 2 SAS
Priority to FR1761685A priority Critical patent/FR3074609B1/fr
Priority to US16/210,149 priority patent/US11018096B2/en
Publication of FR3074609A1 publication Critical patent/FR3074609A1/fr
Application granted granted Critical
Publication of FR3074609B1 publication Critical patent/FR3074609B1/fr
Priority to US17/325,999 priority patent/US11908809B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H01L2224/05095—Disposition of the additional element of a plurality of vias at the periphery of the internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Automation & Control Theory (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)

Abstract

Le circuit intégré comporte au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de métallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un réseau de premières pistes métalliques (PMa, PMb, PMc) régulières et agencées pour renforcer la résistance mécanique de ladite structure sous-jacente (ST), et pour établir une connexion électrique entre le niveau supérieur (Mc) et un niveau inférieur (Mb, Ma) desdits niveaux de métallisation de la structure sous-jacente (ST). La structure (ST) comporte en outre un chemin de détection (Rcrk) comprenant, dans lesdits niveaux de métallisation (Ma, Mb, Mc), des deuxièmes pistes métalliques (Ra, Rb, Rc) passant entre les premières pistes métalliques (PMa, PMb, PMc), le chemin de détection (Rcrk) ayant une borne d'entrée (I) et une borne de sortie (S) destinées à fournir une mesure représentative d'une présence de fissures dans ladite structure (ST).

Description

Capteur de fissure dans un plot de soudure, et procédé de contrôle de qualité de production
Des modes de réalisation et de mise en œuvre concernent les circuits électroniques, notamment les circuits intégrés, et plus particulièrement leur fiabilité et le contrôle de la qualité de production.
La figure 1 représente des exemples a), b), c), d) de boîtiers de circuits intégrés.
La partie fonctionnelle d’un circuit intégré (autrement dénommée « puce ») est formée dans et sur un substrat semiconducteur 1, et emballée dans un boîtier 10 généralement destiné à être connecté sur une carte 100 de circuit imprimé.
Dans les quatre exemples, la puce 1 comporte des interfaces de soudure, dites plots ou pastilles de liaison 2 (ou « bonding pad » selon le terme anglais usuel), accueillant par exemple une fixation d’un bout 3 d’un fil 4 (« wedge bonding » en langue anglaise) ou une bille de soudure 5, destinés à être reliés avec l’extérieur du boîtier.
L’exemple a) correspond à un boîtier 10 du type emballage en lignes double DIL (acronyme tiré du terme anglais usuel « Dual Inline Package ») dans lequel les bouts 3 de fils 4 sont reliés à des broches extérieures 5 destinées à être soudées ou encastrées dans un support.
L’exemple b) correspond à un boîtier 10 du type réseau de billes BGA (acronyme tiré du terme anglais usuel « Bail Grid Array ») dans lequel les bouts 3 de fils 4 sont reliés à un réseau de répartition 6 distribuant les connexions dans un réseau de billes 7, plus grosses, destinées à être soudées.
L’exemple c) correspond également à un boîtier 10 du type BGA, mais dans lequel des billes de soudure 5 sont directement en contact avec le réseau de répartition 6, en technologie dite de puce retournée (« flip-chip » selon le terme anglais usuel).
L’exemple d) correspond à un boîtier 10 en technologie de réseau de billes embarqué au niveau du substrat EWLB (acronyme tiré du terme anglais usuel « Embedded Wafer Level Bail grid array »), dans laquelle les billes de soudure 5 sont directement connectées à la carte 100 de circuit imprimé, dans une configuration de puce retournée. La puce 1 est néanmoins protégée par une armature moulée 8 enveloppant la puce.
La figure 2 représente une puce 1 destinée à être emballée dans un boîtier au moment d’une formation d’un bout 3 de fil 4. Par exemple le bout 3 de fil 4 est soudé par application d’une force verticale et de vibration ultrasoniques.
Les composants électroniques sont formés dans et sur un substrat semiconducteur 101 de la puce 1 (c’est-à-dire dans la partie correspondant au « FEOL » pour « Front End Of Line » selon le terme usuel anglais). Un niveau de premier plan 102 (« MEOL » pour « Middle End Of Line » selon le terme usuel anglais) comporte des contacts permettant de relier électriquement les composants électroniques avec une partie d’interconnexion 103 (« BEOL » pour « Back End Of Line » selon le terme usuel anglais), à travers une couche de diélectrique pré-métal (« PMD » pour « Pre-Metal Diélectrique » selon le terme anglais usuel).
La partie d’interconnexion 103 comporte de façon habituelle des pistes conductrices sur différents niveaux de métallisation Ml-Mn, espacées verticalement par des couches de diélectrique inter-métal (« IMD » pour « InterMetal Diélectrique » selon le terme usuel anglais), et reliées d’un niveau à l’autre par des vias Vl-Vn-1 conducteurs verticaux.
La partie d’interconnexion 103 permet notamment de relier les composants électroniques formés dans et sur le substrat 101 entre eux et avec des plots de soudure 2.
Sommairement, les plots de soudure 2 comportent en surface une plaque de métal destinée à être soudée à une bille de soudure 5 ou à un bout de 3 de fil 4, et comportent par exemple une structure de réseau formée dans les derniers niveaux métallisation de la partie d’interconnexion 103.
La fabrication de bout 3 de fils 4 soudés sur un plot de soudure 2 comporte, dans l’exemple d’une technique dite de « wedge bonding », une application d’une force verticale 33 et d’ultrasons se répercutant sur le plot de soudure 2 et les niveaux sous-jacents de la partie d’interconnexion 103.
La fabrication des billes de soudure 5 comporte par exemple une formation d’une pré-structure métallique de bille, puis une fusion de la structure métallique formant une bille.
Lors d’un montage en « puce retournée » du circuit intégré avec un réseau de répartition 6 ou directement avec une carte de circuit imprimé 100 (comme selon les exemples c) et d) de la figure 1), une force verticale assimilable à la force 33 est également transmise sur le plot de soudure 2 et les niveaux sous-jacent de la partie d’interconnexion 103.
Ces forces 33 peuvent être suffisantes pour casser les couches de diélectriques et de métaux incluses au plot de soudure 2, introduisant des fissures 40 dans les niveaux de la partie d’interconnexion 103.
Les fissures 40, engendrées au cours de la fabrication du circuit intégré, peuvent en outre se propager et s’agrandir après la fabrication du circuit intégré.
De telles fissures 40 dans les pistes métalliques ou dans les vias métalliques peuvent rompre la conduction électrique et rendre un circuit intégré dysfonctionnel, voire inutilisable.
L’apparition de ce type de fissure est imprévisible, aussi, détecter ce type de fissure requiert habituellement des techniques destructives, tels qu’une révélation par voie chimique afin d’observer la structure.
Il est pourtant primordial dans les productions industrielles que les produits de circuit intégré soient fonctionnels et durables.
A cet égard, il est proposé selon un aspect un circuit intégré comportant au moins un plot de soudure comprenant, dans une superposition de niveaux de métallisation, une structure sous-jacente comportant un réseau de premières pistes métalliques régulières et agencées pour renforcer la résistance mécanique de ladite structure sous-jacente, et pour établir une connexion électrique entre le niveau supérieur et un niveau inférieur desdits niveaux de métallisation de la structure sous-jacente, ladite structure comportant en outre un chemin de détection comprenant, dans lesdits niveaux de métallisation, des deuxièmes pistes métalliques passant entre les premières pistes métalliques, le chemin de détection ayant une borne d’entrée et une borne de sortie destinées à fournir une mesure représentative d’une présence de fissures dans ladite structure.
Ainsi, une mesure entre la borne d’entrée et la borne de sortie du chemin de détection, par exemple une mesure de résistivité, permet de détecter des fissures engendrées au cours de la fabrication du circuit intégré.
Par exemple, les premières pistes métalliques étant espacées une à une par un intervalle d’une première largeur, les deuxièmes pistes métalliques ont une deuxième largeur inférieure à un dixième de la première largeur.
Ainsi, des fissures fines n’impactant initialement pas la conduction électrique des pistes métalliques, mais pouvant se propager, s’agrandir, et, à terme, dégrader ladite structure, peuvent être détectées directement en raison de la faible largeur du chemin de détection, qui est par conséquent plus sensible aux fissures.
Selon un mode de réalisation, les premières pistes métalliques d’un niveau de métallisation sont parallèles entre elles et perpendiculaires avec les premières pistes métalliques d’un niveau de métallisation adjacent, et les premières pistes métalliques appartenant à des niveaux de métallisation adjacents sont reliées électriquement, au niveau de chaque superposition desdites pistes, par au moins un deuxième via appartenant à un niveau de vias séparant lesdits niveaux de métallisations adjacents.
Selon un mode de réalisation, les deuxièmes pistes métalliques appartenant à des niveaux de métallisation adjacent sont reliées électriquement une à une par au moins un deuxième via, appartenant à un niveau de vias séparant lesdits niveaux de métallisations adjacents.
Selon un mode de réalisation, le chemin de détection dessine une courbe de remplissage passant par un nombre supérieur à un nombre plancher de zones en équipartition dans ladite structure, et ayant une longueur entre la borne d’entrée et la borne de sortie inférieure à une valeur plafond.
Par « zones en équipartition de ladite structure » on entend ici et dans la suite que ces zones sont chacune une unité d’une division équilibrée de la structure, ou, en d’autres termes, que ces zones ont toutes la même taille et remplissent ensemble la totalité de la surface ou du volume de la structure.
De façon générale, le chemin de détection est avantageusement configuré pour que la courbe de remplissage qu’il dessine procure un compromis entre un nombre plancher de valeur maximale, et une valeur plafond de la longueur de valeur minimale.
Par exemple le chemin de détection dessine une courbe de remplissage selon un parcours sinueux comportant des branches agencées en étoile autour d’une région centrale.
Selon un mode de réalisation, le circuit intégré comprend des moyens de détection configurés pour effectuer une mesure d’une valeur résistive entre la borne d’entrée et la borne de sortie dudit chemin de détection.
Selon un autre aspect, il est proposé un procédé de contrôle d’une production de tels circuits intégrés, comprenant, après une étape de soudure d’un élément soudé sur ledit au moins un plot de soudure de chaque circuit intégré, une phase de test comprenant une mesure d’une valeur résistive entre la borne d’entrée et la borne de sortie dudit chemin de détection, et une phase de décision au cours de laquelle est émis un signal de qualité représentatif de la qualité dudit circuit intégré en fonction du résultat de la mesure.
Ledit élément soudé peut par exemple être un bout de fil soudé par application d’une force verticale et d’ultrasons, ou encore une bille de soudure destinée à subir une force verticale lors d’un montage.
Selon un mode de mise en œuvre, la phase de décision comprend une comparaison de la valeur résistive mesurée avec une valeur de référence, un signal de qualité défectueuse étant émis si la valeur résistive mesurée est supérieure à la valeur de référence.
Un signal de qualité dite défectueuse est par exemple un signal communicatif d’un circuit intégré défectueux comportant des fissures dans sa structure de niveau de métallisation.
Selon un mode de mise en œuvre, le procédé comprend en outre une phase de tri comprenant une mise à l’écart des circuits intégrés ou non, en fonction du signal de qualité correspondant.
Selon un mode de mise en œuvre, la mesure d’une valeur résistive comprend une émission d’un signal analogique ou numérique sur la borne d’entrée et une réception dudit signal analogique ou numérique sur la borne de sortie.
En d’autres termes, il a été défini selon des modes de réalisation un circuit intégré comportant un dispositif de détection de fissure dans une structure des niveaux de métallisation du type plot de soudure, combinant à ladite structure un chemin de détection sinueux de taille minimale, entrelacée dans ladite structure. Une fracture dudit chemin de détection permet de détecter une fissure dans la structure, avec une sensibilité optimale et selon un procédé adapté pour être mis en œuvre sur tous les circuits intégrés sortants d’une chaîne de production. En outre, la combinaison du dispositif de détection dans la structure des niveaux de métallisation peut être réalisée sans apporter de modification majeure dans la conception de ladite structure, pouvant par exemple être préalablement caractérisée en matière de résistance à une contrainte mécanique.
D’autres avantages et caractéristiques de l’invention apparaîtront à l’examen de la description détaillée de modes de réalisation et de mise en œuvre, nullement limitatifs, et des dessins annexés sur lesquels :
- les figures 1 et 2, précédemment décrites, illustrent respectivement des boîtiers de circuit intégré et une puce destinée à être emballée dans un tel boîtier ;
- les figures 3 à 7 représentent des exemples de modes de réalisation et de mise en œuvre de l’invention.
La figure 3 représente un exemple d’application d’un circuit intégré comportant un dispositif de détection de fissure adapté à un plot de soudure 2 d’un circuit intégré CI.
Le circuit intégré CI comporte un substrat semiconducteur 101, sur et dans lequel sont formés les composants actifs du circuit intégré CI, tels que des transistors ou des diodes.
Un niveau de premier plan 102 (« MEOL », pour « Middle End Of Line » selon le terme usuel anglais) comportant une couche diélectrique pré-métal enveloppant les composants actif en surface du substrat, et des contacts conducteurs permettant de relier électriquement lesdits composants actifs avec une partie d’interconnexion 103 (« BEOL » pour « Back End Of Line » selon le terme usuel anglais).
La partie d’interconnexion 103 comprend des niveaux de métallisation Ml-Mn, espacés verticalement par des niveaux de vias VI, Vn-1 comprenant des couches de diélectrique inter-métal OX, et des vias électriquement conducteurs. Les niveaux de métallisation MlMn comportent des pistes métalliques reliées d’un niveau à un autre par les vias, formant un réseau d’interconnexion des composants actifs entre eux et vers l’extérieur du circuit intégré.
La partie d’interconnexion 103 comporte des plots de soudure 2 respectivement destinés à accueillir un élément soudé 3.
Les éléments soudés 3 permettent par exemple de connecter électriquement le circuit intégré CI à un réseau de distribution d’un boîtier, ou directement à une carte de circuit imprimé, ou encore à attacher mécaniquement le circuit intégré à un boîtier.
Bien que des billes de soudure 3 soient représentées sur la figure 3, les éléments soudés peuvent aussi être un bout de fil soudé par application d’une force verticale et des ultrasons, ou tout autre élément de connexion du circuit intégré vers l’extérieur.
Au moins un plot de soudure 2 incorpore une structure ST sousjacente comportant des pistes métalliques d’une première largeur (non représentées sur la figure 3) dans au moins un niveau de métallisation de ladite partie d’interconnexion 103.
Dans cet exemple, la structure ST s’étend dans les trois derniers niveaux de métallisation Mn-2, Mn-1, Mn et dans les deux derniers niveaux de vias Vn-2, Vn-1.
Bien entendu, une telle structure peut s’étendre dans autant de niveaux de métallisation et de vias que nécessaire, l’exemple du nombre de trois étant choisi arbitrairement par souci de concision.
Pour des raisons de convenance de lecture, les niveaux de métallisation dans lesquels est formée la structure ST sont désignés ici et dans la suite respectivement par les références Ma, Mb, Mc et les niveaux de vias correspondant par les références Va, Vb.
La structure ST comporte en outre un chemin de détection Rcrk électriquement conducteur d’une deuxième largeur inférieure à la première largeur. Le chemin de détection Rcrk a une borne d’entrée et une borne de sortie destinées à fournir une mesure représentative d’une présence de fissure dans ladite structure, par exemple une telle mesure peut être une mesure de la valeur résistive du chemin de détection Rcrk.
Le chemin de détection est configuré pour former, dans les niveaux de métallisation, un parcours sinueux passant entre certaines au moins desdites pistes métalliques.
Ainsi, une mesure de la valeur résistive du chemin de détection Rcrk peut être mise en œuvre par des moyens de mesure MES reliés au chemin de détection Rcrk, par exemple formés dans le substrat 101 du circuit intégré.
Les moyens de mesure MES comportent par exemple un registre d’entrée-sortie configuré pour émettre un signal analogique ou numérique sur la borne d’entrée I et recueillir ce signal analogique ou numérique sur la borne de sortie O.
La longueur du chemin de détection Rcrk est configurée pour que la valeur résistive nominale d’un chemin non-fissuré ne soit pas excessive au point de ne pouvoir mesurer une variation de ladite valeur résistive due à une fissure dans le chemin de détection.
Si une fissure endommage le chemin de détection Rcrk, il est supposé sans risque que le signal reçu par le registre de sortie n'est pas le même que le signal émis par le registre d’entrée. Les moyens de mesure sont ainsi configurés pour quantifier une valeur résistive du chemin de détection Rcrk en fonction de potentielles différences entre le signal reçu sur la sortie O et le signal émis sur l’entrée I.
La figure 4 représente, en vue de dessus, c’est-à-dire dans le plan du circuit intégré, des pistes métalliques d’un premier niveau de métallisation Ma, d’un deuxième niveau de métallisation Mb, et d’un troisième niveau de métallisation Mc, destinées à être superposées pour former une structure (ST) de plot de soudure (2).
On rappelle que le premier niveau de métallisation Ma, le deuxième niveau de métallisation Mb, et le troisième niveau de métallisation Mc correspondent respectivement aux trois derniers niveaux de métallisation Mn-2, Mn-1, Mn de la partie d’interconnexion 103, dans l’exemple de la figure 3.
Des premières pistes métalliques parallèles PMa situées sur le premier niveau de métallisation Ma, mutuellement espacées par un intervalle ayant une première largeur dl, s’étendent dans une première direction Y.
Des deuxièmes premières pistes métalliques parallèles PMb situées sur le deuxième niveau de métallisation Mb, mutuellement espacées par un intervalle ayant une première largeur dl, s’étendent dans une deuxième direction X perpendiculaire à la première direction Y.
Des troisièmes premières pistes métalliques parallèles PMc situées sur un troisième niveau de métallisation Mc, mutuellement espacées par un intervalle ayant une première largeur dl, s’étendent dans la première direction Y.
Dans la suite, les « première première piste PMa », « deuxième première piste PMb » et « troisième première piste PMc » pourront être désignés de façon globale par le terme de « premières pistes PMa, PMb, PMc » ou de façon nominale par les termes respectifs de « première piste PMa », « deuxième piste PMb » et de « troisième piste PMc ». L’interprétation du texte permettra sans ambigüité de distinguer les « deuxièmes premières pistes PMb » des « deuxièmes pistes Ra, Rb, Rc » appartenant au chemin de détection Rck introduit dans la suite.
Le premier niveau de métallisation Ma, le deuxième niveau de métallisation Mb et le troisième niveau de métallisation Mc sont par exemple situés à la hauteur des trois derniers niveaux de métallisation de la partie d’interconnexion (103) d’un circuit intégré.
Les intervalles espaçant lesdites pistes métalliques PMa, PMb, PMc sont habituellement comblés par un matériau diélectrique d’une couche inter-métal appartenant à des niveaux de vias Va, Vb respectifs, de façon habituelle dans les parties d’interconnexion.
La largeur des intervalles entre lesdites pistes métalliques est par exemple comprise entre lpm et l,5pm.
Pour former le plot de soudure, le premier niveau de métallisation Ma, le deuxième niveau de métallisation Mb et le troisième niveau de métallisation Mc sont empilés et reliés électriquement.
Les premières pistes métalliques PMa, PMb, PMc de chaque niveau de métallisation Ma, Mb, Mc sont électriquement reliées par des vias verticaux VMa, VMb traversant une couche diélectrique intermétal les espaçant verticalement et appartenant aux niveaux de vias Va, Vb respectifs.
Ainsi, à l’interface Mb/Ma entre le premier et le deuxième niveau de métallisation, des premiers vias VMa verticaux et électriquement conducteurs relient chaque première piste métallique PMa à chaque deuxième piste métallique PMb, à travers la couche diélectrique inter-métal respective.
Chaque superposition entre les premières pistes métalliques PMa s’étendant dans la première direction Y et les deuxièmes pistes métalliques PMb s’étendant dans la deuxième direction X comporte par exemple seize vias VMa les reliant mutuellement.
Par superposition, on entend les intersections desdites pistes vues dans le plan, c’est-à-dire chaque emplacement où des pistes pistes se croisent l’une au-dessus de l’autre.
De même, à l’interface Mc/Mb entre le deuxième et le troisième niveau de métallisation, des deuxièmes vias VMb verticaux et électriquement conducteurs relient chaque deuxième piste métallique PMb à chaque troisième piste métallique PMc, à travers la couche diélectrique inter métal correspondante.
Chaque superposition entre les deuxièmes pistes métalliques PMb s’étendant dans la deuxième direction X et les troisièmes pistes métalliques PMc s’étendant dans la première direction Y comporte par exemple seize vias Vb les reliant mutuellement.
La figure 5 représente une structure ST comprenant l’empilement du troisième niveau de métallisation Mc, sur le deuxième niveau de métallisation Mb, lui-même sur le premier niveau de métallisation Ma. La structure comporte en outre un chemin de détection Rcrk comprenant, dans les niveaux de métallisation Ma, Mb, Mc, des deuxièmes pistes métalliques Ra, Rb, Rc, passant respectivement entre les premières pistes métalliques PMa, PMb, PMc, et ayant une deuxième largeur (d2) inférieure à la première largeur (dl), le chemin de détection Rcrk comportant une borne d’entrée I et une borne de sortie O.
La deuxième largeur (d2) du chemin de détection est avantageusement égale à la largeur la plus fine autorisée par les règles de dessins.
Par exemple la deuxième largeur (d2) du chemin de détection Rcrk est comprise entre 0,lpm et 0,15pm, ou, plus généralement, la deuxième largeur (d2) du chemin de détection Rcrk est égale ou inférieure à sensiblement un dixième de la première largeur (dl).
La deuxième largeur (d2) est configurée pour ne pas avoir à modifier ou adapter une structure ST existante, par exemple préalablement caractérisée en matière de résistance à des contraintes mécaniques.
La borne d’entrée I et la borne de sortie O peuvent être situées à l’extérieur de la structure ST de niveaux de métallisation superposés.
De façon générale, le chemin de détection Rcrk dessine une courbe de remplissage qui parcourt un maximum de zones de la structure ST.
Dans cet exemple, le chemin détection Rcrk présente un parcours sinueux ayant grossièrement une forme de fleur, c’est-à-dire ayant des branches sensiblement triangulaires s’articulant en étoile autour d’un point central.
Bien entendu d’autres formes du chemin de détection Rcrk sont envisageables, telles que par exemple un parcours en chevrons comportant une alternance de longues lignes s’étendant dans la première direction Y et de courtes lignes s’étendant dans la deuxième direction X, d’un bout à l’autre de la structure de niveau de métallisation (Ma, Mb, Mc), dans le sens de la deuxième direction X ; ou bien un parcours en forme de spirale simple ou double, ou encore un parcours fractal du type « courbe de Peano ».
Généralement également, la courbe de remplissage dessinée par le chemin de détection Rcrk est configurée pour passer par un maximum de zones Zi,j en équipartition dans ladite structure, tout en minimisant sa longueur entre la borne d’entrée I et la borne de sortie O.
Par « zones en équipartition dans ladite structure » on entend ici et dans la suite que ces zones sont chacune une unité d’une division équilibrée de ladite structure, ou, en d’autres termes, que ces zones ont toutes la même taille et remplissent ensemble la totalité de la surface ou le volume de ladite structure.
Par exemple une zone Zi,j correspond à une subdivision fictive du plan des niveaux de métallisation d’un découpage en i lignes de tailles égales et j colonnes de tailles égales.
Sur la figure 5, seize zones sont représentées en pointillés, issues d’une subdivision en quatre lignes et quatre colonnes.
Bien entendu, le nombre de zones parcourues peut être très variable en fonction notamment du résultat recherché et des degrés de liberté offerts par une technologie donnée.
L’exemple représenté de chemin de détection Rcrk en forme de fleur passe par chacune desdites seize zones Zi,j tout en minimisant sa longueur.
Par exemple, pour un plot de soudure carré mesurant 70pm x 70pm, la longueur du chemin de détection Rcrk est inférieure à 1mm de la borne d’entrée I à la borne de sortie O, offrant une valeur résistive nominale comprise entre 1000 et 1500 Ohms.
Les figures 6A et 6B représentent un détail d’un chemin de détection Rcrk inclus à une structure ST située dans une partie d’interconnexion de circuit intégré.
Le chemin de détection Rcrk comporte des premières parties Ra s’étendant dans la première direction Y dans le premier niveau de métallisation Ma, dans des intervalles entre les premières pistes métalliques PMa.
Le chemin de détection Rcrk comporte des deuxièmes parties Rb s’étendant dans la deuxième direction X dans le deuxième niveau de métallisation Mb, dans des intervalles entre les deuxièmes pistes métalliques PMb.
Le chemin de détection Rcrk comporte des troisièmes parties Rc s’étendant dans la première direction Y dans le troisième niveau de métallisation Mc, dans des intervalles entre les troisièmes pistes métalliques PMc.
Les parties du chemin de détection Ra, Rb, Rc comportent des deuxièmes pistes métalliques ayant une deuxième largeur d2 inférieure à la première largeur dl des intervalles entre les premières pistes métallique PMa, PMb, PMc des trois niveaux de métallisation Ma, Mb, Mc.
Les premières parties Ra du chemin de détection sont reliées aux deuxièmes parties Rb du chemin de détection par des premiers vias VRa verticaux électriquement conducteurs.
Les deuxièmes parties Rb du chemin de détection sont reliées aux troisièmes parties Rc du chemin de détection par des deuxièmes vias VRb verticaux électriquement conducteurs.
Une première partie Ra et une troisième partie Rc sont reliées par l’intermédiaire d’une deuxième partie Rb du chemin de détection Rcrk. La deuxième partie Rb peut ne pas avancer dans la deuxième direction X et ainsi permettre de relier verticalement une première partie Ra et une troisième partie Rc du chemin de détection.
Les premières parties Ra et deuxièmes parties Rb du chemin de détection sont reliées une-à-une par au moins deux premiers vias verticaux VRa, et les deuxièmes parties Rb et troisièmes parties Rc du chemin de détection sont reliées une-à-une par au moins deux deuxièmes vias verticaux VRb.
Cela permet de réduire la probabilité de détecter un défaut de fabrication d’un via isolé comme une fissure dans la structure de niveaux de métallisation.
En résumé, dans une structure comprenant au moins un niveau de métallisation comportant des pistes métalliques espacées d’une première largeur, le chemin de détection électriquement conducteur ayant une deuxième largeur inférieure à la première largeur, est situé dans des intervalles entre certaines au moins desdites premières pistes métalliques, et comporte une borne d’entrée et une borne de sortie.
Par exemple cette structure est une structure sous-jacente à un plot de soudure destiné à accueillir une bille de soudure ou un bout de fil.
Ainsi, si une fissure se produit dans ledit au moins un niveau de métallisation, il est très probable que le chemin de détection soit rompu, au vu de la finesse de la deuxième largeur. Aussi, la valeur résistive entre la borne d’entrée I et la borne de sortie O s’en verrait augmentée.
Par conséquent, une mesure de la valeur résistive entre la borne d’entrée I et la borne de sortie O du chemin de détection Rcrk permet de détecter une cassure de façon simple, efficace, systématique et nondestructive.
La figure 7 représente des étapes d’un procédé de contrôle d’une production de circuits intégrés, par exemple dans une chaîne de production industrielle de circuits intégrés.
Le procédé s’applique en particulier à la détection de fissures engendrées par une étape de soudure d’un élément soudé sur ledit au moins un plot de soudure (2) telle que la soudure de bout de fils (3), ou la soudure de billes de soudures (5), préalablement formées sur les plots de soudure (2), avec un dispositif extérieur tel qu’un réseau de répartition ou une carte de circuit imprimé, comme décrit précédemment notamment en relation avec les figures 1 et 2.
Ainsi, les étapes présentées de ce procédé arrivent en cours de production 701 d’une puce de circuit intégré, notamment après fabrication des éléments actifs dans le substrat semiconducteur (101) et dans le niveau de premier-plan (102), fabrication de la partie d’interconnexion (103), et fabrication des plots de soudure (2) tels que décrits précédemment.
Après une étape de soudure 703 d’un élément soudé dudit circuit intégré, le procédé comprend une phase de test 705.
Au cours de la phase de test 705, une mesure entre la borne d’entrée (I) et la borne de sortie (O) du chemin de détection (Rcrk) est réalisée.
Par exemple cette mesure comprend une mesure d’une valeur résistive dudit chemin de détection (Rcrk).
La mesure de la valeur résistive du chemin de détection (Rcrk) peut être mise en œuvre par des moyens de mesure, internes ou externes au circuit intégré.
Les moyens de mesure peuvent appartenir à la chaîne de production, et être utilisés sur tous les circuits intégrés produits à la chaîne, ou bien être intégrés au circuit intégré, de façon dédiée à cette mesure ou non.
Les moyens de mesure comportent par exemple un registre d’entrée-sortie configuré pour émettre un signal analogique ou numérique sur la borne d’entrée (I) et pour recueillir ce signal analogique ou numérique sur la borne de sortie (O).
La longueur du chemin de détection (Rcrk) est configurée pour que la valeur résistive du chemin non-fissuré ne soit pas excessive au point de ne pouvoir mesurer une variation de ladite valeur résistive due à une fissure du chemin de détection.
Si une fissure endommage le chemin de détection (Rcrk), il est supposé sans risque que le signal reçu par le registre de sortie n'est pas le même que le signal émis par le registre d’entrée.
La phase de test 705 est suivie d’une phase de décision 707 au cours de laquelle est émis un signal de qualité 711, 721, représentatif de la qualité du circuit intégré, en fonction du résultat de la mesure de la phase de test 705.
Ainsi, la phase de décision 705 comprend par exemple une comparaison de la valeur résistive mesurée avec une valeur de référence, et un signal de qualité dite « défectueuse » est émis 711 si la valeur résistive mesurée est supérieure à la valeur de référence.
Par exemple la valeur de référence correspond à la valeur résistive moyenne mesurée sur un groupe de chemin de détection (Rcrk) intacts (c’est-à-dire ne comportant pas de fissure provenant par exemple d’une étape de soudure d’un élément sur le plot de soudure).
Cette valeur de référence peut être biaisée d’une marge de sécurité, par exemple égale à deux fois l’écart-type des mesures effectuées pour calculer ladite valeur moyenne.
Après la phase de décision 707 et émission du signal de qualité 711, 721, une phase de tri 713, 723, dépendante dudit signal de qualité 711, 721, est mise en œuvre.
La phase de tri comprend ainsi une mise à l’écart 713 des circuits intégrés pour lesquels la phase de test a abouti à une émission 711 d’un signal de qualité dite défectueuse, communicatif d’un circuit intégré défectueux, comportant des fissures dans la structure des niveaux de métallisation.
Les produits ainsi mis à l’écart sont alors considérés comme défectueux 715, et sont retirés de la chaîne de production de circuits intégrés destinés à la vente.
Réciproquement, la phase de tri comprend une poursuite de la production 723 des circuits intégrés pour lesquels la phase de test a abouti à une émission 721 d’un signal de qualité correcte, jusqu’à obtention du produit fini 725, prêt à être commercialisé.
En d’autres termes, il a été présenté un dispositif de détection de fissure dans une structure de niveaux de métallisation, du type plot de soudure, combinant à ladite structure un chemin de détection sinueux de taille minimale, entrelacée dans ladite structure. Une fracture dudit chemin de détection permet de détecter une fissure dans la structure, avec une sensibilité optimale et selon un procédé adapté pour être mis en œuvre sur tous les circuits intégrés sortants d’une chaîne de production. En outre, la combinaison du dispositif de détection dans la structure de niveaux de métallisation peut être réalisée sans apporter de modification majeure dans la conception de ladite structure.
Par ailleurs, l’invention n’est pas limitée aux modes de réalisation précédemment détaillés mais en embrasse toutes les variantes. Par exemple l’invention s’adapte à des niveaux de métallisation en nombre différents, et ayant des configurations différentes, ou encore à des grandeurs mesurées représentatives d’une fissure ainsi que des méthodes de mesure différentes de celles présentées ci-avant.

Claims (11)

  1. REVENDICATIONS
    1. Circuit intégré comportant au moins un plot de soudure (2) comprenant, dans une superposition de niveaux de métallisation (Ma, Mb, Mc), une structure sous-jacente (ST) comportant un réseau de premières pistes métalliques (PMa, PMb, PMc) régulières et agencées pour renforcer la résistance mécanique de ladite structure sous-jacente (ST), et pour établir une connexion électrique entre le niveau supérieur (Mc) et un niveau inférieur (Mb, Ma) desdits niveaux de métallisation de la structure sous-jacente (ST), ladite structure (ST) comportant en outre un chemin de détection (Rcrk) comprenant, dans lesdits niveaux de métallisation (Ma, Mb, Mc), des deuxièmes pistes métalliques (Ra, Rb, Rc) passant entre les premières pistes métalliques (PMa, PMb, PMc), le chemin de détection (Rcrk) ayant une borne d’entrée (I) et une borne de sortie (S) destinées à fournir une mesure représentative d’une présence de fissures dans ladite structure (ST).
  2. 2. Circuit intégré selon la revendication 1, les premières pistes métalliques (PMA, PMb, PMc) étant espacées une à une par un intervalle d’une première largeur (dl), dans lequel les deuxièmes pistes métalliques (Ra, Rb, Rc) ont une deuxième largeur (d2) inférieure à un dixième de la première largeur (dl).
  3. 3. Circuit intégré selon l’une des revendications 1 ou 2, dans lequel les premières pistes métalliques (PMb) d’un niveau de métallisation (Mb) sont parallèles entre elles et perpendiculaires avec les premières pistes métalliques (PMa, PMc) d’un niveau de métallisation adjacent (Ma, Mc), et dans lequel les premières pistes métalliques (PMa, PMb) appartenant à des niveaux de métallisation adjacents (Ma, Mb) sont reliées électriquement, au niveau de chaque superposition desdites pistes (PMa, PMb), par au moins un deuxième via (VMa) appartenant à un niveau de vias (Va) séparant lesdits niveaux de métallisations adjacents.
  4. 4. Circuit intégré selon l’une des revendications précédentes, dans lequel les deuxièmes pistes métalliques (Ra, Rb, Rc) appartenant à des niveaux de métallisation adjacent sont reliées électriquement une à une par au moins un deuxième via (VRa, VRb), appartenant à un niveau de vias (Va, Vb) séparant lesdits niveaux de métallisations adj acents.
  5. 5. Circuit intégré selon l’une des revendications précédentes, dans lequel le chemin de détection (Rcrk) dessine une courbe de remplissage passant par un nombre supérieur à un nombre plancher de zones (Zi,j) en équipartition dans ladite structure (ST), et ayant une longueur entre la borne d’entrée (I) et la borne de sortie (O) inférieure à une valeur plafond.
  6. 6. Circuit intégré selon l’une des revendications précédentes, dans lequel le chemin détection (Rcrk) dessine une courbe de remplissage selon un parcours sinueux comportant des branches agencées en étoile autour d’une région centrale.
  7. 7. Circuit intégré selon l’une des revendications précédentes, comprenant des moyens de mesure (MES) configurés pour effectuer une mesure d’une valeur résistive entre la borne d’entrée (I) et la borne de sortie (O) dudit chemin de détection (Rcrk).
  8. 8. Procédé de contrôle d’une production de circuits intégrés selon l’une des revendications précédentes, comprenant, après une étape de soudure d’un élément soudé (3, 5) sur ledit au moins un plot de soudure (2) de chaque circuit intégré (703), une phase de test (705) comprenant une mesure d’une valeur résistive entre la borne d’entrée (I) et la borne de sortie (O) dudit chemin de détection (Rcrk), et une phase de décision (707) au cours de laquelle est émis un signal de qualité (711, 721) représentatif de la qualité dudit circuit intégré en fonction du résultat de la mesure.
  9. 9. Procédé selon la revendication 8, dans lequel la phase de décision (707) comprend une comparaison de la valeur résistive mesurée avec une valeur de référence, un signal de qualité défectueuse (711) étant émis si la valeur résistive mesurée est supérieure à la valeur de référence.
  10. 10. Procédé selon l’une des revendications 8 ou 9, comprenant une phase de tri (713, 723) comprenant une mise à l’écart des circuits intégrés ou non, en fonction du signal de qualité correspondant.
  11. 11. Procédé selon l’une des revendications 8 à 10, dans lequel ladite mesure d’une valeur résistive comprend une émission d’un signal analogique ou numérique sur la borne d’entrée (I) et une réception dudit signal analogique ou numérique sur la borne de sortie 5 (O).
FR1761685A 2017-12-06 2017-12-06 Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production Expired - Fee Related FR3074609B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR1761685A FR3074609B1 (fr) 2017-12-06 2017-12-06 Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production
US16/210,149 US11018096B2 (en) 2017-12-06 2018-12-05 Crack sensor for sensing cracks in a solder pad, and method for production quality control
US17/325,999 US11908809B2 (en) 2017-12-06 2021-05-20 Crack sensor for sensing cracks in a solder pad, and method for production quality control

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1761685 2017-12-06
FR1761685A FR3074609B1 (fr) 2017-12-06 2017-12-06 Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production

Publications (2)

Publication Number Publication Date
FR3074609A1 true FR3074609A1 (fr) 2019-06-07
FR3074609B1 FR3074609B1 (fr) 2019-12-20

Family

ID=61802070

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1761685A Expired - Fee Related FR3074609B1 (fr) 2017-12-06 2017-12-06 Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production

Country Status (2)

Country Link
US (2) US11018096B2 (fr)
FR (1) FR3074609B1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3137494A1 (fr) * 2022-06-30 2024-01-05 Stmicroelectronics (Grenoble 2) Sas Circuit électronique d'alimentation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189007A1 (en) * 2005-02-23 2006-08-24 International Business Machines Corporation Wirebond crack sensor for low-k die
US20080142975A1 (en) * 2005-12-22 2008-06-19 Semiconductor Manufacturing International (Shanghai) Corporation Dummy patterns and method of manufacture for mechanical strength of low k dielectric materials in copper interconnect structures for semiconductor devices
JP2011222861A (ja) * 2010-04-13 2011-11-04 Denso Corp 半導体基板および半導体基板の製造方法
US20170309530A1 (en) * 2016-04-26 2017-10-26 Infineon Technologies Ag Semiconductor devices and a method of detecting a crack

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8618827B2 (en) * 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060189007A1 (en) * 2005-02-23 2006-08-24 International Business Machines Corporation Wirebond crack sensor for low-k die
US20080142975A1 (en) * 2005-12-22 2008-06-19 Semiconductor Manufacturing International (Shanghai) Corporation Dummy patterns and method of manufacture for mechanical strength of low k dielectric materials in copper interconnect structures for semiconductor devices
JP2011222861A (ja) * 2010-04-13 2011-11-04 Denso Corp 半導体基板および半導体基板の製造方法
US20170309530A1 (en) * 2016-04-26 2017-10-26 Infineon Technologies Ag Semiconductor devices and a method of detecting a crack

Also Published As

Publication number Publication date
US20190172795A1 (en) 2019-06-06
US11018096B2 (en) 2021-05-25
FR3074609B1 (fr) 2019-12-20
US11908809B2 (en) 2024-02-20
US20210272915A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
US9601443B2 (en) Test structure for seal ring quality monitor
CN102810528B (zh) 插入件测试结构
US7323784B2 (en) Top via pattern for bond pad structure
US11854913B2 (en) Method for detecting defects in semiconductor device
US8653662B2 (en) Structure for monitoring stress induced failures in interlevel dielectric layers of solder bump integrated circuits
US8680882B2 (en) 3D-IC interposer testing structure and method of testing the structure
CN103262228B (zh) 具有抗电迁移馈线结构的ic器件
US7834351B2 (en) Semiconductor device
EP2816597A2 (fr) Procédé de réalisation d'un dispositif microélectronique mécaniquement autonome
EP2608253A2 (fr) Via TSV doté d'une structure de libération de contraintes et son procédé de fabrication
FR2914498A1 (fr) Realisation de condensateurs mim a 3 dimensions dans le dernier niveau de metal d'un circuit integre
FR3074609A1 (fr) Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production
CN101494212A (zh) 焊垫结构、包括该焊垫结构的半导体器件及其制造方法
CN103187400A (zh) 硅通孔检测结构及检测方法
Kim et al. High-frequency through-silicon Via (TSV) failure analysis
US9087805B2 (en) Semiconductor test and monitoring structure to detect boundaries of safe effective modulus
US7489038B2 (en) Design of BEOL patterns to reduce the stresses on structures below chip bondpads
US9601424B2 (en) Interposer and methods of forming and testing an interposer
JP2006084191A (ja) 半導体装置及びその検査方法
KR101960496B1 (ko) 반도체 장치
FR3123147A1 (fr) Boîtier de circuit intégré à puce retournée de type à matrice de billes pour fonctionnement à très haute fréquence.
US10643912B2 (en) Chip package interaction (CPI) back-end-of-line (BEOL) monitoring structure and method
US20130334532A1 (en) Stress gauge comprised of a piezoelectric material for use with integrated circuit products
EP0930652A1 (fr) Portion de métallisation de circuit intégré
FR2957191A1 (fr) Structure de support d'interconnexion electrique pour circuits integres, et procede de fabrication correspondant

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20190607

PLFP Fee payment

Year of fee payment: 3

ST Notification of lapse

Effective date: 20210806