JP2011222861A - 半導体基板および半導体基板の製造方法 - Google Patents

半導体基板および半導体基板の製造方法 Download PDF

Info

Publication number
JP2011222861A
JP2011222861A JP2010092302A JP2010092302A JP2011222861A JP 2011222861 A JP2011222861 A JP 2011222861A JP 2010092302 A JP2010092302 A JP 2010092302A JP 2010092302 A JP2010092302 A JP 2010092302A JP 2011222861 A JP2011222861 A JP 2011222861A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor substrate
bonding pad
inspection wiring
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010092302A
Other languages
English (en)
Other versions
JP5540854B2 (ja
Inventor
Seiji Noma
誠二 野間
Kazuteru Yamauchi
一輝 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2010092302A priority Critical patent/JP5540854B2/ja
Publication of JP2011222861A publication Critical patent/JP2011222861A/ja
Application granted granted Critical
Publication of JP5540854B2 publication Critical patent/JP5540854B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ボンディングワイヤが接続されたボンディングパッドを一面に有する半導体基板において、ワイヤの接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにする。
【解決手段】半導体基板１の内部にてボンディングパッド１０の下部には、当該半導体基板１の特性を検査するための検査用配線４０が設けられており、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。
【選択図】図１

Description

本発明は、荷重および振動を加えることにより接続部材が接続されたボンディングパッドを一面に有する半導体基板、および、そのような半導体基板の製造方法に関し、特に接続部材としてボンディングワイヤを用いた場合に好適である。
一般に、この種の半導体基板としては、基板内部に回路素子を有し、回路素子の上に絶縁層を有し、絶縁層の内部に回路素子用の素子用配線を有し、ボンディングパッドを絶縁層の上に設けた構成のものが提案されている。そして、ボンディングパッドには、接続部材としてのボンディングワイヤを接続してなる。
このボンディングワイヤは、ボンディングパッド上に接触した状態で、荷重を加えつつ振動を印加することにより、当該パッドに接続される。このとき、ボンディングパッドの下部に位置する基板内部、具体的には絶縁層には、接続時の荷重や振動により、クラックが発生し、絶縁層内の素子用配線やその下の回路素子がダメージを受ける恐れがある。
このような場合、一般には、ワイヤボンディング前後で回路素子の特性を測定し、そのワイヤボンディング前後の特性を比較することにより、ワイヤボンディングによるクラックの検出を行っていた。
ここで、従来より、特許文献１には、プローブが接触する検査用電極の下に検査用配線を配置し、プローブ接触時の荷重による基板内部のクラックの発生を検出するようにしたものが提案されている。
特開２００８−２３５４８５号公報
本発明者は、ワイヤボンディング用のボンディングパッドの下部に発生するクラックを検出する方法として、上記特許文献１に記載の方法を適用することを考えた。この場合、具体的には、ボンディングパッドの下の基板内部に、検査用配線を配置し、ワイヤボンディングの荷重や振動により発生するクラックを、検査用配線により検出することが考えられる。
しかし、単にボンディングパッドの下部に検査用配線を設けるという方法では、最もクラックの発生しやすい部位に検査用配線を設けて、精度よくクラック検出を行うことが難しい。また、ボンディングパッドの下部にまんべんなく検査用配線を配置すれば、クラックの検出精度は向上するが、当該パッド下部のスペースが検査用配線に専有され、素子用配線の配置スペースに制約が生じるなどの問題が起こる可能性がある。
そこで、本発明者は、基板内部に回路素子を有し、回路素子の上に絶縁層を有し、絶縁層内部に素子用配線を有し、ボンディングパッドを絶縁層上に設けた構成の半導体基板について、ボンディングパッドにボンディングワイヤを接続した場合に基板内部に発生する応力をシミュレーションした。
その結果、当該基板内部に発生する応力が最大となりやすい部位は、ボンディングパッドのうちワイヤの端部が位置する部位の直下の絶縁層と、ボンディングパッドの下部に位置する絶縁層のうち素子用配線の端部の上部もしくは下部との、２箇所であることがわかった。
このことについては、次のように推定される。ボンディングパッドの直下において、ワイヤ端部を挟んでワイヤ内側に位置する部位はワイヤ接続時の荷重や振動による変形が生じるが、ワイヤ外側に位置する部位はそのような変形が起こらないので、当該ワイヤ端部に位置する部位では変位の差が大きくなり、結果、応力が最大となると考えられる。一方、素子用配線の端部については、当該配線端部の角部が存在し、その角部に応力が集中しやすくなるため、応力が最大となると考えられる。
なお、このような問題は、ボンディングワイヤだけに限らず、たとえば電子部品などの接続に用いられるバンプなど、荷重および振動を加えることによりボンディングパッドに接続される接続部材であれば、同様に発生するものと推定される。
本発明は、上記問題に鑑みてなされたものであり、荷重および振動を加えることにより接続部材が接続されたボンディングパッドを一面に有する半導体基板において、接続部材の接続によるボンディングパッド下部のクラックの発生を適切に検出できるようにすることを目的とする。
上記目的を達成するため、請求項１に記載の発明では、荷重および振動を加えることにより接続部材（７０）が接続されたボンディングパッド（１０）を一面に有する半導体基板において、当該基板内部にてボンディングパッド（１０）の下部には、当該半導体基板の特性を検査するための検査用配線（４０）が設けられており、検査用配線（４０）は、ボンディングパッド（１０）のうち接続部材（７０）の端部が位置する部位の直下に配置されていることを特徴とする。
それによれば、基板内部のうち、接続部材（７０）の接続時に最も応力が大きくクラックが生じやすい接続部材（７０）の端部の直下に、検査用配線（４０）を配置しているから、接続部材（７０）の接続によるボンディングパッド（１０）下部のクラックの発生を適切に検出することが可能となる。
また、請求項２に記載の発明では、請求項１に記載の半導体基板において、検査用配線（４０）は、ボンディングパッド（１０）のうち接続部材（７０）の中央部が位置する部位よりも接続部材（７０）の端部が位置する部位の直下に集中するように偏って配置されていることを特徴とする。
それによれば、半導体基板の内部にて、ボンディングパッド（１０）のうち接続部材（７０）の中央部が位置する部位の直下には、素子用配線（３０）などを配置するスペースが生じやすくなり、好ましい。
請求項３に記載の発明では、荷重および振動を加えることにより接続部材（７０）が接続されたボンディングパッド（１０）を一面に有する基板であって、当該基板内部に回路素子（２０）を有し、回路素子（２０）の上に絶縁層（５０）を有し、絶縁層（５０）の内部に回路素子用の素子用配線（３０）を有し、ボンディングパッド（１０）は絶縁層（５０）の上に設けられている半導体基板において、絶縁層（５０）の内部にてボンディングパッド（１０）の下部には、当該半導体基板の特性を検査するための検査用配線（４０）が設けられており、さらに、検査用配線（４０）は、素子用配線（３０）の端部の上部もしくは下部に位置し、素子用配線（３０）の端部と重なるように配置されていることを特徴とする。
それによれば、基板内部のうち、接続部材（７０）の接続時に最も応力が大きくクラックが生じやすい素子用配線（３０）の端部の直上もしくは直下に、検査用配線（４０）を配置しているから、接続部材（７０）の接続によるボンディングパッド（１０）下部のクラックの発生を適切に検出することが可能となる。
また、請求項４に記載の発明では、請求項３に記載の半導体基板において、絶縁層（５０）は、第１の層（５１）と、当該第１の層（５１）とは材質が異なり且つ当該第１の層（５１）よりも機械的強度の弱い第２の層（５２）とよりなり、検査用配線（４０）は、第２の層（５２）の内部もしくは近傍に位置していることを特徴とする。
それによれば、検査用配線（４０）は、絶縁層（５０）のうちでも機械的強度が弱くクラックが発生しやすい第２の層（５２）にクラックが発生したとき、そのクラックの影響を受けやすい位置にあるため、当該第２の層（５２）のクラックを検出することが容易になる。
また、請求項５に記載の発明では、請求項３または４に記載の半導体基板において、検査用配線（４０）および素子用配線（３０）は膜状のものであり、検査用配線（４０）は素子用配線（３０）よりも薄いものであることを特徴とする。
検査用配線（４０）が厚いものであると、素子用配線（３０）と同様の理由で配線端部に応力が集中し、クラックが生じやすくなるが、検査用配線（４０）を素子用配線（３０）よりもうすくすれば、そのような問題を極力抑制することが可能となる。
ここで、請求項６に記載の発明のように、請求項１ないし５のいずれか１つに記載の半導体基板において、検査用配線（４０）を、同一平面上にてジグザグ形状または蛇行形状をなすものにすれば、検査用配線（４０）と発生したクラックとが重なりやすくなり、クラック検出精度の向上につながる。
また、請求項７に記載の発明のように、請求項１ないし６のいずれか１つに記載の半導体基板においては、接続部材は、ボンディングワイヤ（７０）とすることができる。
請求項８に記載の発明では、ボンディングパッド（１０）を一面に有し、このボンディングパッド（１０）に対して荷重および振動を加えることにより接続部材（７０）を接続してなる半導体基板の製造方法において、ボンディングパッド（１０）を有するとともに、ボンディングパッド（１０）のうち接続部材（７０）の端部が位置する予定の部位の直下に、当該半導体基板の特性を検査するための検査用配線（４０）が配置された半導体よりなる基板（１）を用意し、ボンディングパッド（１０）に接続部材（７０）を接続する前および後に、検査用配線（４０）の電気特性を測定する工程を行うことを特徴としている。
それによれば、基板内部のうち、接続部材（７０）の接続時に最も応力が大きくクラックが生じやすい接続部材（７０）の端部の直下に、検査用配線（４０）を配置しており、接続部材（７０）の接続前と接続後に検査用配線（４０）の電気特性を測定するから、接続部材（７０）の接続によるボンディングパッド（１０）下部のクラックの発生を適切に検出することが可能となる。
請求項９に記載の発明では、ボンディングパッド（１０）を一面に有し、このボンディングパッド（１０）に対して荷重および振動を加えることにより接続部材（７０）を接続してなる基板であって、当該基板内部に回路素子（２０）を有し、回路素子（２０）の上に絶縁層（５０）を有し、絶縁層（５０）の内部に回路素子用の素子用配線（３０）を有し、ボンディングパッド（１０）は絶縁層（５０）の上に設けられている半導体基板の製造方法において、ボンディングパッド（１０）、回路素子（２０）、絶縁層（５０）、素子用配線（３０）を有するとともに、ボンディングパッド（１０）の直下に位置する絶縁層（５０）の内部のうち素子用配線（３０）の端部の上部もしくは下部に、当該半導体基板の特性を検査するための検査用配線（４０）が、素子用配線（３０）の端部と重なるように配置されている半導体よりなる基板（１）を用意し、ボンディングパッド（１０）に接続部材（７０）を接続する前および後に、検査用配線（４０）の電気特性を測定する工程を行うことを特徴している。
それによれば、基板内部のうち、接続部材（７０）の接続時に最も応力が大きくクラックが生じやすい素子用配線（３０）の端部の直上もしくは直下に、検査用配線（４０）を配置しており、接続部材（７０）の接続前と接続後に検査用配線（４０）の電気特性を測定するから、接続部材（７０）の接続によるボンディングパッド（１０）下部のクラックの発生を適切に検出することが可能となる。
ここで、請求項１０に記載の発明のように、請求項８または９に記載の半導体基板の製造方法においては、接続部材は、ボンディングワイヤ（７０）とすることができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の第１実施形態に係る半導体基板の要部を示す図であり、（ａ）は概略平面図、（ｂ）は概略断面図である。 本発明の第２実施形態に係る半導体基板の要部を示す概略平面図である。 第２実施形態の他の例としての半導体基板の要部を示す概略平面図である。 本発明の第３実施形態に係る検査用配線の平面形状を示す図である。 本発明の第４実施形態に係る半導体基板の要部を示す概略断面図である。 本発明の第５実施形態に係る半導体基板の要部を示す概略断面図である。 本発明の第６実施形態に係る検査用配線の平面形状を示す概略平面図である。 第６実施形態の他の例としての検査用配線の平面形状を示す概略平面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体基板１の要部を示す図であり、（ａ）は概略平面図、（ｂ）は概略断面図である。なお、図１において（ａ）は（ｂ）の上面図であり、ボンディングパッド１０の部分を示すとともに、その下に位置する検査用配線４０を透過して示している。
本実施形態の半導体基板１は、大きくは、ボンディングパッド１０を一面に有する基板であって、当該基板内部にてボンディングパッド１０の下部に、回路素子２０、この回路素子２０用の素子配線３０、および、検査用配線４０を備えて構成されている。
具体的には、回路素子２０はシリコン半導体よりなり、半導体プロセスにより形成されたトランジスタなどの素子である。この回路素子２０の上、すなわち回路素子２０よりも半導体基板１の一面側には、絶縁層５０が設けられている。
この絶縁層５０は、半導体基板１の一面側の表層部を構成するものであり、ＴＥＯＳやＳＯＧ（スピンオングラス）などの電気絶縁性の絶縁膜が積層されてなる一般的なものである。
また、素子用配線３０および検査用配線４０は、この絶縁層５０の内部に形成されているが、これら配線３０、４０は、上記各絶縁膜の層間配線としてスパッタやＣＶＤなどにより形成されている。
素子用配線３０は、スパッタやＣＶＤなどにより形成されたＡｌなどよりなり、絶縁層５０に形成されたビアホール６０を介して回路素子２０に電気的に接続されている。ここで、回路素子２０には、高濃度不純物領域としてのコンタクト層２１が形成されており、このコンタクト層２１にてビアホール６０との電気的接続がなされている。
ビアホール６０は、スパッタやＣＶＤなどにより形成されたＡｌやＷ（タングステン）などよりなる。そして、素子用配線３０は、半導体基板１の一面に設けられた図示しない電極などに導通して外部との接続が成されるようになっている。
また、ボンディングパッド１０は、半導体基板１の一面すなわち絶縁層５０の表面上に設けられており、一般的なＡｌなどよりなるものである。ここでは、ボンディングパッド１０は平面矩形をなしている。
そして、このボンディングパッド１０上には、ＡｌやＡｕなどよりなるボンディングワイヤ７０の一端が接続されている。このボンディングワイヤ７０は接続部材として構成され、一般的なワイヤボンディング法により荷重および超音波などの振動を加えることにより形成されたものである。そして、このワイヤ７０の図示しない他端は、たとえば半導体基板１の一面上の電極や電子部品、あるいは外部の部材などに接続されている。
ここで、検査用配線４０は、半導体基板１の内部にてボンディングパッド１０の下部に設けられている。具体的には、検査用配線４０は、絶縁層５０の内部にてボンディングパッド７０の下部に設けられている。この検査用配線４０は、半導体基板１の特性を検査するための配線であり、スパッタやＣＶＤなどにより形成されたＡｌやＣｒＳｉなどよりなる。
さらに、図１に示されるように、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の端部が位置する部位の直下に配置されている。ここで、図１には、ボンディングワイヤ７０の端部に相当する部位を、点ハッチングが施された円形枠７１として表している。
図１（ａ）では、検査用配線４０は、ボンディングパッド１０の直下の部位にて折り返し形状に配置されている。そして、検査用配線４０においてボンディングパッド１０の直下から外れて位置する部位である両引き出し部４１、４２は、電流計Ｋ１に接続されることにより、検査用配線４０の抵抗値が測定可能となっている。
なお、この場合、両引き出し部４１、４２を、半導体基板１に形成された別々の図示しない検査用パッドに導通させ、当該２個の検査用パッドを介して電流計Ｋ１に接続するようにすればよい。
さらに、それ以外にも、たとえば一方の引き出し部４１については、ボンディングパッド１０に導通させ、ボンディングパッド１０を検査用パッドとして兼用するようにすれば、検査用パッドの数を減らすことができる。つまり、検査用配線４０はボンディングパッド１０と導通していてもよい。
さらに、図１（ｂ）に示されるように、基板内部すなわち絶縁層５０内部において、検査用配線４０は、ボンディングワイヤ７０の端部が位置する部位の直下の部位に位置するとともに、素子用配線３０の端部の上部に位置し、素子用配線３０の端部と重なるように配置されている。この場合も、検査用配線４０は素子用配線３０とは電気的に絶縁されていてもよいし、導通していてもよい。
また、図１（ｂ）に示されるように、検査用配線４０および素子用配線３０は膜状のものであるが、検査用配線４０は素子用配線３０よりも薄いものとされている。具体的には、たとえば素子用配線３０の厚さは０．５μｍ程度、検査用配線４０の厚さは０．０５μｍ程度であり、検査用配線４０は素子用配線３０の１／１０以下の薄さとされる。
このように、本実施形態の半導体基板１は、接続部材としてのボンディングワイヤ７０が接続されたボンディングパッド１０を一面に有する基板であって、当該基板内部に回路素子２０を有し、回路素子２０の上に絶縁層５０を有し、絶縁層５０の内部に素子用配線３０および検査用配線４０を有し、ボンディングパッド１０は絶縁層５０の上に設けられているものである。
そして、基板内部のうち、ボンディングワイヤ７０の接続時に最も応力が大きくクラックが生じやすいボンディングワイヤ７０の端部の直下に、検査用配線４０を配置しているから、ボンディングワイヤ７０の接続によるボンディングパッド１０下部のクラックの発生を適切に検出することが可能となる。
この場合の検査方法は次のとおりである。ボンディングパッド１０を有するとともに、ボンディングパッド１０のうちワイヤ７０の端部が位置する予定の部位の直下に、検査用配線４０が配置された半導体よりなる基板１を用意する。つまり、上記図１においてボンディングワイヤ７０の接続前の状態の半導体基板１を、半導体プロセスにより作製し、用意する。
そして、この基板１に対して、ボンディングパッド１０にボンディングワイヤ７０を接続する前および接続した後に、検査用配線４０の電気特性を測定する工程を行う。具体的には、上記図１において、電流計Ｋ１により、検査用配線４０の両引き出し部４１、４２間の抵抗値を測定する。
このとき、絶縁層５０の検査用配線４０近傍にクラックが発生すると、そのクラックは検査用配線４０までのびて検査用配線４０にダメージを与える。そのため、検査用配線４０の抵抗値が変化する。そして、ワイヤ７０の接続前後の抵抗値を比較して、抵抗値が変化していればクラックが発生したと判定し、当該変化が無ければクラックの発生は無いと判定する。
つまり、最も応力が大きくなりがちなワイヤ７０の直下の部位にてクラックが発生しなければ、それ以外の部位では、クラックが発生する可能性は極力低い。そして、本実施形態では、当該ワイヤ７０の直下の部位に検査用配線４０を設けているため、ワイヤ７０の接続によるボンディングパッド１０下部のクラック発生の有無を適切に精度よく検出できるのである。
また、本実施形態の半導体基板１では、検査用配線４０は、素子用配線３０の端部の上部に位置し、素子用配線３０の端部と重なるように配置されることによって、基板内部のうち、ワイヤ接続時に最も応力が大きくクラックが生じやすい素子用配線３０の端部の直上に、検査用配線４０が配置されている。そのため、ワイヤ７０の接続によるボンディングパッド１０下部のクラックの発生を適切に検出することが可能となる。
この場合の検査方法は次のとおりである。ボンディングパッド１０、回路素子２０、絶縁層５０、素子用配線３０を有するとともに、ボンディングパッド１０の直下に位置する絶縁層５０の内部のうち素子用配線３０の端部の上部に、検査用配線４０が素子用配線３０の端部と重なるように配置されている半導体よりなる基板１を用意する。つまり、上記図１においてボンディングワイヤ７０の接続前の状態の半導体基板１を、半導体プロセスにより作製し、用意する。
そして、この基板１に対して、ボンディングパッド１０にボンディングワイヤ７０を接続する前および接続した後に、検査用配線４０の電気特性を測定する工程を行う。具体的には、上記同様に、電流計Ｋ１による検査用配線４０の抵抗値を測定し、ワイヤ７０の接続前後の抵抗値を比較してクラックの有無を判定する。
この場合も、最も応力が大きくなりがちな素子用配線３０の端部近傍にてクラックが発生しなければ、それ以外の部位では、クラックが発生する可能性は極力低い。そのため、本実施形態によれば、ワイヤ７０の接続によるボンディングパッド１０下部のクラック発生の有無を適切に精度よく検出できるのである。
また、上記課題の欄にて述べたように、ワイヤ７０の接続時に基板内部に発生する応力が最大となりやすい部位は、ボンディングパッド１０の下部に位置する絶縁層５０のうち素子用配線３０の端部の上部もしくは下部である。
そのため、ここでは図示しないが、上記図１とは逆に、検査用配線４０は、素子用配線３０の端部の下部に位置して素子用配線３０の端部と重なるように配置されていてもよい。もちろん、検査用配線４０は、素子用配線３０の端部の上部と下部の両方に位置して素子用配線３０の端部と重なるように配置されていてもよい。そして、これら場合の検査方法についても、上記方法と同様に、ワイヤ７０接続前後で検査用配線４０の電気特性を測定すればよい。
このように、本実施形態によれば、ワイヤ７０の接続前後で検査用配線４０の電気特性を測定することにより、ワイヤ７０端部の直下の部位に発生するクラック、および、素子用配線３０端部の直上もしくは直下の部位に発生するクラックを検出することができる。つまり、本実施形態によれば、最もクラックが発生しやすい部位のクラックを検出できる半導体基板１、および、そのような半導体基板１の製造方法が提供される。
また、本実施形態では、上述したように、検査用配線４０および素子用配線３０は膜状のものであり、検査用配線４０は素子用配線３０よりも薄いものとしている。検査用配線４０が厚いものであると、素子用配線３０と同様の理由で配線端部に応力が集中し、クラックが生じやすくなるが、検査用配線４０を素子用配線３０よりもうすくすれば、そのような問題を極力抑制することが可能となる。
（第２実施形態）
図２は、本発明の第２実施形態に係る半導体基板の要部を示す概略平面図である。本実施形態は、上記第１実施形態に比べて、検査用配線４０の配置形態が相違するものであり、ここでは、その相違点を中心に述べることとする。
図２に示されるように、本実施形態では、上記図１に比べて、検査用配線４０は、ボンディングパッド１０のうちボンディングワイヤ７０の中央部が位置する部位よりも当該ワイヤ７０の端部が位置する部位の直下に集中するように偏って配置されている。
つまり、配線の単位面積あたりの密度である配線密度について、本実施形態では、上記図１に比べて、検査用配線４０の配線密度がワイヤ７０の端部の方がワイヤ７０の中央部よりも大きいものとなっている。ここでは、検査用配線４０は、ワイヤ７０の端部に沿って平面的にジグザク状の円形をなして配置されている。
それによれば、半導体基板の内部にて、ボンディングパッド１０のうちボンディングワイヤ７０の中央部が位置する部位の直下に、素子用配線３０などを配置するスペースが生じやすくなる。
そして、図２に示されるように、当該ワイヤ中央部にも素子用配線３０を配置することが可能となる。なお、図２において、ワイヤ中央部の素子用配線３０は、ビアホールなどを介して検査用配線４０を跨ぎ、ワイヤ７０の端部の外側に延びている。
また、検査用配線４０を引き回すと配線抵抗が高くなり、検出感度が低下する恐れがあるので、図２に示されるように、検査用配線４０のうちの必要部分以外、すなわちワイヤ７０の端部の直下に位置する部位以外は、配線幅を太くして検査用配線４０全体の抵抗を低くしている。具体的には、検査用配線４０の引き出し部４１、４２をそれ以外に比べて幅広としている。
図３は、本実施形態の他の例としての半導体基板の要部を示す概略平面図である。上記図２では、検査用配線４０は、ワイヤ７０の端部に沿った平面的にジグザク状の円形をなすものであったが、このように、一般的な円形をなすものであってもよい。
（第３実施形態）
図４は、本発明の第３実施形態に係る検査用配線４０の平面形状を示す図である。図４（ａ）では検査用配線４０は、同一平面上にて直線状のものが折り返された形状をなすが、図４（ｂ）では検査用配線４０は、検査用配線４０は、同一平面上にてジグザグのものが折り返された形状をなしている。
図４に示されるように、クラックＣは平面的には直線形状となって発生するが、図４（ａ）のように直線状の検査用配線４０の場合、クラックＣと検査用配線４０とが重ならない位置となる場合がある。
それに対して、ジグザク形状の検査用配線４０とすれば、検査用配線４０とクラックＣとが重なりやすくなり、クラック検出精度の向上につながる。なお、検査用配線４０が同一平面上にて蛇行形状をなすものである場合も、当該ジグザク形状の場合と同様の効果が得られることは明らかである。
（第４実施形態）
図５は、本発明の第４実施形態に係る半導体基板の要部を示す概略断面図である。このように、素子用配線３０が、基板の厚さ方向すなわち絶縁層５０の厚さ方向に重ねて配置されている場合、検査用配線４０は、絶縁層５０内部にて上下の素子用配線３０の間に位置して素子用配線３０の端部と重なるように配置されていてもよい。
この場合の検査方法についても、上記方法と同様に、ワイヤ７０接続前後で検査用配線４０の電気特性を測定すればよく、それによれば、応力集中箇所Ｐである素子用配線３０端部の直上もしくは直下の部位に発生するクラックを検出することができる。
（第５実施形態）
図６は、本発明の第５実施形態に係る半導体基板の要部を示す概略断面図である。本実施形態では、絶縁層５０は、第１の層５１と当該第１の層５１とは材質が異なり当該第１の層５１よりも機械的強度の弱い第２の層５２とよりなる。
第１の層５１と第２の層５２の材質は特に限定するものではないが、たとえば、第１の層５１としてはＣＶＤよりなるＴＥＯＳ膜が挙げられ、第２の層５２としては、凹凸を平坦化するために用いられる一般的なＳＯＧ膜が挙げられる。この場合、検査用配線４０は、素子用配線３０の端部と重なる位置にあるとともに、さらに、第２の層５２の近傍に位置している。
具体的には、図６に示されるように、素子用配線３０の間に厚く形成されている第２の層５２の近傍にまで、検査用配線４０が延びて形成されている。これにより、検査用配線４０は、絶縁層５０のうちでも機械的強度が弱くクラックが発生しやすい第２の層５２にクラックが発生したとき、そのクラックの影響を受けやすい位置にある。
そのため、第２の層５２のクラックを検出することが容易になる。なお、検査用配線４０が第２の層５２の近傍に位置するとは、検査用配線４０が第２の層５２に接した状態も含む。また、検査用配線４０を第２の層５２の内部に位置させても、同様の効果が発揮されることは明らかである。
（第６実施形態）
図７は、本発明の第６実施形態に係る検査用配線４０の平面形状を示す概略平面図である。図７に示されるように、検査用配線４０において、その引き回し長さが大きくなると配線抵抗も大きくなり、検出感度が低下しやすくなる。
そこで、図７では、検査用配線４０の始端の引き出し部４１と終端の引き出し部４６以外に、途中に引き出し部４２〜４５を設け、検査用配線４０を分割して、分割された個々の部分の抵抗値を測定するようにしている。
ここでは、検査用配線４０を、引き出し部４１と４２の間、４２と４３の間、４３と４４の間、４４と４５の間、４５と４６の間の５個の部分Ａ、Ｂ、Ｃ、Ｄ、Ｅに分割し、当該各部分の抵抗値を、各引き出し部間にて測定するようにしている。それにより、検出感度の低下を防止することができる。また、分割することで、検査用配線４０のうちのどの部分Ａ〜Ｆでクラックが発生しているかの特定が容易になる。
また、図８は、本実施形態の他の例としての検査用配線４０の平面形状を示す概略平面図である。上記図７に示されるように、検査用配線４０の両端および途中に複数個の引き出し部４１〜４６を設けた場合、それに対応して図示しない検査用パッドも複数個、半導体基板に設ける必要がある。そうすると、この検査用パッドの配置スペースの分、基板サイズが大きくなるなどの問題が生じる。
そこで、図８のように、たとえばダイオード２００、２０１を用いることで、図７に比べて検査用パッドの数を減らすことができる。たとえば、検査用配線４０の始端側から３番目までの引き出し部４１、４２、４３までを例にとって述べる。
この例では、始端側から１番目の引き出し部４１と３番目の引き出し部４３を共通の１個の第１の検査用パッド１００に接続し、２番目の引き出し部４２を別の第２の検査用パッド１０１に接続している。さらに、１番目の引き出し部４１に第１のダイオード２００を介在させ、３番目の引き出し部４３には、第１のダイオード２００とは逆方向に第２のダイオード２０１を介在させている。
このとき、両検査用パッド１００、１０１間を、電流計を介して接続し、第１の検査用パッド１００を正極、第２の検査用パッド１０１を負極とすれば、１番目の引き出し部４１と２番目の引き出し部４２との間の抵抗値が測定され、第１の検査用パッド１００を負極、第２の検査用パッド１０１を正極とすれば、３番目の引き出し部４３と２番目の引き出し部４２との間の抵抗値が測定される。
このように、図８の方法によれば、１番目の引き出し部４１と３番目の引き出し部４３との検査用パッドを、１個の第１の検査用パッド１００で兼用することができ、検査用パッドの数を減らすことができる。これと同じことが、検査用配線４０の始端側から４番目から６番目までの引き出し部４４、４５、４６までについても可能である。
こうして、図８のように、ダイオード２００、２０１を用いることで、検査用パッドの数を減らすことができ、結果、半導体基板のサイズの増大を抑制するなどの効果が期待できる。
（他の実施形態）
なお、検査用配線４０については、基板内部のうち素子用配線３０の端部の直上または直下の部位にあるが、ワイヤ７０の端部の直下の部位には無い構成でもよい。この場合、ワイヤ７０の接続前後で検査用配線４０の電気特性を測定すれば、素子用配線３０端部の直上および直下の部位に発生するクラックは検出できる。
また、検査用配線４０については、基板内部のうちワイヤ７０の端部の直下の部位にはあるが、素子用配線３０の端部の直上および直下の部位には無い構成であってもよい。この場合、ワイヤ７０の接続前後で検査用配線４０の電気特性を測定すれば、ワイヤ７０端部の直下の部位に発生するクラックは検出できる。なお、これら各部３０、７０の直下、直上の部位とは、半導体基板１の一面と垂直方向に沿った下方、上方に当該各部３０、７０が投影される部位を意味する。
また、上記各実施形態では、検査用配線４０の電気特性として抵抗値を測定したが、それ以外にも、たとえば上記特許文献１と同様に、検査用配線４０の電気特性として容量値、耐圧、リーク電流の中から選択されたものを測定するようにしてもよい。
また、接続部材としては、ワイヤボンディングにより荷重および振動を加えて接続されるボンディングワイヤ７０に限定されることは無く、荷重および振動を加えて接続されるものであれば、たとえば、電子部品に設けた金や銅などのバンプであってもよい。
また、上記各図に示した例では、ボンディングパッド１０は平面矩形のものであったが、その平面形状は特に限定するものではなく、たとえば四角形以外の多角形であったり、円形であってもかまわない。
１０ ボンディングパッド
２０ 回路素子
３０ 素子用配線
４０ 検査用配線
５０ 絶縁層
５１ 絶縁層としての第１の層
５２ 絶縁層としての第２の層
７０ ボンディングワイヤ

Claims (10)

  1. 荷重および振動を加えることにより接続部材（７０）が接続されたボンディングパッド（１０）を一面に有する半導体基板において、
    当該基板内部にて前記ボンディングパッド（１０）の下部には、当該半導体基板の特性を検査するための検査用配線（４０）が設けられており、
    前記検査用配線（４０）は、前記ボンディングパッド（１０）のうち前記接続部材（７０）の端部が位置する部位の直下に配置されていることを特徴とする半導体基板。
  2. 前記検査用配線（４０）は、前記ボンディングパッド（１０）のうち前記接続部材（７０）の中央部が位置する部位よりも前記接続部材（７０）の端部が位置する部位の直下に集中するように偏って配置されていることを特徴とする請求項１に記載の半導体基板。
  3. 荷重および振動を加えることにより接続部材（７０）が接続されたボンディングパッド（１０）を一面に有する基板であって、当該基板内部に回路素子（２０）を有し、前記回路素子（２０）の上に絶縁層（５０）を有し、前記絶縁層（５０）の内部に前記回路素子用の素子用配線（３０）を有し、前記ボンディングパッド（１０）は前記絶縁層（５０）の上に設けられている半導体基板において、
    前記絶縁層（５０）の内部にて前記ボンディングパッド（１０）の下部には、当該半導体基板の特性を検査するための検査用配線（４０）が設けられており、
    さらに、前記検査用配線（４０）は、前記素子用配線（３０）の端部の上部もしくは下部に位置し、前記素子用配線（３０）の端部と重なるように配置されていることを特徴とする半導体基板。
  4. 前記絶縁層（５０）は、第１の層（５１）と、当該第１の層（５１）とは材質が異なり且つ当該第１の層（５１）よりも機械的強度の弱い第２の層（５２）とよりなり、
    前記検査用配線（４０）は、前記第２の層（５２）の内部もしくは近傍に位置していることを特徴とする請求項３に記載の半導体基板。
  5. 前記検査用配線（４０）および前記素子用配線（３０）は膜状のものであり、前記検査用配線（４０）は前記素子用配線（３０）よりも薄いものであることを特徴とする請求項３または４に記載の半導体基板。
  6. 前記検査用配線（４０）は、同一平面上にてジグザグ形状または蛇行形状をなすものであることを特徴とする請求項１ないし５のいずれか１つに記載の半導体基板。
  7. 前記接続部材は、ボンディングワイヤ（７０）であることを特徴とする請求項１ないし６のいずれか１つに記載の半導体基板。
  8. ボンディングパッド（１０）を一面に有し、このボンディングパッド（１０）に対して荷重および振動を加えることにより接続部材（７０）を接続してなる半導体基板の製造方法において、
    前記ボンディングパッド（１０）を有するとともに、前記ボンディングパッド（１０）のうち前記接続部材（７０）の端部が位置する予定の部位の直下に、当該半導体基板の特性を検査するための検査用配線（４０）が配置された半導体よりなる基板（１）を用意し、
    前記ボンディングパッド（１０）に前記接続部材（７０）を接続する前および後に、前記検査用配線（４０）の電気特性を測定する工程を行うことを特徴とする半導体基板の製造方法。
  9. ボンディングパッド（１０）を一面に有し、このボンディングパッド（１０）に対して荷重および振動を加えることにより接続部材（７０）を接続してなる基板であって、当該基板内部に回路素子（２０）を有し、前記回路素子（２０）の上に絶縁層（５０）を有し、前記絶縁層（５０）の内部に前記回路素子用の素子用配線（３０）を有し、前記ボンディングパッド（１０）は前記絶縁層（５０）の上に設けられている半導体基板の製造方法において、
    前記ボンディングパッド（１０）、前記回路素子（２０）、前記絶縁層（５０）、前記素子用配線（３０）を有するとともに、前記ボンディングパッド（１０）の直下に位置する前記絶縁層（５０）の内部のうち前記素子用配線（３０）の端部の上部もしくは下部に、当該半導体基板の特性を検査するための検査用配線（４０）が、前記素子用配線（３０）の端部と重なるように配置されている半導体よりなる基板（１）を用意し、
    前記ボンディングパッド（１０）に前記接続部材（７０）を接続する前および後に、前記検査用配線（４０）の電気特性を測定する工程を行うことを特徴とする半導体基板の製造方法。
  10. 前記接続部材は、ボンディングワイヤ（７０）であることを特徴とする請求項８または９に記載の半導体基板の製造方法。
JP2010092302A 2010-04-13 2010-04-13 半導体基板 Expired - Fee Related JP5540854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010092302A JP5540854B2 (ja) 2010-04-13 2010-04-13 半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010092302A JP5540854B2 (ja) 2010-04-13 2010-04-13 半導体基板

Publications (2)

Publication Number Publication Date
JP2011222861A true JP2011222861A (ja) 2011-11-04
JP5540854B2 JP5540854B2 (ja) 2014-07-02

Family

ID=45039421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010092302A Expired - Fee Related JP5540854B2 (ja) 2010-04-13 2010-04-13 半導体基板

Country Status (1)

Country Link
JP (1) JP5540854B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3074609A1 (fr) * 2017-12-06 2019-06-07 Stmicroelectronics (Crolles 2) Sas Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084191A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2006148001A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084191A (ja) * 2004-09-14 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその検査方法
JP2006148001A (ja) * 2004-11-24 2006-06-08 Matsushita Electric Ind Co Ltd 半導体装置
JP2009049269A (ja) * 2007-08-22 2009-03-05 Seiko Epson Corp 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3074609A1 (fr) * 2017-12-06 2019-06-07 Stmicroelectronics (Crolles 2) Sas Capteur de fissure dans un plot de soudure, et procede de controle de qualite de production
US11018096B2 (en) 2017-12-06 2021-05-25 Stmicroelectronics (Crolles 2) Sas Crack sensor for sensing cracks in a solder pad, and method for production quality control
US11908809B2 (en) 2017-12-06 2024-02-20 Stmicroelectronics (Crolles 2) Sas Crack sensor for sensing cracks in a solder pad, and method for production quality control

Also Published As

Publication number Publication date
JP5540854B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP4242336B2 (ja) 半導体装置
JP5779662B2 (ja) 力学量測定装置
US9646954B2 (en) Integrated circuit with test circuit
US7498680B2 (en) Test structure
JP2007305763A (ja) 半導体装置
JP2010129959A (ja) チップを有する半導体装置
CN106663511A (zh) 分流电阻器
JP7099158B2 (ja) 模擬素子及び抵抗素子の不良検査方法
US20050212141A1 (en) Semiconductor appartus
US20040043656A1 (en) Test structure
JP5540854B2 (ja) 半導体基板
JP2010281625A (ja) 半導体チップの検査方法
JP4967924B2 (ja) 半導体装置
JP5370250B2 (ja) 半導体装置の製造方法
JP2008028274A (ja) 半導体装置の製造方法
JP4661601B2 (ja) 半導体装置及びその検査方法
JP5428002B2 (ja) チェックパターン及び実装評価装置
TWI221527B (en) Semiconductor device
KR100638042B1 (ko) 캘빈 저항 검사용 패턴 및 이 패턴이 형성된 반도체 장치
JP2016146415A (ja) 半導体装置および車載用制御装置
JP4872468B2 (ja) 半導体装置
JP6766881B2 (ja) 半導体装置
US20150108997A1 (en) Inspection apparatus and inspection method
JP2008218810A (ja) 半導体装置およびその試験方法
JP2006148001A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140408

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140421

LAPS Cancellation because of no payment of annual fees