KR100854927B1 - 반도체 소자 및 그 제조방법 - Google Patents
반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100854927B1 KR100854927B1 KR1020060082548A KR20060082548A KR100854927B1 KR 100854927 B1 KR100854927 B1 KR 100854927B1 KR 1020060082548 A KR1020060082548 A KR 1020060082548A KR 20060082548 A KR20060082548 A KR 20060082548A KR 100854927 B1 KR100854927 B1 KR 100854927B1
- Authority
- KR
- South Korea
- Prior art keywords
- inductor
- cell
- semiconductor device
- inductor cell
- terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 claims abstract description 32
- 239000002184 metal Substances 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/10—Inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명에 따른 반도체 소자는, 인덕터 셀이 형성된 인덕터 소자와, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자와, 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 연결전극을 포함한다.
또한 본 발명에 의하면 인덕터 소자는, 반도체 기판 위에 형성된 인덕터 셀과, 인덕터 셀과 연결된 제 1 단자와, 인덕터 셀과 연결된 제 2 단자를 포함한다.
또한 본 발명에 의하면, 연결전극은 제 1 단자 및 제 2 단자를 통하여 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 의하면 제 2 소자는, 반도체 기판에 트랜지스터가 형성된 트랜지스터층과, 트랜지스터층 위에 형성된 적어도 하나의 메탈층을 포함한다.
또한 본 발명에 따른 반도체 소자 제조방법은, 인덕터 셀이 형성된 인덕터 소자와 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자를 제공하는 단계와, 인덕터 소자와 제 2 소자가 동일 평면에 위치되도록 배치하고 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 단계를 포함한다.
또한 본 발명에 의하면, 인덕터 셀과 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결된다.
Description
도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면.
도 3 및 도 4는 SbI(System by Interconnection)의 개념을 설명하기 위한 도면.
도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 소자를 개념적으로 나타낸 도면.
도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 소자를 개념적으로 나타낸 도면.
도 7은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
21... RF 소자 회로부층 23... 인덕터층
31... 제 1 소자 33... 제 2 소자
35... 연결전극 100... 인덕터 소자
110... 제 1 단자 120... 제 2 단자
130... 인덕터 셀 300... 연결전극
500... 제 2 소자 510... 트랜지스터층
520... 제 1 메탈층 530... 제 2 메탈층
540... 제 3 메탈층
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 인덕터(Inductor)는 고주파의 수신/발신을 위한 회로의 한 요소(element)로서, 회로 내에서 코일과 같은 역할을 수행한다. 그리고, 반도체 제조 공정에서는 인덕터는 도 1에 나타낸 바와 같이 일반적으로 나선(spiral) 형태의 금속 패턴으로 구현된다. 도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면이다.
이러한 인덕터는 무선통신 시장의 확대와 더불어 부상하고 있는 RF 소자 및 아날로그 소자에 필수적으로 사용되며, 그 특성은 충실도(Quality factor; Q)로 나타내어진다.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면이다.
종래 인덕터가 구비된 반도체 소자는 일반적으로 인덕터층(21)이 RF 소자 회 로부층(23) 위에 형성된다. 인덕터를 제외하고, 필요한 금속배선 공정이 모두 진행된 RF 소자 회로부층(23) 위에 인덕터층(21)을 형성한다.
그런데 상기 인덕터층(21)을 이루는 금속막의 두께가 두껍기 때문에 공정에 있어 많은 어려움이 발생된다. 또한 상기 인덕터층(21)이 형성되는 기판 하부에 트랜지스터와 금속배선이 이미 형성되어 있기 때문에 공정 조건이 까다롭게 요구된다. 상기 인덕터층(21)을 제조하는 공정에서 오류가 발생되는 경우에는 기판 하부에 형성되어 있는 소자도 쓸 수 없게 되는 문제점이 발생된다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자는, 인덕터 셀이 형성된 인덕터 소자; 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자; 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극; 을 포함한다.
또한 본 발명에 의하면 상기 인덕터 소자는, 반도체 기판 위에 형성된 인덕터 셀; 상기 인덕터 셀과 연결된 제 1 단자; 상기 인덕터 셀과 연결된 제 2 단자; 를 포함한다.
또한 본 발명에 의하면, 상기 연결전극은 상기 제 1 단자 및 상기 제 2 단자를 통하여 상기 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 의하면 상기 제 2 소자는, 반도체 기판에 트랜지스터가 형성된 트랜지스터층; 상기 트랜지스터층 위에 형성된 적어도 하나의 메탈층; 을 포함한다.
또한 본 발명에 의하면, 상기 인덕터 셀과 상기 제 1, 제 2 단자는 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
또한 본 발명에 의하면, 상기 인덕터 소자의 상부면과 상기 제 2 소자의 상부면은 그 표면이 동일 높이에 배치된다.
또한 상기 목적을 달성하기 위하여 본 발명에 따른 반도체 소자 제조방법은, 인덕터 셀이 형성된 인덕터 소자와, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자를 제공하는 단계; 상기 인덕터 소자와 상기 제 2 소자가 동일 평면에 위치되도록 배치하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결된다.
또한 본 발명에 의하면, 상기 인덕터 소자를 형성하는 단계는, 반도체 기판에 인덕터 셀을 형성하는 단계; 상기 인덕터 셀에 연결되는 제 1 단자와 제 2 단자를 형성하는 단계; 를 포함한다.
또한 본 발명에 의하면, 상기 연결전극은 상기 제 1 단자 및 상기 제 2 단자를 통하여 상기 인덕터 셀과 전기적으로 연결된다.
또한 본 발명에 의하면, 상기 인덕터 셀과 상기 제 1, 제 2 단자는 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된다.
이와 같은 본 발명에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공할 수 있는 장점이 있다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
본 발명에서는 인덕터 셀이 형성된 제 1 소자와 RF 소자 회로부가 형성된 제 2 소자를 각각 별도로 제조하고, 상기 제 1 소자와 상기 제 2 소자를 연결하여 형성함으로써 인덕터가 구비된 반도체 소자를 효율적으로 제조할 수 있는 방안을 제시하고자 한다. 상기 제 1 소자에 형성된 인덕터 셀과 상기 제 2 소자에 형성된 RF 소자 회로부는 연결전극에 의하여 전기적으로 연결될 수 있게 된다. 여기서 인덕터 셀이란 인덕터가 형성된 영역을 나타낸다. 인덕터 셀 내에는 나선(spiral) 형태의 금속 패턴이 형성될 수 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 실시 예를 상세히 설명한다.
도 3 및 도 4는 SbI(System by Interconnection)의 개념을 설명하기 위한 도 면이다.
SbI(System by Interconnection) 이란, 도 3 및 도 4에 나타낸 바와 같이, 각기 다른 웨이퍼에 제조된 단위 소자들(CPU, SRAM, DRAM, Flash Memory, Logic Devices, Power IC, Control IC, Sensor Chip 등)을 연결전극을 통하여 연결(Metal Interconnection)하여 소자를 집적하는 방법을 말한다.
하나의 예로서 SbI 이란, 제 1 소자(31)와 제 2 소자(33)를 각각 제조하고 연결전극(35)을 통하여 상기 제 1 소자(31)와 제 2 소자(33)를 전기적으로 연결하여 필요 기능을 완성하는 반도체 소자 제조방법을 말한다.
도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 5에 나타낸 바와 같이, 제 1 단자(110), 제 2 단자(120), 인덕터 셀(130)을 포함하는 인덕터 소자(100)를 제조한다.
먼저, 반도체 기판에 절연막을 형성하고 인덕터 셀 및 제 1, 제 2 단자 형성을 위한 패터닝을 수행한다. 식각 공정을 수행한 후, 인덕터 배리어 금속 증착 및 인덕터 금속막 충진을 수행한다. 결과물에 대한 CMP를 수행함으로써 인덕터 셀(130)과 제 1, 제 2 단자(110)(120)를 형성할 수 있게 된다.
이때, 상기 인덕터 셀(130) 및 제 1, 제 2 단자(110)(120)는 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질로 형성될 수 있다. 상기 인덕터 셀(130) 및 제 1, 제 2 단자(110)(120)는 CVD, PVD, 증발(Evaporation), ECP 등 의 방법을 통하여 증착될 수 있다. 또한, 상기 인덕터 셀(130) 및 제 1, 제 2 단자(110)(120)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 인덕터 셀(130) 위에 보호막을 형성한다.
한편, 도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 6에 나타낸 바와 같이, 트랜지스터층(510), 제 1 메탈층(520), 제 2 메탈층(530), 제 3 메탈층(540)을 포함하는 제 2 소자(500)를 제조한다.
상기 트랜지스터층(510)과 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)은 신호처리를 위한 RF 소자 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
이와 같이 제조된 상기 인덕터 소자(100)와 상기 제 2 소자(500)를 도 7에 나타낸 바와 같이 연결하여 집적한다. 도 7은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 인덕터가 구비된 반도체 소자는, 도 7에 나타낸 바와 같이, 인덕터 소자(100), 제 2 소자(500), 연결전극(300)을 포함한다. 상기 연결전극(300)은 상기 인덕터 소자(100)에 형성된 인덕터 셀(130)과 상기 제 2 소자(500)에 형성된 RF 소자 회로부를 연결시킨다. 상기 연결전극(300)은 상기 인덕터 소 자(100)에 형성된 제 1, 제 2 단자(110)(120)를 통하여 상기 인덕터 셀(130)과 전기적으로 연결된다. 상기 연결전극(300)은 RF 소자 회로부를 구성하는 상기 제 3 메탈층(540)을 이루는 최상부 전극과 연결된다.
이와 같이 SbI(System by Interconnection)을 이용하여 인덕터가 구비된 반도체 소자를 제조하는 경우에는 다음과 같은 장점이 발생된다.
인덕터 셀을 제조하기 위한 인덕터 소자 제조공정과, 트랜지스터 및 금속배선 형성을 위한 제 2 소자 제조공정이 각각 별도로 진행됨에 따라, 인덕터 셀 제조를 위한 인덕터 소자 제조공정에 오류가 발생되는 경우에도 트랜지스터 및 금속배선이 형성된 제 2 소자가 폐기되는 것을 방지할 수 있게 된다.
또한 인덕터가 트랜지스터를 비롯한 RF 소자 회로부와 연결전극에 의하여 멀리 떨어진 상태에서 연결 되므로 인덕턴스에 의한 소자의 크로스 토크(cross talk)를 감소시킬 수 있게 된다. 이에 따라, 인덕터가 구비된 RF 반도체 소자의 특성을 향상시킬 수 있게 된다.
또한 인덕터 셀이 형성된 인덕터 소자를 별도로 제조함에 따라, 인덕터의 라이브러리화가 가능하게 된다.
인덕터 셀 공정을 트랜지스터 및 금속배선 제조 공정과 분리하여 진행할 수 있으므로, 인덕터 셀 공정으로부터 영향을 받지 않는 RF 소자 회로부를 형성할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하 면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 장점이 있다.
Claims (11)
- 인덕터 셀이 형성된 인덕터 소자;상기 인덕터 소자와 분리되어 형성되고, 상기 인덕터 소자와 평면 상에 수평적으로 분리되어 배치되며, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자;상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 인덕터 소자는,반도체 기판 위에 형성된 인덕터 셀;상기 인덕터 셀과 연결된 제 1 단자;상기 인덕터 셀과 연결된 제 2 단자;를 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2항에 있어서,상기 연결전극은 상기 제 1 단자 또는 상기 제 2 단자를 통하여 상기 인덕터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 제 2 소자는,반도체 기판에 트랜지스터가 형성된 트랜지스터층;상기 트랜지스터층 위에 형성된 적어도 하나의 메탈층;을 포함하는 것을 특징으로 하는 반도체 소자.
- 제 2항에 있어서,상기 인덕터 셀과 상기 제 1, 제 2 단자는 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성된 것을 특징으로 하는 반도체 소자.
- 제 1항에 있어서,상기 인덕터 소자의 상부면과 상기 제 2 소자의 상부면은 그 표면이 동일 높이에 배치되는 것을 특징으로 하는 반도체 소자.
- 인덕터 셀이 형성된 인덕터 소자와, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 소자를 제공하는 단계;상기 인덕터 소자와 상기 제 2 소자가 동일 평면에 위치되도록 배치하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 7항에 있어서,상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연 결되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 8항에 있어서,상기 인덕터 소자를 형성하는 단계는,반도체 기판에 상기 인덕터 셀을 형성하는 단계;상기 인덕터 셀에 연결되는 제 1 단자와 제 2 단자를 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 9항에 있어서,상기 연결전극은 상기 제 1 단자 또는 상기 제 2 단자를 통하여 상기 인덕터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
- 제 9항에 있어서,상기 인덕터 셀과 상기 제 1, 제 2 단자는 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082548A KR100854927B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체 소자 및 그 제조방법 |
| US11/840,771 US20080054396A1 (en) | 2006-08-29 | 2007-08-17 | Semiconductor Device and Fabricating Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060082548A KR100854927B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080019962A KR20080019962A (ko) | 2008-03-05 |
| KR100854927B1 true KR100854927B1 (ko) | 2008-08-27 |
Family
ID=39150315
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060082548A KR100854927B1 (ko) | 2006-08-29 | 2006-08-29 | 반도체 소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080054396A1 (ko) |
| KR (1) | KR100854927B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980050944A (ko) * | 1996-12-21 | 1998-09-15 | 양승택 | 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674131B2 (en) * | 2000-06-27 | 2004-01-06 | Matsushita Electric Industrial Co., Ltd. | Semiconductor power device for high-temperature applications |
| JP2007049115A (ja) * | 2005-07-13 | 2007-02-22 | Seiko Epson Corp | 半導体装置 |
-
2006
- 2006-08-29 KR KR1020060082548A patent/KR100854927B1/ko not_active IP Right Cessation
-
2007
- 2007-08-17 US US11/840,771 patent/US20080054396A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980050944A (ko) * | 1996-12-21 | 1998-09-15 | 양승택 | 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080054396A1 (en) | 2008-03-06 |
| KR20080019962A (ko) | 2008-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7037800B2 (en) | Radio frequency semiconductor device and method of manufacturing the same | |
| KR100764055B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 칩 스케일 패키지의 제조방법 | |
| CN103545249B (zh) | 形成后钝化互连件的方法 | |
| CN101510536B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102468264B (zh) | 凸起结构、半导体封装件及其制造方法 | |
| US8344478B2 (en) | Inductors having inductor axis parallel to substrate surface | |
| US9041218B2 (en) | Semiconductor device having through electrode and method of fabricating the same | |
| US20080061443A1 (en) | Method of manufacturing semiconductor device | |
| US20090072411A1 (en) | Semiconductor device with conductive interconnect | |
| US20100314714A1 (en) | Integrated circuit device | |
| US6768199B2 (en) | Flip chip type semiconductor device and method of fabricating the same | |
| US11670583B2 (en) | Integrated inductor with a stacked metal wire | |
| US20210066251A1 (en) | Semiconductor chip stack structure, semiconductor package, and method of manufacturing the same | |
| US8173539B1 (en) | Method for fabricating metal redistribution layer | |
| US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
| US7683489B2 (en) | Semiconductor device and fabricating method thereof | |
| CN102543898A (zh) | 一种柱状凸点封装结构 | |
| US6803304B2 (en) | Methods for producing electrode and semiconductor device | |
| KR100777926B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100854927B1 (ko) | 반도체 소자 및 그 제조방법 | |
| US7167072B2 (en) | Method of fabricating inductor and structure formed therefrom | |
| KR100744464B1 (ko) | 집적형 인덕터 및 그 제조방법 | |
| KR20080018052A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100896841B1 (ko) | 반도체 소자 제조시 본드 패드 형성방법 | |
| KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110719 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20120726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |