KR19980050944A - 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 - Google Patents

다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 Download PDF

Info

Publication number
KR19980050944A
KR19980050944A KR1019960069792A KR19960069792A KR19980050944A KR 19980050944 A KR19980050944 A KR 19980050944A KR 1019960069792 A KR1019960069792 A KR 1019960069792A KR 19960069792 A KR19960069792 A KR 19960069792A KR 19980050944 A KR19980050944 A KR 19980050944A
Authority
KR
South Korea
Prior art keywords
inductor
metal line
transistors
active region
width
Prior art date
Application number
KR1019960069792A
Other languages
English (en)
Other versions
KR100211030B1 (ko
Inventor
유현규
김천수
남기수
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019960069792A priority Critical patent/KR100211030B1/ko
Priority to US08/846,422 priority patent/US5793096A/en
Publication of KR19980050944A publication Critical patent/KR19980050944A/ko
Application granted granted Critical
Publication of KR100211030B1 publication Critical patent/KR100211030B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F21/00—Variable inductances or transformers of the signal type
    • H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
    • H01F2021/125—Printed variable inductor with taps, e.g. for VCO

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 소자의 인덕터
2. 발명이 해결하고자하는 기술적 과제
본 발명은 인덕터와 트랜지스터를 별도로 형성하고, 모스트랜지스터의 각 단자에 병렬 혹은 직렬로 인덕터를 자유롭게 구성할 수 있게 함으로써 면적의 증가를 축소함에 있다.
3. 발명의 해결방법의 요지
인덕터가 형성된 구조내에 모스트랜지스터 활성영역의 폭이 W ㎛인 모스트랜지스터 n개 형성하고, 다층 금속 배선 공정을 이용하여 인덕터 배선과 모스트랜지스터의 단자 중 임의의 단자와 연결시킴으로써 인덕터와 모스트랜지스터의 임의의 단자가 직렬로 연결되면서 채널 폭이 W x n ㎛인 모스트랜지스터가 내장된 인덕터 소자를 구현한다.
4. 발명의 중요한 용도
인덕터를 요구하는 반도체 소자

Description

다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
본 발명은 반도체 소자의 인덕터에 관한 것으로, 특히 다층배선을 통하여 모스트랜지스터의 각 단자에 병렬 혹은 직렬로 인덕터를 자유롭게 구성할 수 있는 모스트랜지스터 내장형 인덕터 소자에 관한 것이다.
일반적으로, 모스트랜지스터(MOSFET)는 입력(혹은 게이트) 커패시터가 커서RF IC(Radio Frequency Integrated Circuit)에 응용할 경우, 전력의 효율적인 전달을 위한 입력정합(Input matching) 회로에서 인덕터가 요구된다. 1∼2GHz 대역 RF CMOS 회로에서 요구되는 인덕터는 대략 수 nH의 값이 요구되고 있으며 이를 위한 인덕터의 크기는 실리콘 기판을 사용할 경우 한변의 길이가 100∼ 300㎛로 CMOS소자 크기보다 매우 큰 면적을 차지한다. 실제로, RF 모듈(예 : 저잡음증폭기, 주파수 혼합기 등)의 입력 및 출력 정합을 위한 인덕터는 최소한 2개이상 필요하게 되며 이경우 실제 칩면적은 대부분 인덕터에 의해 좌우된다.
본 발명은 주파수대역이 수백 MHz에서 수 GHZ대역에 이르는 RF 소자 및 회로응용분야로써, RF 신호를 효과적으로 전달하기 위해 사용되는 임피던스 정합기술이 상기 응용분야의 핵심기술이다. 임피던스정합 회로는 인덕터, 저항, 커패시터등의 조합으로 구성되는데 일반적으로 능동소자의 특성, 적용 주파수대역 등에 따라 이들 구성이나 값들이 변한다.
특히, 모스트랜지스터와 같이 입력 커패시턴스가 큰 능동소자의 임피던스 정합에는 인덕터가 필히 요구되는데 지금까지는 모두 모스트랜지스터의 게이트 단자에 인덕터를 별도로 연결시키는 구조를 사용해 오고 있다.
종래의 모스트랜지스터 입력 임피던스 정합 회로를 도 1(a)를 통하여 살펴보면 다음과 같다.
도면에 도시된 바와 같이 도 1(a)는 모스트랜지스터(1)와 모스트랜지스터의 게이트(2) 단자에 임의의 인덕터(3)를 직렬로 연결한 경우에 대한 종래의 임피던스 정합의 한 예를 도시한 것이다.
도 1(b)는 상기 회로도를 실제 평면도이다. 도 1(b)에서, 모스트랜지스터(9)의 게이트(7)와 인덕터(13)의 제 1금속선(5)이 연결점(8)으로 상호 직렬로 연결되어 있다. 인덕터(13)는 제 2금속선(4)이 연결점(6)으로 구성된다. 모스트랜지스터(9)는 소스(혹은 드레인,10)와 드레인(혹은 소스, 11) 및 게이트(7)로 구성되며 소스 및 드레인은 연결점(12)을 통해 각각의 금속선(14-a,14-b) 과 연결된다. 그러나, 상기 종래의 임피던스 정합회로는 인덕터와 모스트랜지스터가 별도로 형성됨으로써, 칩의 면적이 불가피하게 증가하는 문제점을 가지고 있다.
본 발명은 RF IC 제조시 인덕터가 차지하는 면적이 매우 큼을 고려하여 인덕터 밑면에 모스트랜지스터를 함께 제조함으로써 인덕터와 트랜지스터를 별도로 형성함으로써 발생되는 면적의 증가를 축소할 수 있는 모스트랜지스터 내장형 인덕터 소자를 제공하는데 그 목적이 있다. 또한, 본 발명은 모스트랜지스터의 각 단자에 병렬 혹은 직렬로 인덕터를 자유롭게 구성할 수 있게 함으로써 RF IC 설계방법을 다양하게 추구할 수 있는 모스트랜지스터 내장형 인덕터 소자를 제공하는데 그 목적이 있다.
도 1(a)는 인덕터를 이용한 종래의 모스트랜지스터 입력 임피던스 정합 회로도,
도 1(b)는 종래의 임피던스 정합회로의 평면도,
도 2는 본 발명에 따른 모스트랜지스터가 내장된 인덕터 소자의 평면도,
도 3(a)는 도 2의 모스트랜지스터와 인덕터 부분이 교차되는 부분의 평면도,
도 3(b)는 모스트랜지스터 활성영역이 인덕터 배선내에 포함되게 하는 평면도,
도 4(a)는 게이트에 인덕터가 직렬로 연결된 상태를 도시한 평면도 및 등가회로도,
도 4(b)는 드레인에 인덕터가 직렬로 연결된 상태를 도시한 평면도 및 등가회로도.
*도면의 주요부분에 대한 부호의 설명
16:인덕터 17,18,19,20:활성영역
21:드레인 단자 22: 드레인 단자 접점
23:드레인 단자선 24:드레인 공통단자
25:소스 단자 26:소스 단자선
27:소스 공통단자 28,30,32,34,37:접점
29,31,33,35:분산 인덕턴스
36:인덕터
39:채널폭
본 발명은 반도체 회로에 있어서, 임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터, 상기 다수의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선,상기 제 1 금속선과 연결되지 않은 상기 트랜지스티의 활성영역의 일부와 공통으로 연결되는 제 2 금속선, 및 상기 다수의 트랜지스터의 게이트전극 상부와 오버랩되어 상기 게이트 전극과 전기적으로 접속되는 적어도 하나 이상의 인덕터 금속선을 포함하여 이루어지는 것을 특정으로 한다. 또한, 본 발명은 반도체 소자에 있어서, 임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터, 상기 각각의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선, 상기 다수의 트랜지스터의 게이트 전극과 공통으로 연결되는 제 2 금속선, 상기 다수의 트랜지스터 상에 교대로 형성되는 절연막 및 인덕터 금속선, 상기 제 1 금속선과 연결되지 않은 상기 각각의 트랜지스터의 활성영역의 일부를 노출시키는 다수의 개구부, 및 상기 다수의 개구부를 통해 상기 다수의 트랜지스터와 상기 인덕터 금속선을 전기적으로 연결시키는 다층금속배선을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다. 도 2는 본 발명에 의한 모스트랜지스터가 내재된 인덕터 소자 구성 개념도이다.
인덕터(16)의 배선이 형성 배치되는 방향으로 능동소자 즉 모스트랜지스터가 형성되는 활성영역들, 즉, 제 1 활성영역(17), 제 2 활성영역(18), 제 3 활성영역(19), 제 4 활성영역(20)이 형성되어 있다. 모스트랜지스터의 소스, 드레인, 및 게이트등 각 단자들이 연결된다.
본 실시예에서, 각 트랜지스터의 드레인 단자(21a 및 21b)는 접점(22)에서 제 1 금속선(23)을 통해 공통 드레인 단자(24)에 연결되며, 소스 단자(25a 및 25b)는 제 1 금속선(26)을 통해 공동 소스 단자(27)와 연결되고, 게이트 단자는 제 3금속선인 인덕터 배선(16)과 접점(28)을 통해 연결되도록 형성하였다. 본 발명의 다른 예로 소스, 드레인, 및 게이트의 단자는 임의로 바꾸어 응용할 수 있다.
모스트랜지스터와 인덕터의 교차부분은 도 3(a) 및(b)에서 보다 상세하게 설명한다. 본 발명의 일례에서, 제 1 모스트랜지스터의 게이트는 제 1접점(28)까지의 인덕터 성분(29)과, 제 2게이트 접점(30)은 분산된 인덕터 성분(31), 제 3게이트접점(32)은 인덕터 성분(33), 그리고 제 4게이트 접점(34)은 인덕터 성분(35)과 직렬로 연결된 구성을 나타낸다. 또한, 여분의 인덕터 성분(36)은 접점(37)을 통해 제 4 금속선(38)을 통해 임의의 다른 단자와 연결할 수 있다. 더욱이, 본 발명의 인덕터는 절연막으로 각각 절연되면서 다층(1차 내지 n차)으로 형성되어 비아홀 또는 콘택홀을 퉁해 상기 트랜지스터와 각각 연결될 수 있다.
본 발명에서는 채널폭(Channel Width ,39)이 W ㎛인 모스트랜지스터 4개가 병렬로 연결되어 전체 트랜지스터의 채널폭이 4 x W ㎛이고 게이트가 각각 분산된 인덕터(29, 31, 33, 35)와 직렬로 연결된 구조를 특정으로 한 회로 구조를 한 예로 나타낸 것이다. 따라서 본 발명에 의하면 4 x W ㎛의 채널폭을 갖는 모스트랜지스터가 인덕터 하단에 포함되므로, 모스트랜지스터를 위한 별도의 면적이 필요하지 않아 칩 면적을 크게 감소 시킬 수 있게 된다. 도 2에서 예시한 구성도에서 인덕터 제조를 위해서는 인덕터(16)와 제 4 금속선(38)을, 그리고 모스트랜지스터의 소스(25) 및 드레인(21) 단자연결을 위해서는 제 1 및 제 2 금속선(23 및 26)을 사용하였다. 보다 우수한 인덕터를 제조하기 위해 5층 금속 배선 공정을 사용할 경우에는 인덕터 제조를 위해 5층 및 4층 배선을 그리고 소스, 드레인 등 모스트랜지스터 단자 연결선을 위해서는 1차 금속선을 활용하는 등, 다층 금속 배선 공정기법에 따라 본 발명의 예시를 다양하게 응용할 수 있다. 도 3는 도 2의 모스트랜지스터와 인덕터 부분이 교차되는 부분에 대한 보다 상세한 평면도이다. 도 3(a)는 인덕터(42) 영역을 소자의 활성영역(40) 보다 축소시켜 인덕터와 모스트랜지스터간에 발생하는 기생 커패시턴스를 최대한 줄이는 평면도이다. 게이트(43)는 인덕터(42)와 같은 방향으로 형성되어 있으며, 인덕터의 금속선과는 연결점(48)을 통해 접점이 된다.
본 발명의 예에서 인덕터 금속선이 높은 단차를 가지고 있을 경우 통상의 금속배선 공정을 사용하여, 예를들어, 금속 플러그(plug)와 같은 다층금속배선을 사용하여 상기 인덕터 금속선이 트랜지스터와 전기적으로 연결된다.
도면에서, 소스(41)(혹은 드레인,46)와 드레인(46)(흑은 소스,41)은 연결점(47)을 통해 서로 다른 단차를 가지는 제 1 금속선(45) 혹은 제 2 금속선(44)으로 연결되어 전원을 공급받거나 신호를 전달할 수 있게 된다. 도 3(a)는 모스트랜지스터와 인덕터간의 기생 커패시턴스를 줄여주는 효과는 있지만, 능동소자 부분에서 금속선의 폭이 좁게되어 저항을 증가시킨다. 저항이 증가하면, 인덕터의 층실도(Quality factor)를 결과적으로 낮추는 단점이 있다.
도 3(b)는 인덕터 금속선(50)의 폭을 줄이지 않는 대신 모스트랜지스터의 활성영역(49)이 인덕터 금속선 안에 형성되도록 한 예시도이다. 실제 인덕터의 금속선(50)은 10∼ 30㎛의 폭을 가지는 반면, 모스트랜지스터의 측면 폭(51)은 수㎛에 불과하므로 대부분의 경우는 도 3(b)의 구조를 갖게된다.
도 4 는 능동소자의 전극연결 구조를 변환시킴에 따라, 회로적으로 얻을 수 있는 구성도를 예시한 것이다. 도 4(a)는 게이트(43)가 인덕터(42)와 직렬 연결되어 있는 평면도 및 등가회로를 나타낸 것으로, 평면도에서의 소스(46)와 드레인(41)은 각각의 금속배선(44 및 45)과 연결되며 회로도의 소스(58), 드레인(57)으로나타낸다.
도면에 도시된 바와 같이 게이트(43), 연결점(48) 및 인덕터(42)는 회로도에서 인덕터(55)가 연결점(56)을 통해 직렬로 게이트에 연결된 회로로 구성된다. 본발명에 의하면 능동소자가 인덕터 금속에 병렬로 계속 연결되어 있으므로 회로적으로는 모스트랜지스터는 병렬로, 인덕터는 개별 트랜지스터에 직렬로 계속 연결된구조의 회로를 구성하게 된다.
도 4(b)는 게이트(70)가 연결점(54)을 통해 제 1금속선(53)에 연결되고 드레인(71)이 연결점(72)을 통해 인덕터(73)와 직렬로 연결된 구조도를 나타낸 것이다. 소스(74)는 상기 제 1 금속선(53)과 동일한 단차의 제 2 금속선(52)을 통해 연결된다 이 경우의 등가회로는 인덕터(59)가 드레인의 연결점(60)을 통해 직렬로 연결되며 게이트(61)와 소스(58)는 각각 병렬로 구성되는 것을 특정으로 하는 회로를 구성하게 된다. 특히, 상기 게이트 전극은 상기 인덕터(73)의 라인폭을 넘어 확장되어 그 확장부의 단부에서 상기 제 1 금속선(53)과 접속하게 된다.
본 발명에 의해 인덕터에 모스트랜지스터를 내장시킴으로써, 종래 인덕터와 모스트랜지스터를 별도 형성함으로써 부득이하게 증가 되는 칩 면적을 효과적으로감소 시킬수 있게 되었으며, 다층 금속 형셩 배선기법을 활용함으로써, 정합회로에 필요한 다양한 회로 구조를 용이하게 구현 할수 있는 방법을 제공한다.

Claims (11)

  1. 반도체 회로에 있어서, 임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터,
    상기 다수의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선,
    상기 제 1 금속선과 연결되지 않은 상기 트랜지스터의 활성영역의 일부와 공
    통으로 연결되는 제 2 금속선,및
    상기 다수의 트랜지스터의 게이트 전극 상부와 오버랩되어 상기 게이트 전극과 전기적으로 접속되는 적어도 하나 이상의 인덕터 금속선을 포함하여 이루어지는
    것을 특징으로 하는 반도체 회로.
  2. 제 1항에 있어서,
    상기 인덕터 금속선의 폭은 상기 활성영역의 폭보다 더 넓은 것을 특정으로 하는 반도체 회로.
  3. 제 1항에 있어서,
    상기 활성영역의 폭은 상기 인덕터 금속선의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로.
  4. 제 1항에 있어서,
    상기 인덕터 금속선은 나선형 구조로 상기 다수의 트랜지스터 상부에 형성되는 것을 특징으로 하는 반도체 회로.
  5. 제 1항에 있어서,
    상기 인덕터 금속선은 서로 다른 단차를 가진 비아홀을 통해 상기 인덕터 금속선 하부에 형성된 트랜지스터와 전기적으로 접속되는 것을 특징으로 하는 반도체 회로.
  6. 제 5 항에 있어서,
    상기 인덕터 금속선과 상기 다수의 트랜지스터와의 전기적 접속은 다층 금속배선을 통해 이루어지는 것을 특징으로 하는 반도체 회로.
  7. 반도체 소자에 있어서,
    임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터,
    상기 각각의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선,및
    상기 다수의 트랜지스터의 게이트 전극과 공통으로 연결되는 제 2 금속선
    상기 다수의 트랜지스터 상에 교대로 형성되는 절연막 및 인덕터 금속선,
    상기 제 1 금속선과 연결되지 않은 상기 각각의 트랜지스더의 활성영역의 일부를 노출시키는 다수의 개구부,및
    상기 다수의 개구부를 통해 상기 다수의 트랜지스터와 상기 인덕터 금속선을전기적으로 연결시키는 다층금속배선을 포함하여 이루어지는 것을 특징으로 하는 반도체 회로.
  8. 제 7 항에 있어서,
    상기 게이트 전극은 상기 인덕터 금속선의 라인폭을 넘어 확장되어 그 확장부의 단부에서 상기 제 2 금속선과 접속하는 접점을 가지는 것을 특징으로 하는 반도체 회로.
  9. 제 7 항에 있어서,
    상기 인덕터 금속선의 폭은 상기 활성영역의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로.
  10. 제 7 항에 있어서,
    상기 활성영역의 폭은 상기 인덕터 금속선의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로.
  11. 제 7 항에 있어서,
    상기 인덕터 금속선은 나선형 구조로 상기 다수의 트랜지스터 상부에 형성되는것을 특징으로 하는 반도체 회로.
KR1019960069792A 1996-12-21 1996-12-21 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자 KR100211030B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019960069792A KR100211030B1 (ko) 1996-12-21 1996-12-21 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
US08/846,422 US5793096A (en) 1996-12-21 1997-04-30 MOS transistor embedded inductor device using multi-layer metallization technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960069792A KR100211030B1 (ko) 1996-12-21 1996-12-21 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자

Publications (2)

Publication Number Publication Date
KR19980050944A true KR19980050944A (ko) 1998-09-15
KR100211030B1 KR100211030B1 (ko) 1999-07-15

Family

ID=19490121

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960069792A KR100211030B1 (ko) 1996-12-21 1996-12-21 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자

Country Status (2)

Country Link
US (1) US5793096A (ko)
KR (1) KR100211030B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
KR100733279B1 (ko) * 2006-03-14 2007-06-28 대덕전자 주식회사 인덕터 내장형 인쇄 회로 기판 제조 방법
KR100779016B1 (ko) * 2006-12-15 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100854927B1 (ko) * 2006-08-29 2008-08-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4437721A1 (de) * 1994-10-21 1996-04-25 Giesecke & Devrient Gmbh Kontaktloses elektronisches Modul
US6194774B1 (en) * 1999-03-10 2001-02-27 Samsung Electronics Co., Ltd. Inductor including bonding wires
FR2792775B1 (fr) 1999-04-20 2001-11-23 France Telecom Dispositif de circuit integre comprenant une inductance a haut coefficient de qualite
US6335229B1 (en) 1999-10-13 2002-01-01 International Business Machines Corporation Inductive fuse for semiconductor device
JP2002319011A (ja) * 2001-01-31 2002-10-31 Canon Inc 半導体装置、半導体装置の製造方法及び電子写真装置
US6387747B1 (en) 2001-05-31 2002-05-14 Chartered Semiconductor Manufacturing Ltd. Method to fabricate RF inductors with minimum area
US20040065471A1 (en) * 2002-10-07 2004-04-08 The Hong Kong Polytechnic University Electronic circuit board
US7675401B2 (en) * 2002-10-07 2010-03-09 The Hong Kong Polytechnic University Electronic circuit board
FR2853162A1 (fr) * 2003-03-28 2004-10-01 France Telecom Oscillateur commande en tension
SE0302107D0 (sv) * 2003-07-18 2003-07-18 Infineon Technologies Ag Electromagnetic device and method of operating the same
CN101188159B (zh) * 2006-11-24 2011-01-12 阎跃军 分段可调电感器
CN101752484B (zh) * 2008-12-22 2012-05-16 富准精密工业(深圳)有限公司 发光二极管及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW262595B (ko) * 1993-11-17 1995-11-11 Ikeda Takeshi
US5627458A (en) * 1995-07-14 1997-05-06 Nevin; Larry J. Integrated negative D-C bias circuit

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100689665B1 (ko) * 2003-11-06 2007-03-08 삼성전자주식회사 시스템 온 칩용 인덕터의 제조 방법
US7807337B2 (en) 2003-11-06 2010-10-05 Samsung Electronics Co., Ltd. Inductor for a system-on-a-chip and a method for manufacturing the same
KR100733279B1 (ko) * 2006-03-14 2007-06-28 대덕전자 주식회사 인덕터 내장형 인쇄 회로 기판 제조 방법
KR100854927B1 (ko) * 2006-08-29 2008-08-27 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
KR100779016B1 (ko) * 2006-12-15 2007-11-22 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법

Also Published As

Publication number Publication date
US5793096A (en) 1998-08-11
KR100211030B1 (ko) 1999-07-15

Similar Documents

Publication Publication Date Title
KR100211030B1 (ko) 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
US7619296B2 (en) Circuit board and semiconductor device
US6781238B2 (en) Semiconductor device and method of fabricating the same
US5446309A (en) Semiconductor device including a first chip having an active element and a second chip having a passive element
US7598836B2 (en) Multilayer winding inductor
KR100716848B1 (ko) 가변 인덕턴스를 갖는 나선형 인덕터
US8441054B2 (en) Driver for driving a load using a charge pump circuit
US20070090912A1 (en) Embedded inductor and application thereof
US5401989A (en) Semiconductor device having a basic cell region and an I/O cell region defined on a surface thereof
US5521431A (en) Semiconductor device with lead frame of molded container
KR100744903B1 (ko) 디커플링 기능을 갖는 다층 기판
US20190378793A1 (en) Integration of guard ring with passive components
KR100294449B1 (ko) 본딩패드하부에형성되는커패시터를구비한반도체집적회로장치
KR100308872B1 (ko) 다층 멀티칩 모듈
KR20010049422A (ko) 고주파 모듈
JP4248338B2 (ja) 半導体装置
US5739560A (en) High frequency masterslice monolithic integrated circuit
US5796148A (en) Integrated circuits
JP4908091B2 (ja) 半導体装置
US6300677B1 (en) Electronic assembly having improved power supply bus voltage integrity
KR100218676B1 (ko) 스피럴 인덕터의 구조
JP2001177056A (ja) 半導体集積回路装置
JP3230958B2 (ja) モノリシック集積回路
WO2000035004A1 (en) Integrated circuit
JP3657529B2 (ja) モノリシック集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130325

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee