KR100779016B1 - 반도체 소자 및 그 제조방법 - Google Patents

반도체 소자 및 그 제조방법 Download PDF

Info

Publication number
KR100779016B1
KR100779016B1 KR1020060128481A KR20060128481A KR100779016B1 KR 100779016 B1 KR100779016 B1 KR 100779016B1 KR 1020060128481 A KR1020060128481 A KR 1020060128481A KR 20060128481 A KR20060128481 A KR 20060128481A KR 100779016 B1 KR100779016 B1 KR 100779016B1
Authority
KR
South Korea
Prior art keywords
substrate
electrode
inductor
semiconductor device
inductor cell
Prior art date
Application number
KR1020060128481A
Other languages
English (en)
Inventor
한재원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060128481A priority Critical patent/KR100779016B1/ko
Priority to US11/863,407 priority patent/US7743482B2/en
Application granted granted Critical
Publication of KR100779016B1 publication Critical patent/KR100779016B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49005—Acoustic transducer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49069—Data storage inductor or core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/49073—Electromagnet, transformer or inductor by assembling coil and core
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/4902—Electromagnet, transformer or inductor
    • Y10T29/4908—Acoustic transducer

Abstract

본 발명에 따른 반도체 소자는 인덕터 셀과 관통전극이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판과, 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 연결전극을 포함한다.
본 발명에 따른 반도체 소자 제조방법은 인덕터 셀과 관통전극이 형성된 제 1 기판과 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계와, 제 2 기판 위에 제 1 기판을 적층 형성하고 인덕터 셀과 RF 소자 회로부를 전기적으로 연결시키는 단계를 포함한다.

Description

반도체 소자 및 그 제조방법{Semiconductor device and fabricating method thereof}
도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판을 개념적으로 나타낸 도면.
도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면.
도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 기판을 개념적으로 나타낸 도면.
도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면.
도 7은 본 발명에 따른 반도체 소자 제조방법의 다른 실시 예에 의하여, 각기 다른 용량을 갖는 여러 종류의 인덕터가 형성된 기판의 예를 개념적으로 나타낸 도면.
도 8 내지 도 13은 본 발명에 따른 반도체 소자 제조방법의 다른 실시 예에 의하여 관통전극과 인덕터가 구비된 기판을 제조하는 과정을 순차적으로 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
21... RF 소자 회로부층 23... 인덕터층
300... 제 1 기판 310... 반도체 기판
311... 인덕터 셀 313... 관통전극
315... 절연막 317... 보호막
500... 제 2 기판 510... 트랜지스터층
520... 제 1 메탈층 530... 제 2 메탈층
540... 제 3 메탈층 600... 연결전극
800... 반도체 기판 810... 관통전극
820... 금속막 830... 인덕터 셀
840... 절연막 850... 보호막
본 발명은 반도체 소자 및 그 제조방법에 관한 것이다.
일반적으로 인덕터(Inductor)는 고주파의 수신/발신을 위한 회로의 한 요소(element)로서, 회로 내에서 코일과 같은 역할을 수행한다. 그리고, 반도체 제조 공정에서는 인덕터는 도 1에 나타낸 바와 같이 일반적으로 나선(spiral) 형태의 금 속 패턴으로 구현된다. 도 1은 일반적인 인덕터의 구조를 개략적으로 나타낸 도면이다.
이러한 인덕터는 무선통신 시장의 확대와 더불어 부상하고 있는 RF 소자 및 아날로그 소자에 필수적으로 사용되며, 그 특성은 충실도(Quality factor; Q)로 나타내어진다.
도 2는 종래 반도체 소자에 있어서 인덕터가 형성된 구조를 개략적으로 나타낸 도면이다.
종래 인덕터가 구비된 반도체 소자는 일반적으로 인덕터층(21)이 RF 소자 회로부층(23) 위에 형성된다. 인덕터를 제외하고, 필요한 금속배선 공정이 모두 진행된 RF 소자 회로부층(23) 위에 인덕터층(21)을 형성한다.
그런데 상기 인덕터층(21)을 이루는 금속막의 두께가 두껍기 때문에 공정에 있어 많은 어려움이 발생된다. 또한 상기 인덕터층(21)이 형성되는 기판 하부에 트랜지스터와 금속배선이 이미 형성되어 있기 때문에 공정 조건이 까다롭게 요구된다. 상기 인덕터층(21)을 제조하는 공정에서 오류가 발생되는 경우에는 기판 하부에 형성되어 있는 소자도 쓸 수 없게 되는 문제점이 발생된다.
본 발명은 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공함에 그 목적이 있다.
본 발명에 따른 반도체 소자는 인덕터 셀과 관통전극이 형성된 제 1 기판; 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판; 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극; 을 포함한다.
본 발명에 따른 반도체 소자에 의하면, 상기 제 1 기판은 반도체 기판 위에 형성된 인덕터 셀; 상기 인덕터 셀과 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극; 을 포함한다.
본 발명에 따른 반도체 소자에 의하면, 상기 관통전극은 스크라이브 레인에 형성된다.
본 발명에 따른 반도체 소자에 의하면, 상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결된다.
본 발명에 따른 반도체 소자에 의하면, 상기 제 2 기판은, 반도체 기판에 트랜지스터가 형성된 트랜지스터층; 상기 트랜지스터층 위에 형성된 메탈층; 을 포함한다.
본 발명에 따른 반도체 소자에 의하면, 상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성된다.
본 발명에 따른 반도체 소자 제조방법은 인덕터 셀과 관통전극이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계; 상기 제 2 기판 위에 상기 제 1 기판을 적층 형성하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계; 를 포함한다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결된다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 상기 제 1 기판을 형성하는 단계는, 반도체 기판에 제 1 깊이의 관통전극을 형성하는 단계; 상기 관통전극 위에 형성되며, 상기 관통전극과 전기적으로 연결되는 인덕터 셀을 패터닝하는 단계; 상기 인덕터 셀 내에 절연막을 형성하는 단계; 상기 반도체 기판의 하부를 연마하여 상기 관통전극을 노출시키는 단계; 를 포함한다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성된다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 상기 관통전극은 스크라이브 레인에 형성된다.
이와 같은 본 발명에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 반도체 소자 및 그 제조방법을 제공할 수 있는 장점이 있다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 실시 예를 상세히 설명한다.
본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위"에 또는 "아래"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.
본 발명에서는 인덕터 셀이 형성된 제 1 기판과 RF 소자 회로부가 형성된 제 2 기판을 각각 별도로 제조하고, 상기 제 1 기판과 상기 제 2 기판을 적층 형성함으로써 인덕터가 구비된 반도체 소자를 효율적으로 제조할 수 있는 방안을 제시하고자 한다. 상기 제 1 기판에 형성된 인덕터 셀과 상기 제 2 기판에 형성된 RF 소자 회로부는 연결전극에 의하여 전기적으로 연결될 수 있게 된다. 여기서 인덕터 셀이란 인덕터가 형성된 영역을 나타낸다. 인덕터 셀 내에는 나선(spiral) 형태의 금속 패턴이 형성될 수 있다.
도 3은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판을 개념적으로 나타낸 도면이고, 도 4는 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터 셀이 형성된 기판의 단면을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 3 및 도 4에 나타낸 바와 같이, 인덕터 셀(311), 관통전극(313)을 포함하는 제 1 기판(300)을 제조한다.
먼저, 반도체 기판(310)에 절연막(315)을 형성하고 인덕터 형성을 위한 패터닝을 수행한다. 식각 공정을 수행한 후, 인덕터 배리어 금속 증착 및 인덕터 금속막 충진을 수행한다. 결과물에 대한 CMP를 수행함으로써 인덕터 셀(311)을 형성할 수 있게 된다.
그리고, 상기 인덕터 셀(311)에 연결되며 상기 반도체 기판(310)을 관통하는 관통전극(313)을 형성한다. 상기 관통전극(313)은 상기 반도체 기판(310)에 대한 패턴공정, 식각공정, 메탈형성 공정, CMP 공정 등을 순차적으로 진행함으로써 형성 될 수 있다.
이때, 상기 인덕터 셀(311) 및 관통전극(313)은 W, Cu, Al, Ag, Au 등의 물질 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성될 수 있다. 상기 인덕터 셀(311) 및 관통전극(313)은 CVD, PVD, 증발(Evaporation), ECP 등의 방법을 통하여 증착될 수 있다. 또한, 상기 인덕터 셀(311) 및 관통전극(313)의 배리어 금속으로는 TaN, Ta, TiN, Ti, TiSiN 등이 이용될 수 있으며, CVD, PVD, ALD 등의 방법을 통하여 형성될 수 있다.
이어서, 상기 인덕터 셀(311) 위에 보호막(317)을 형성한다.
한편, 도 5는 본 발명에 따른 반도체 소자 제조방법에 의하여 RF 소자 회로부가 형성된 기판을 개념적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법에 의하면, 도 5에 나타낸 바와 같이, 트랜지스터층(510), 제 1 메탈층(520), 제 2 메탈층(530), 제 3 메탈층(540)을 포함하는 제 2 기판(500)을 제조한다.
상기 트랜지스터층(510)과 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)은 신호처리를 위한 RF 소자 회로부를 형성할 수 있다. 여기서는 상기 제 1, 제 2, 제 3 메탈층(520)(530)(540)이 형성된 경우를 예로서 도시하였으나, 메탈층의 숫자는 설계에 따라 줄어들 수도 있으며, 더 늘어나게 될 수도 있다.
이와 같이 제조된 상기 제 1 기판(300)과 상기 제 2 기판(500)을 도 6에 나타낸 바와 같이 적층 형성한다. 도 6은 본 발명에 따른 반도체 소자 제조방법에 의하여 인덕터가 형성된 반도체 소자를 개념적으로 나타낸 도면이다.
본 발명에 따른 인덕터가 구비된 반도체 소자는, 도 6에 나타낸 바와 같이, 제 1 기판(300), 제 2 기판(500), 연결전극(600)을 포함한다. 상기 연결전극(600)은 상기 제 1 기판(300)에 형성된 인덕터 셀(311)과 상기 제 2 기판(500)에 형성된 RF 소자 회로부를 연결시킨다. 상기 연결전극(600)은 상기 제 1 기판(300)에 형성된 관통전극(313)을 통하여 상기 인덕터 셀(311)과 전기적으로 연결된다. 상기 연결전극(600)은 RF 소자 회로부를 구성하는 상기 제 3 메탈층(540)을 이루는 최상부 전극과 연결된다.
한편, 도 7은 본 발명에 따른 반도체 소자 제조방법의 다른 실시 예에 의하여, 각기 다른 용량을 갖는 여러 종류의 인덕터가 형성된 기판의 예를 개념적으로 나타낸 도면이다.
도 7에 나타낸 바와 같이, 각기 다른 용량을 갖는 다양한 인덕터를 하나의 마스크에 설계함으로써, 일종의 인덕터 라이브러리를 형성할 수 있게 된다. 도 7에서는 반도체 기판에 2행 6열로 형성된 인덕터의 예를 도시하였으나, 형성되는 인덕터의 숫자는 반도체 기판의 면적 및 설계의 목적에 따라 다양하게 변경될 수 있다.
관통전극은 스크라이브 레인에 위치되도록 전극 및 배선을 디자인할 수 있다. 일반적인 반도체 소자에는 회로가 형성되는 회로영역 및 회로영역 간의 경계를 구분하는 스크라이브 레인이 정의되어 있다. 본 발명에 의하면, 회로가 형성될 복수의 회로영역과 상기 회로영역 간의 경계를 구분하는 스크라이브 레인(scribe lane)이 정의된 반도체 기판을 준비한다. 그리고, 상기 반도체 기판의 회로 영역에 회로부를 형성하고, 상기 스크라이브 레인에 관통전극을 형성한다.
이때, 관통전극 및 관통전극-인덕터 배선은 필요에 따라 다층의 금속층으로 형성되도록 할 수 있으며, 예로서 2 개의 금속층으로 형성될 수 있다.
인덕터의 모양 또한 도 7에 도시된 모양에 한정되는 것이 아니며, 원형, 사각형, 삼각형 등 다양한 모양으로 디자인 될 수 있다. 관통전극의 모양도 원형, 사각형 등 다양한 모양으로 디자인 될 수 있다.
도 8 내지 도 13은 본 발명에 따른 반도체 소자 제조방법의 다른 실시 예에 의하여 관통전극과 인덕터가 구비된 기판을 제조하는 과정을 순차적으로 나타낸 도면이다.
본 발명에 따른 반도체 소자 제조방법의 다른 실시 예에 의하면, 도 8에 나타낸 바와 같이, 먼저 반도체 기판(800)에 제 1 깊이의 관통전극(810)을 형성한다.
이때, 상기 반도체 기판(800)은 하나의 예로서 실리콘 웨이퍼가 사용될 수 있으며, 단순히 인덕터를 형성하기 위한 기판(substrate)의 기능만을 수행하기 때문에 고품질, 고가의 웨이퍼가 사용되지 않아도 된다.
상기 관통전극(810)은 50~500㎛의 깊이로 형성될 수 있으며, 상기 관통전극(810)의 CD(Critical Dimension)는 1~10㎛ 수준으로 형성될 수 있다.
상기 관통전극(810)의 배리어 금속으로는 Ti, TiN, Ti/TiN, Ta, Ta/N, Ta/TaN, Ta/TaN, Co, Co 화합물, Ni, Ni 화합물, W, W 화합물, 질화물 등의 금속 박막이 이용될 수 있다.
상기 배리어 금속을 형성하는 방법으로는 금속 박막 증착 방법 즉, PVD, Sputtering, Evaporation, Laser Ablation, ALD, CVD 등이 이용될 수 있다. 상기 배리어 금속의 두께는 20~1000Å의 수준으로 형성될 수 있다.
상기 관통전극(810)을 형성하는 금속막은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성될 수 있다. 상기 금속막은 PVD, Sputtering, Evaporation, Laser Ablation, ALD, CVD 등이 방법에 의하여 형성될 수 있다. 상기 금속막의 두께는 평판 기준으로 50~900㎛ 수준으로 형성될 수 있다. 즉, 형성될 관통전극(810)에 비하여 금속막이 상기 반도체 기판(800) 위로 더 적층되도록 형성될 수 있다.
이어서 상기 반도체 기판(800) 위로 더 적층된 금속막을 제거하여 상기 관통전극(810)을 형성한다. 상기 반도체 기판(800)위에 적층된 금속막을 제거하는 방법으로는 CMP, 에치 백(Etch Back) 등의 공정이 이용될 수 있다. 상기 배리어 금속까지 제거되어 상기 반도체 기판(800)이 노출될 때까지 상기 금속막 제거 공정을 진행한다.
그리고, 도 9에 나타낸 바와 같이, 상기 관통전극(810) 위에 인덕터 셀 형성을 위한 금속막(820)을 형성한다.
상기 금속막(820)은 예로서 Al 또는 Al에 Cu가 혼합된 금속, Al에 Si이 혼합된 금속, Al에 Si, Cu가 혼합된 금속 등을 사용하여 형성될 수 있다. 또한 상기 금속막(820)은 Ti/TiN/Al/Ti/TiN 또는 이들의 조합으로 형성될 수도 있다.
상기 금속막(820)의 두께는 인덕터를 구성하는 금속의 두께인 약 1~10㎛의 수준으로 형성될 수 있다. 상기 금속막(820)은 CVD, PVD 등의 방법으로 형성될 수 있다.
이후, 도 10에 나타낸 바와 같이, 상기 금속막(820)에 대하여 인덕터 셀(830) 형성을 위한 패터닝을 수행한다.
그리고, 도 11에 나타낸 바와 같이, 상기 인덕터 셀(830) 내에 절연막(840)을 형성한다.
상기 절연막(840)을 형성하는 물질로는 각종 소스를 이용한 SiO2, BPSG, TEOS, SiN, Low-k 등이 선택될 수 있다. 상기 절연막(840)의 두께는 약 1.5~15㎛ 수준으로 형성될 수 있다. 상기 절연막(840)은 전기로, CVD, PVD 등의 방법으로 형성될 수 있다. 이와 같이 형성된 절연막(840)에 대하여 상기 인덕터 셀(830)을 이루는 금속막이 노출될 때 까지 CMP 등의 연마 공정을 수행한다.
이어서, 도 12에 나타낸 바와 같이, 상기 관통전극(810) 및 인덕터 셀(830)이 형성된 결과물 위에 보호막(850)을 형성한다.
상기 보호막(850)을 형성하는 물질로는 각종 소스를 이용한 SiO2, BPSG, TEOS, SiN 등이 선택될 수 있다. 상기 보호막(850)의 두께는 약 0.3~5㎛ 수준으로 형성될 수 있다. 상기 보호막(840)은 전기로, CVD, PVD 등의 방법으로 형성될 수 있다.
그리고, 도 13에 나타낸 바와 같이, 상기 관통전극(810)이 상기 반도체 기판(800)으로부터 노출될 수 있도록 상기 반도체 기판(800)에 대한 연마를 수행한다.
상기 연마 공정은 CMP 또는 백 그라인드(back grind) 등의 방법이 이용될 수 있다. 하나의 예로서 연마가 완료된 후의 상기 반도체 기판(800)의 두께는 50~500㎛ 정도일 수 있다.
이와 같이 SiP(System In a Package)를 이용하여 인덕터가 구비된 반도체 소자를 제조하는 경우에는 다음과 같은 장점이 발생된다.
인덕터 셀을 제조하기 위한 제 1 기판 제조공정과 트랜지스터 및 금속배선 형성을 위한 제 2 기판 제조공정이 각각 별도로 진행됨에 따라, 인덕터 셀 제조를 위한 제 1 기판 제조공정에 오류가 발생되는 경우에도 트랜지스터 및 금속배선이 형성된 제 2 기판이 폐기되는 것을 방지할 수 있게 된다.
또한 인덕터가 트랜지스터를 비롯한 RF 소자 회로부와 관통전극에 의하여 멀리 떨어진 상태에서 연결 되므로 인덕턴스에 의한 소자의 크로스 토크(cross talk)를 감소시킬 수 있게 된다. 이에 따라, 인덕터가 구비된 RF 반도체 소자의 특성을 향상시킬 수 있게 된다.
또한 인덕터 셀이 형성된 기판을 별도로 제조함에 따라, 인덕터의 라이브러리화가 가능하게 된다.
인덕터 셀 공정을 트랜지스터 및 금속배선 제조 공정과 분리하여 진행할 수 있으므로, 인덕터 셀 공정으로부터 영향을 받지 않는 RF 소자 회로부를 형성할 수 있게 된다.
이상의 설명에서와 같이 본 발명에 따른 반도체 소자 및 그 제조방법에 의하면, 제조 공정을 단순화 시키고 제조 효율을 향상시킬 수 있는 장점이 있다.

Claims (11)

  1. 인덕터 셀과 관통전극이 형성된 제 1 기판;
    트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판;
    상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 연결전극;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  2. 제 1항에 있어서,
    상기 제 1 기판은,
    반도체 기판 위에 형성된 인덕터 셀;
    상기 인덕터 셀과 연결되며, 상기 반도체 기판을 관통하여 형성된 관통전극;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  3. 제 1항에 있어서,
    상기 관통전극은 스크라이브 레인에 형성된 것을 특징으로 하는 반도체 소자.
  4. 제 1항에 있어서,
    상기 연결전극은 상기 관통전극을 통하여 상기 인덕터 셀과 전기적으로 연결되는 것을 특징으로 하는 반도체 소자.
  5. 제 1항에 있어서,
    상기 제 2 기판은,
    반도체 기판에 트랜지스터가 형성된 트랜지스터층;
    상기 트랜지스터층 위에 형성된 메탈층;
    을 포함하는 것을 특징으로 하는 반도체 소자.
  6. 제 1항에 있어서,
    상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성된 것을 특징으로 하는 반도체 소자.
  7. 인덕터 셀과 관통전극이 형성된 제 1 기판과, 트랜지스터와 배선을 구비하는 RF 소자 회로부가 형성된 제 2 기판을 제공하는 단계;
    상기 제 2 기판 위에 상기 제 1 기판을 적층 형성하고, 상기 인덕터 셀과 상기 RF 소자 회로부를 전기적으로 연결시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  8. 제 7항에 있어서,
    상기 인덕터 셀과 상기 RF 소자 회로부는 연결전극을 통하여 전기적으로 연결되는 것을 특징으로 하는 반도체 소자 제조방법.
  9. 제 7항에 있어서,
    상기 제 1 기판을 형성하는 단계는,
    반도체 기판에 제 1 깊이의 관통전극을 형성하는 단계;
    상기 관통전극 위에 형성되며, 상기 관통전극과 전기적으로 연결되는 인덕터 셀을 패터닝하는 단계;
    상기 인덕터 셀 내에 절연막을 형성하는 단계;
    상기 반도체 기판의 하부를 연마하여 상기 관통전극을 노출시키는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자 제조방법.
  10. 제 7항에 있어서,
    상기 인덕터 셀과 상기 관통전극은 W, Cu, Al, Ag, Au 중에서 선택된 어느 하나 이상의 물질 또는 그 화합물로 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
  11. 제 7항에 있어서,
    상기 관통전극은 스크라이브 레인에 형성되는 것을 특징으로 하는 반도체 소자 제조방법.
KR1020060128481A 2006-12-15 2006-12-15 반도체 소자 및 그 제조방법 KR100779016B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060128481A KR100779016B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조방법
US11/863,407 US7743482B2 (en) 2006-12-15 2007-09-28 Fabricating method of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060128481A KR100779016B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100779016B1 true KR100779016B1 (ko) 2007-11-22

Family

ID=39080673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060128481A KR100779016B1 (ko) 2006-12-15 2006-12-15 반도체 소자 및 그 제조방법

Country Status (2)

Country Link
US (1) US7743482B2 (ko)
KR (1) KR100779016B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050944A (ko) * 1996-12-21 1998-09-15 양승택 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
KR20020037070A (ko) * 2000-11-13 2002-05-18 구명권 박막 필터
US6608361B2 (en) 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
KR20060077135A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 광 경로가 단축된 씨모스 이미지센서 및 그 제조 방법
KR20060077132A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 ３차원 집적 구조의 씨모스 이미지센서 및 그 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141692B2 (ja) * 1994-08-11 2001-03-05 松下電器産業株式会社 ミリ波用検波器
US6645790B2 (en) * 2001-01-03 2003-11-11 Anadigics, Inc. System and method for prototyping and fabricating complex microwave circuits

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050944A (ko) * 1996-12-21 1998-09-15 양승택 다층 금속배선 기술을 이용한 모스트랜지스터 내장형 인덕터 소자
KR20020037070A (ko) * 2000-11-13 2002-05-18 구명권 박막 필터
US6608361B2 (en) 2001-07-31 2003-08-19 G-Plus, Inc. On-chip inductor using active magnetic energy recovery
KR20060077135A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 광 경로가 단축된 씨모스 이미지센서 및 그 제조 방법
KR20060077132A (ko) * 2004-12-30 2006-07-05 매그나칩 반도체 유한회사 ３차원 집적 구조의 씨모스 이미지센서 및 그 제조 방법

Also Published As

Publication number Publication date
US7743482B2 (en) 2010-06-29
US20080142933A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
US9837299B2 (en) Methods of forming 3-D circuits with integrated passive devices
US9196670B2 (en) Through substrate features in semiconductor substrates
US10074584B2 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US7037800B2 (en) Radio frequency semiconductor device and method of manufacturing the same
US20090212438A1 (en) Integrated circuit device comprising conductive vias and method of making the same
KR100752198B1 (ko) 반도체 소자의 제조 방법
CN101740484A (zh) 形成穿透硅通孔的方法
KR20020031494A (ko) 반도체 소자의 본드패드 및 그 형성방법
US8173539B1 (en) Method for fabricating metal redistribution layer
KR20090022687A (ko) 반도체 소자의 인덕터 및 그 제조방법
KR100854925B1 (ko) 반도체 소자 및 그 제조방법
KR100779016B1 (ko) 반도체 소자 및 그 제조방법
JP2005116788A (ja) 半導体装置
KR100850115B1 (ko) 반도체 소자 접합 방법
KR20080018052A (ko) 반도체 소자 및 그 제조방법
KR100889555B1 (ko) 반도체 소자의 인덕터 제조방법
US7696615B2 (en) Semiconductor device having pillar-shaped terminal
KR100854927B1 (ko) 반도체 소자 및 그 제조방법
KR100789570B1 (ko) 반도체 소자 및 그 제조방법
KR100922550B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100835442B1 (ko) 반도체 소자의 패드 구조 및 그 제조 방법
CN114334876A (zh) 垂直互连结构及其制造方法、封装芯片及芯片封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee