KR101542881B1 - 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 - Google Patents
기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR101542881B1 KR101542881B1 KR1020130137856A KR20130137856A KR101542881B1 KR 101542881 B1 KR101542881 B1 KR 101542881B1 KR 1020130137856 A KR1020130137856 A KR 1020130137856A KR 20130137856 A KR20130137856 A KR 20130137856A KR 101542881 B1 KR101542881 B1 KR 101542881B1
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- semiconductor chip
- separating means
- image sensor
- forming step
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 164
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 title claims description 26
- 238000000926 separation method Methods 0.000 title description 6
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 239000004020 conductor Substances 0.000 claims description 9
- 238000001020 plasma etching Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 3
- 238000009413 insulation Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14621—Colour filter arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14625—Optical elements or arrangements associated with the device
- H01L27/14627—Microlenses
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 발명은 이미지센서 회로를 제1 반도체 칩과 제2 반도체 칩으로 나누어 구현한 후 제1 반도체 칩 및 제2 반도체 칩을 구성하는 각각의 기판에 대해 기판 자체를 물리적으로 분리시킴으로써 노이즈 특성을 개선시킨 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법에 관한 것이다.
본 발명에 따른 기판 분리형 3차원 적층구조의 이미지센서에 의하면, 하나의 반도체 기판에 여러 개의 회로 블록이 형성되어 있을지라도 기판을 물리적으로 분리시킴으로써 기판이 서로 독립적으로 작용하게 되는 장점이 있다.
본 발명에 따른 기판 분리형 3차원 적층구조의 이미지센서에 의하면, 하나의 반도체 기판에 여러 개의 회로 블록이 형성되어 있을지라도 기판을 물리적으로 분리시킴으로써 기판이 서로 독립적으로 작용하게 되는 장점이 있다.
Description
본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 특히 이미지센서 회로를 제1 반도체 칩과 제2 반도체 칩으로 나누어 구현한 후 제1 반도체 칩 및 제2 반도체 칩을 구성하는 각각의 기판에 대해 기판 자체를 물리적으로 분리시킴으로써 노이즈 특성을 개선시킨 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법에 관한 것이다.
이미지센서의 셀을 2개의 칩에 나누어 구현한 후 이들 칩을 서로 적층하여 결합한 구조의 이미지센서를 통상적으로 3차원 적층구조의 이미지센서(3D chip stacking image sensor)라 한다.
종래의 3차원 적층구조의 이미지센서의 경우 제1칩과 제2 칩을 구성하는 각각의 기판은 하나의 기판으로 구성되며, 제1칩을 구성하는 기판과 제2칩을 구성하는 기판에는 각각 복수개의 회로블록들이 존재하게 된다.
따라서 동일한 기판에서의 바이어스 전압을 달리 인가할 경우 바디효과(body effect)에 의한 영향으로 인해 회로 블록별로 단위 소자의 특성이 변하게 되며, 전원전압을 달리하는 경우에는 전원 전압 노이즈가 발생할 우려가 있었다.
따라서 이러한 노이즈 발생을 방지하기 위해 일반적으로 회로 블록 간의 분리를 위해 추가적인 웰을 적용하여 분리하기도 하였다. 그러나 이러한 방법에 의하더라도 전원 노이즈를 제거하고 블록별 회로의 특성을 극대화하기에는 어려움이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 3차원 적층구조의 이미지센서에 있어서 제1 반도체 칩과 제2 반도체 칩을 구성하는 각각의 기판에 대해 기판 자체를 물리적으로 분리하여 상호간의 간섭을 배제함으로써 노이즈 특성을 현저히 개선시킨 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법을 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서는, 제1 기판 내에 블록 단위로 형성된 복수 개의 제1 소자영역을 포함하는 제1 반도체 칩과, 제2 기판 내에 블록 단위로 형성된 복수 개의 제2 소자영역을 포함하는 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩 위에 상기 제2 반도체 칩이 적층된 3차원 적층구조의 이미지 센서에 있어서, 상기 제2 반도체 칩은 상기 제2 기판에 형성된 복수 개의 제2 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서는, 제1 기판 내에 블록 단위로 형성된 복수 개의 제1 소자영역을 포함하는 제1 반도체 칩과, 제2 기판 내에 블록 단위로 형성된 복수 개의 제2 소자영역을 포함하는 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩 위에 상기 제2 반도체 칩이 적층된 3차원 적층구조의 이미지 센서에 있어서, 상기 제1 반도체 칩은 상기 제1 기판에 형성된 복수 개의 제1 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서는, 제1 기판 내에 블록 단위로 형성된 복수 개의 제1 소자영역을 포함하는 제1 반도체 칩과, 제2 기판 내에 블록 단위로 형성된 복수 개의 제2 소자영역을 포함하는 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩 위에 상기 제2 반도체 칩이 적층된 3차원 적층구조의 이미지 센서에 있어서, 상기 제1 반도체 칩은 상기 제1 기판에 형성된 복수 개의 제1 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하며, 상기 제2 반도체 칩은 상기 제2 기판에 형성된 복수 개의 제2 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성하는 제1 반도체 칩 형성단계; 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성하는 제2 반도체 칩 형성단계; 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합하는 단계; 및 상기 제1기판에 형성된 상기 복수 개의 제1 소자영역의 블록들 사이 또는 상기 제2기판에 형성된 상기 복수 개의 제2 소자영역의 블록들 사이에 기판분리수단을 형성하는 기판분리수단 형성단계;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 제1기판에 형성될 상기 복수 개의 제1 소자영역의 블록들 사이 또는 상기 제2기판에 형성될 상기 복수 개의 제2 소자영역의 블록들 사이에 플라즈마 식각 또는 습식식각을 통해 기판분리수단을 형성하는 기판분리수단 형성단계; 상기 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성하는 제1 반도체 칩 형성단계; 상기 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성하는 제2 반도체 칩 형성단계; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합하는 단계;를 포함하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제1 소자영역의 블록들 사이에 기판분리수단을 형성하는 제1 반도체 칩 형성단계; 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제2 소자영역의 블록들 사이에 기판분리수단을 형성하는 제2 반도체 칩 형성단계; 및 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 따른 기판 분리형 3차원 적층구조의 이미지센서에 의하면, 하나의 반도체 기판에 여러 개의 회로 블록이 형성되어 있을지라도 기판을 물리적으로 분리시킴으로써 기판이 서로 독립적으로 작용하게 되는 효과를 갖는다.
이를 통해 각 회로 블록의 전원 전압이 다르더라도 회로 블록 상호간에 간섭을 받지 아니하며, 각 회로 블록 별로 별개의 기판 벌크 전압을 인가할 수 있으므로 각 회로 블록에 형성된 단위소자의 특성을 개선시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 기판분리수단을 충진하는 것을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
도 2는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 3은 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 4는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 5는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 기판분리수단을 충진하는 것을 설명하기 위한 도면이다.
도 6은 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
도 7은 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
도 8은 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정흐름을 나타내는 도면이다.
이하에서는 본 발명의 구체적인 실시 예를 도면을 참조하여 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 1을 참고하면, 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서(1000)는 제1 반도체 칩(1100) 위에 제2 반도체 칩(1200)이 적층된 3차원 적층구조를 갖는다.
제1 반도체 칩(1100)은 제1기판(1110) 및 제1절연층(1120)을 포함한다. 제1 기판(1110)에는 반도체 칩의 기능에 따라 복수 개의 제1 소자영역(1111~1113)이 블록 단위로 형성된다. 제1절연층(1120)에는 제1 금속 배선층(1121)이 형성된다.
제2 반도체 칩(1200)은 제2기판(1210) 및 제2 절연층(1220)을 포함한다. 제2 기판(1210)에는 반도체 칩의 기능에 따라 복수 개의 제2 소자영역(1211~1213)이 블록 단위로 형성된다. 제2 절연층(1220)에는 제2 금속 배선층(1221)이 형성된다.
제2 반도체 칩(1200)은 제2기판(1210)의 상부에 반사방지층(1230)과 칼라필터층(1240) 및 마이크로 렌즈층(1250)을 더 구비할 수 있다.
이때, 상기 제2 반도체 칩(1200)은 상기 제2 기판(1210)에 블록단위로 형성된 복수 개의 제2 소자영역(1211~1213)을 분리하는 기판분리수단(1300)을 구비하고 있다.
기판분리수단(1300)은 플라즈마를 이용한 반응성 이온 식각(Reactive Ion Etching : RIE) 또는 습식 식각 방법을 이용하여 트렌치(Trench) 형태로 구현할 수 있다.
이때 기판분리수단(1300)은 제2 기판(1210)만을 분리하는 형태로 구현되거나 제2 기판(1210) 및 상기 제2 기판 상에 형성된 제2 절연층(1220)을 포함하여 분리하는 형태로 구현될 수도 있다.
이와 같이 기판분리수단(1300)을 구현하여 제2 기판에 형성된 픽셀 영역과 회로 블록 사이 또는 다수의 회로 블록 사이를 물리적으로 완전히 분리함으로써 기판에 인가되는 벌크 전압을 서로 달리하는 것이 가능하여 회로 블록들을 독립적으로 제어할 수 있게 된다.
일예로, 제2 반도체 칩(1200)에 형성된 복수 개의 제2 소자영역(1211~1213)은 포토다이오드를 포함하는 픽셀어레이와 주변회로영역으로 구현되고, 제1 반도체 칩(1100)에 형성된 복수 개의 제1 소자영역(1111~1113)은 포토다이오드로부터 전달된 전하를 전기적신호로 변환하여 출력하는 회로영역으로 구현될 수 있다.
이에 따라 픽셀 영역에 대해 기판의 벌크 전압(substrate bias)을 임의적으로 조절함으로써 포토다이오드와 플로팅 노드 사이의 포텐셜 구배를 크게 가져갈 수 있게 되어 전하 전달 특성을 크게 개선시킬 수 있게 된다.
그러나 이는 본 발명에 따른 하나의 실시예를 언급한 것이며 제1 소자영역(1111~1113)과 제2 소자영역(1211~1213)은 이러한 예에 한정되지 않고 다양하게 변형가능하다.
도 2는 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 2를 참고하면, 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서(1000)는 제1 반도체 칩(1100) 위에 제2 반도체 칩(1200)이 적층된 3차원 적층구조를 갖는다.
도 2에 도시된 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서(1000)는 기판분리수단(1300)이 제1 반도체 칩(1100)에 형성된 것을 제외하고 다른 구성은 도 1에 도시된 이미지센서와 동일하다.
도 3 및 도 4는 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 개략적인 단면도이다.
도 3 및 도 4를 참고하면, 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서(1000)는 제1 반도체 칩(1100) 위에 제2 반도체 칩(1200)이 적층된 3차원 적층구조를 갖는다.
도 3 및 도 4에 도시된 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서(1000)는 기판분리수단(1300)이 제1반도체 칩(1100)과 제2 반도체 칩(1200)에 모두 형성된 것을 제외하고 다른 구성은 도 1 및 도 2에 도시된 이미지센서와 동일하다.
도 3에서는 제1반도체 칩(1100)에 형성된 기판분리수단(1300)과 제2반도체 칩(1200)에 형성된 기판분리수단(1300)이 분리된 채 각각 제1기판(1110)과 제1절연층(1120) 및 제2기판(1210)과 제2절연층(1220)을 분리시키고 있다.
한편, 도 4에 도시된 바와 같이 기판분리수단(1300)을 제1반도체 칩(1100)과 제2반도체 칩(1200)을 관통하여 일체형으로 형성하는 경우에는 제1기판(1110)과 제2기판(1210)은 물론이고 제1절연층(1120)과 제2절연층(1220)을 모두 분리시킬 수 있다.
도 5는 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 기판분리수단을 충진하는 것을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이 트렌치(Trench) 형태로 구현된 기판분리수단(1310)에는 티타늄(Ti), 티타늄나이트라이드(TiN), 알루미늄(Al), 텅스텐(W) 또는 폴리(Poly) 등의 전도성 물질을 충진할 수 있으며, 산화막, 질화막 또는 칼라필터나 평탄화를 위한 오버코트(overcoat) 물질 등의 포토 레지스트와 같은 절연 물질을 충진할 수도 있다.
한편, 기판분리수단(1320)의 트렌치 영역 내에 어떠한 갭 필(Gap fill) 물질도 채우지 않고 속이 비어있는 형태로 둘 수도 있다.
도 6은 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정 흐름을 나타내는 도면이다.
도 6을 참고하면, 본 발명의 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 제1 반도체 칩 형성단계(S610), 제2 반도체 칩 형성단계(S620), 반도체칩 접합단계(S630) 및 기판분리수단 형성단계(S640)를 포함한다.
제1 반도체 칩 형성단계(S610)에서는 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성한다.
제2 반도체 칩 형성단계(S620)에서는 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성한다.
반도체칩 접합단계(S630)에서는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합한다.
기판분리수단 형성단계(S640)에서는 상기 제1기판에 형성된 상기 복수 개의 제1 소자영역의 블록들 사이 또는 상기 제2기판에 형성된 상기 복수 개의 제2 소자영역의 블록들 사이에 기판분리수단을 형성한다.
한편, 기판분리수단 형성단계(S640)에서 기판분리수단이 제1기판과 제2기판에 모두 형성되는 경우, 제1기판과 제2기판에 형성된 기판분리수단은 서로 일체형으로 연결되어 있거나 서로 분리되어 형성될 수 있다.
상기 기판분리수단 형성단계(S640) 이후에는 제2 기판에서 제2 절연층이 형성된 반대 면에 반사방지막을 형성하는 반사방지막 형성단계, 외부와의 연결을 위한 패드형성단계, 칼라필터 형성단계 및 마이크로렌즈 형성단계 등으로 이루어진 후속공정단계(S650)를 더 포함할 수 있다.
한편, 기판분리수단 형성단계(S640)는 외부와의 연결을 위한 패드를 형성하기 위해 기판을 식각하는 공정과 동시에 진행될 수도 있고 기판을 식각하는 공정과는 별도로 플라즈마를 통한 RIE 식각 또는 습식 식각을 통해 트렌치를 형성하는 방식으로 진행될 수도 있다.
도 7은 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정 흐름을 나타내는 도면이다.
도 7을 참고하면, 본 발명의 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 기판분리수단 형성단계(S710), 제1 반도체 칩 형성단계(S720), 제2 반도체 칩 형성단계(S730) 및 반도체칩 접합단계(S740)를 포함한다.
기판분리수단 형성단계(S710)에서는 제1기판에 형성될 상기 복수 개의 제1 소자영역의 블록들 사이 또는 상기 제2기판에 형성될 상기 복수 개의 제2 소자영역의 블록들 사이에 플라즈마 식각 또는 습식식각을 통해 기판분리수단을 형성한다.
제1 반도체 칩 형성단계(S720)에서는 상기 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성한다.
제2 반도체 칩 형성단계(S730)에서는 상기 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성한다.
반도체칩 접합단계(S740)에서는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합한다.
상기 반도체칩 접합단계(S740) 이후에는 제2 기판에서 제2 절연층이 형성된 반대 면에 반사방지막을 형성하는 반사방지막 형성단계, 외부와의 연결을 위한 패드형성단계, 칼라필터 형성단계 및 마이크로렌즈 형성단계 등으로 이루어진 후속공정단계(S750)를 더 포함할 수 있다.
도 8은 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법의 공정 흐름을 나타내는 도면이다.
도 8을 참고하면, 본 발명의 또 다른 일 실시예에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 제1 반도체 칩 형성단계(S810), 제2 반도체 칩 형성단계(S820) 및 반도체칩 접합단계(S830)를 포함한다.
제1 반도체 칩 형성단계(S810)에서는 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제1 소자영역의 블록들 사이에 기판분리수단을 형성한다.
제2 반도체 칩 형성단계(S820)에서는 제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제2 소자영역의 블록들 사이에 기판분리수단을 형성한다.
반도체칩 접합단계(S830)에서는 상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합한다.
즉, 도 8에 도시된 실시예에는 제1 반도체 칩 형성단계(S810)와 제2 반도체 칩 형성단계(S820)에 기판분리수단 형성단계가 포함되어 있다는 점에서 도 6에 도시된 실시예와 구별된다.
상기 반도체칩 접합단계(S830) 이후에는 제2 기판에서 제2 절연층이 형성된 반대 면에 반사방지막을 형성하는 반사방지막 형성단계, 외부와의 연결을 위한 패드형성단계, 칼라필터 형성단계 및 마이크로렌즈 형성단계 등으로 이루어진 후속공정단계(S840)를 더 포함할 수 있다.
한편, 도 6 내지 도 8에 도시된 본 발명에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 상기 제1 반도체 칩 또는 상기 제2 반도체 칩에 있어서 상기 기판분리수단이 형성된 영역에 티타늄(Ti), 티타늄나이트라이드(TiN), 알루미늄(Al), 텅스텐(W) 또는 폴리(Poly) 중에서 선택된 적어도 하나의 전도성 물질을 충진하는 단계를 더 포함할 수 있다.
이와 같이 전도성 물질을 트렌치로 분리된 영역에 채움으로써 외부 바이어스를 인가하여 트렌치 주변부의 포텐셜을 조절할 수 있게 된다. 이때, 상기 전도성 물질을 충진하는 단계는, 화학적 기상 증착(CVD) 방식이나 물리적 기상증착(PVD) 방식 또는 전기도금방식으로 진행되는 것이 바람직하다.
또한, 도 6 내지 도 8에 도시된 본 발명에 따른 기판 분리형 3차원 적층구조의 이미지센서의 제조방법은, 상기 기판분리수단이 형성된 영역에 산화막, 질화막 또는 포토 레지스트 중에서 선택된 적어도 하나의 절연 물질을 충진하는 단계를 더 포함할 수도 있다. 이와 같이 절연 물질을 트렌치로 분리된 영역에 채움으로써 식각되지 아니한 다른 영역과의 평탄화를 수행할 수 있다.
이때, 상기 절연 물질을 충진하는 단계는, 화학적 기상 증착(CVD) 방식으로 진행되는 것이 바람직하다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
1100 : 제1 반도체 칩 1110 : 제1 기판
1111~1113 : 제1 소자영역 1120 : 제1 절연층
1200 : 제2 반도체 칩 1210 : 제2 기판
1211~1213 : 제2 소자영역 1220 : 제2 절연층
1230 : 반사방지막 1240 : 칼라필터
1250 : 마이크로렌즈 1300 : 기판분리수단
1111~1113 : 제1 소자영역 1120 : 제1 절연층
1200 : 제2 반도체 칩 1210 : 제2 기판
1211~1213 : 제2 소자영역 1220 : 제2 절연층
1230 : 반사방지막 1240 : 칼라필터
1250 : 마이크로렌즈 1300 : 기판분리수단
Claims (21)
- 삭제
- 삭제
- 제1 기판 내에 블록 단위로 형성된 복수 개의 제1 소자영역을 포함하는 제1 반도체 칩과, 제2 기판 내에 블록 단위로 형성된 복수 개의 제2 소자영역을 포함하는 제2 반도체 칩을 구비하며, 상기 제1 반도체 칩 위에 상기 제2 반도체 칩이 적층된 3차원 적층구조의 이미지 센서에 있어서,
상기 제1 반도체 칩은 상기 제1 기판에 형성된 복수 개의 제1 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하며,
상기 제2 반도체 칩은 상기 제2 기판에 형성된 복수 개의 제2 소자영역을 블록 단위로 분리하는 기판분리수단을 더 구비하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 3항에 있어서,
상기 제1 반도체 칩에 구비된 기판분리수단과 상기 제2 반도체 칩에 구비된 기판분리수단은 서로 연결되어 일체형으로 형성되거나 서로 분리되어 형성된 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제3항 또는 제4항에 있어서, 상기 기판분리수단은,
플라즈마를 이용한 반응성 이온 식각(Reactive Ion Etching : RIE) 또는 습식 식각에 의해 형성된 트렌치인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 5항에 있어서, 상기 기판분리수단에는
전도성 물질 또는 절연물질이 충진된 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 6항에 있어서, 상기 전도성 물질은
티타늄(Ti), 티타늄나이트라이드(TiN), 알루미늄(Al), 텅스텐(W) 또는 폴리(Poly) 중에서 선택된 적어도 하나인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 6항에 있어서, 상기 절연 물질은
산화막, 질화막 또는 포토 레지스트 중에서 선택된 적어도 하나인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 5항에 있어서, 상기 기판분리수단은
속이 비어있는 구조인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 3항에 있어서, 상기 제1 반도체 칩에 구비된 기판분리수단은,
상기 제1 기판만을 분리하거나, 상기 제1 기판 및 상기 제1 기판 상에 형성된 제1 절연층을 포함하여 분리하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 제 3항에 있어서, 상기 제2 반도체 칩에 구비된 기판분리수단은,
상기 제2 기판만을 분리하거나, 상기 제2 기판 및 상기 제2 기판 상에 형성된 제2 절연층을 포함하여 분리하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서.
- 삭제
- 삭제
- 제1 기판 내에 복수 개의 제1 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제1 소자영역의 블록들 사이에 기판분리수단을 형성하는 제1 반도체 칩 형성단계;
제2 기판 내에 복수 개의 제2 소자영역을 블록 단위로 형성하고, 상기 복수 개의 제2 소자영역의 블록들 사이에 기판분리수단을 형성하는 제2 반도체 칩 형성단계; 및
상기 제1 반도체 칩과 상기 제2 반도체 칩을 접합하는 단계;를 포함하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
- 제 14항에 있어서,
반사방지막 및 절연막 형성단계;
패드 형성단계;
칼라필터 형성단계; 및
마이크로렌즈 형성단계를 더 포함하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
- 삭제
- 삭제
- 제 14항에 있어서,
상기 제1 반도체 칩 또는 상기 제2 반도체 칩에 있어서 상기 기판분리수단이 형성된 영역에 티타늄(Ti), 티타늄나이트라이드(TiN), 알루미늄(Al), 텅스텐(W) 또는 폴리(Poly) 중에서 선택된 적어도 하나의 전도성 물질을 충진하는 단계를 더 포함하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
- 제 14항에 있어서,
상기 제1 반도체 칩 또는 상기 제2 반도체 칩에 있어서 상기 기판분리수단이 형성된 영역에 산화막, 질화막 또는 포토 레지스트 중에서 선택된 적어도 하나의 절연 물질을 충진하는 단계를 더 포함하는 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
- 제 18항에 있어서, 상기 전도성 물질을 충진하는 단계는
화학적 기상 증착(CVD) 방식이나 물리적 기상증착(PVD) 방식 또는 전기도금방식으로 전도성 물질을 증착하는 단계인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
- 제 19항에 있어서, 상기 절연 물질을 충진하는 단계는
화학적 기상 증착(CVD) 방식으로 절연 물질을 증착하는 단계인 것을 특징으로 하는 기판 분리형 3차원 적층구조의 이미지 센서의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130137856A KR101542881B1 (ko) | 2013-11-13 | 2013-11-13 | 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 |
PCT/KR2014/010803 WO2015072723A1 (ko) | 2013-11-13 | 2014-11-11 | 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 |
US15/036,480 US20160300875A1 (en) | 2013-11-13 | 2014-11-11 | Substrate separation-type three-dimensional chip stacking image sensor and method for manufacturing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130137856A KR101542881B1 (ko) | 2013-11-13 | 2013-11-13 | 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150055679A KR20150055679A (ko) | 2015-05-22 |
KR101542881B1 true KR101542881B1 (ko) | 2015-08-11 |
Family
ID=53057608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130137856A KR101542881B1 (ko) | 2013-11-13 | 2013-11-13 | 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20160300875A1 (ko) |
KR (1) | KR101542881B1 (ko) |
WO (1) | WO2015072723A1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3358826B1 (en) * | 2015-09-30 | 2024-05-29 | Nikon Corporation | Image-capturing element and electronic camera |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102467845B1 (ko) * | 2017-10-24 | 2022-11-16 | 삼성전자주식회사 | 적층형 씨모스 이미지 센서 |
US11217144B2 (en) | 2019-11-06 | 2022-01-04 | Silicon Works Co., Ltd. | Driver integrated circuit and display device including the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100078221A (ko) * | 2008-12-30 | 2010-07-08 | 주식회사 동부하이텍 | 이미지 센서 및 이미지 센서의 제조 방법 |
US9142586B2 (en) * | 2009-02-24 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Pad design for backside illuminated image sensor |
KR101648200B1 (ko) * | 2009-10-22 | 2016-08-12 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
KR101334099B1 (ko) * | 2011-11-17 | 2013-11-29 | (주)실리콘화일 | 이중 감지 기능을 가지는 기판 적층형 이미지 센서 |
US8878325B2 (en) * | 2012-07-31 | 2014-11-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Elevated photodiode with a stacked scheme |
-
2013
- 2013-11-13 KR KR1020130137856A patent/KR101542881B1/ko active IP Right Grant
-
2014
- 2014-11-11 US US15/036,480 patent/US20160300875A1/en not_active Abandoned
- 2014-11-11 WO PCT/KR2014/010803 patent/WO2015072723A1/ko active Application Filing
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3358826B1 (en) * | 2015-09-30 | 2024-05-29 | Nikon Corporation | Image-capturing element and electronic camera |
Also Published As
Publication number | Publication date |
---|---|
KR20150055679A (ko) | 2015-05-22 |
US20160300875A1 (en) | 2016-10-13 |
WO2015072723A1 (ko) | 2015-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9559135B2 (en) | Conduction layer for stacked CIS charging prevention | |
US9553020B2 (en) | Interconnect structure for connecting dies and methods of forming the same | |
TWI509765B (zh) | 互連結構及方法 | |
US10092768B2 (en) | Interconnect structure and method of forming same | |
US9613994B2 (en) | Capacitance device in a stacked scheme and methods of forming the same | |
US11152417B2 (en) | Anchor structures and methods for uniform wafer planarization and bonding | |
US9412719B2 (en) | 3DIC interconnect apparatus and method | |
EP3179512B1 (en) | Cmos image sensor and fabrication method thereof | |
KR102481481B1 (ko) | 이미지 센서 및 그 제조 방법 | |
KR101431372B1 (ko) | 비아 라스트 관통 비아를 위한 방법 및 장치 | |
JP6789653B2 (ja) | 光電変換装置およびカメラ | |
US11563048B2 (en) | Semiconductor device and method of manufacturing the same | |
KR20130114000A (ko) | 상호연결된 스택형 디바이스 웨이퍼들을 구비한 집적회로 시스템을 제공하는 방법 및 장치 | |
US9379159B2 (en) | Method of fabricating multi-wafer image sensor | |
US11282885B2 (en) | Wafer structure and chip structure having through-hole electrical connection for bonded chips | |
KR101989271B1 (ko) | 금속 차폐 층을 갖는 집적 회로와 이미지 감지 디바이스 및 관련 제조 방법 | |
KR102150982B1 (ko) | 패드 구조물을 갖는 이미지 센서 | |
KR101542881B1 (ko) | 기판 분리형 3차원 적층구조의 이미지센서 및 그 제조방법 | |
US20230387172A1 (en) | Anchor Structures And Methods For Uniform Wafer Planarization And Bonding | |
KR102437163B1 (ko) | 반도체 소자 | |
CN109411496A (zh) | 半导体器件及其形成方法 | |
JP7059336B2 (ja) | 光電変換装置およびカメラ | |
US20230197755A1 (en) | Image sensor | |
Bauer et al. | Front end of line integration of high density, electrically isolated, metallized through silicon vias | |
CN115588676A (zh) | 图像传感器及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
X701 | Decision to grant (after re-examination) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20180725 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20190724 Year of fee payment: 5 |