CN104760920A - 具有mems ic的紧凑电子封装体和相关方法 - Google Patents

具有mems ic的紧凑电子封装体和相关方法 Download PDF

Info

Publication number
CN104760920A
CN104760920A CN201410007142.0A CN201410007142A CN104760920A CN 104760920 A CN104760920 A CN 104760920A CN 201410007142 A CN201410007142 A CN 201410007142A CN 104760920 A CN104760920 A CN 104760920A
Authority
CN
China
Prior art keywords
interconnect substrate
mems
electronic device
substrate
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410007142.0A
Other languages
English (en)
Other versions
CN104760920B (zh
Inventor
栾竟恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Shenzhen R&D Co Ltd
Original Assignee
STMicroelectronics Shenzhen R&D Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Shenzhen R&D Co Ltd filed Critical STMicroelectronics Shenzhen R&D Co Ltd
Priority to CN201410007142.0A priority Critical patent/CN104760920B/zh
Priority to US14/587,324 priority patent/US9365415B2/en
Publication of CN104760920A publication Critical patent/CN104760920A/zh
Application granted granted Critical
Publication of CN104760920B publication Critical patent/CN104760920B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

本发明涉及具有MEMS IC的紧凑电子封装体和相关方法。电子器件可以包括：横向间隔开的第一和第二互连衬底，在它们之间限定缝隙开口；以及第一IC，在缝隙开口中并且电耦合到第一和第二互连衬底中的至少一个。电子器件可以包括：第一其它IC，在第一IC之上并且电耦合到第一和第二互连衬底中的一个或者多个；以及包封材料，在第一和第二互连衬底、第一IC和第一其它IC之上。

Description

具有MEMS IC的紧凑电子封装体和相关方法
技术领域
本公开涉及电子器件领域，更具体地涉及集成电路和相关方法。
背景技术
在具有集成电路(IC)的电子器件中，IC通常安装在电路板上。为了电耦合在电路板和IC之间的连接，通常将IC“封装”。IC封装一般提供小的包装用于物理上保护IC并提供接触焊盘以用于耦合到电路板。在一些应用中，封装的IC可以经由键合导线或焊料凸块而耦合到电路板。
已经变得相当普遍的一种特定类型的IC是微机电系统(MEMS)IC。使用典型IC制造中使用的相同技术来制造这些MEMS IC。一些典型的MEMS IC包括陀螺仪和加速度计。实际上，陀螺仪和加速度计现在包括在大多数移动蜂窝设备中并且由其上的许多软件应用所使用。
参照图1，现在描述典型的经封装后的MEMS电子器件80。电子器件80包括衬底82、在该衬底上的第一粘附层84、在第一粘附层上的第一IC 81、在第一IC上的第二粘附层88、在第二粘附层上的第一MEMS IC 85、在第一MEMS IC上的第三粘附层95、在第三粘附层上的第二MEMS IC 86、在第二MEMS IC上的第四粘附层89以及在第四粘附层上的第二IC 91，衬底82包括多个接触93a-93b。该电子器件还包括耦合在衬底82与第一和第二IC/MEMS IC 81、85、86、91之间的多个键合导线92a-92e以及在衬底与第一和第二IC/MEMS IC之上的包封材料94。
发明内容
电子器件可以包括：横向间隔开的第一和第二互连衬底，在它们之间限定缝隙开口；至少一个第一IC，在所述缝隙开口中并且电耦合到所述第一和第二互连衬底中的至少一个；以及至少一个第一其它IC，在所述至少一个第一IC之上并且电耦合到所述第一和第二互连衬底的至少一个。电子设备可以包括：包封材料，在所述第一和第二互连衬底、所述至少一个第一IC和所述至少一个第一其它IC之上。有利地，该电子器件可以提供较薄的低侧面IC封装体。
在一些实施例中，该电子器件可以进一步包括：第三互连衬底，在第一互连衬底之上并且横向上邻接至少一个第一其它IC。第三互连衬底可以与至少一个第一其它IC对准。该电子器件可以进一步包括：多个焊料体，在第一和第三互连衬底之间。第三互连衬底可以包括电介质层和导电迹线，所述导电迹线延伸通过所述电介质层并且耦合到所述第一互连衬底和所述至少一个第一IC。
附加地，该电子器件可以进一步包括：至少一个键合导线，在所述至少一个第一IC与所述第一和第二互连衬底的至少一个之间。在一些实施例中，至少一个第一其它IC可以包括至少一个第一MEMS IC；并且该电子器件可以进一步包括在所述至少一个第一MEMS IC之上的至少一个第二MEMS IC。该电子器件可以进一步包括：至少一个第二IC，在所述至少一个第一其它IC之上并且电耦合到所述第一和第二互连衬底的至少一个。
此外，该电子器件可以进一步包括：粘附层，在所述至少一个第一IC与所述至少一个第一其它IC之间。至少一个第一IC在所述缝隙开口的相对侧处限定相应的空隙；并且包封材料可以填充相应的空隙。至少一个第一其它IC可以包括陀螺仪和加速度计中的至少一个。
另一方面涉及用于制作电子器件的方法。该方法可以包括：将第一和第二互连衬底定位成在横向上间隔开并且在它们之间限定缝隙开口，以及将至少一个第一IC定位在所述缝隙开口中并且电耦合到所述第一和第二互连衬底的至少一个。该方法还可以包括将至少一个第一其它IC定位在所述至少一个第一IC之上并且电耦合到所述第一和第二互连衬底的至少一个，以及在所述第一和第二互连衬底、所述至少一个第一IC和所述至少一个第一其它IC之上形成包封材料。
附图说明
图1是根据现有技术的电子器件的截面图的示意图。
图2是根据本公开的电子器件的截面图的示意图。
图3是图2的电子器件的底部平面图。
图4是根据本公开的电子器件的另一实施例的截面图的示意图。
图5A至图5D是在用于制作图2的电子器件的方法中的步骤的截面图的示意图。
具体实施方式
现在将在下面参照其中示出优选实施例的附图，更充分地描述本实施例。然而本公开可以按照许多不同方式实施并且不应被认为限于这里阐述的实施例。而且，提供这些实施例使得本公开对于本领域技术人员而言将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。在整个附图中，类似的标号指代类似的元素，并且在备选实施例中使用最初的标注来指示类似的元素。
现在参照图2至图3，描述根据本公开的电子器件10。该电子器件10示意地包括横向上间隔开的第一和第二互连衬底12-13，在它们之间限定缝隙开口28。在图示实施例中，缝隙开口28的形状为矩形，但可以采用其它形状，诸如在其它实施例中为例如梯形或方形。第一互连衬底12示意地包括衬底25和延伸通过该衬底25的导电迹线27。类似地，第二互连衬底13示意地包括衬底33和延伸通过该衬底27的导电迹线34。此外，可能最好如图3可见，第一和第二互连衬底12-13的导电迹线27、34在电子器件10的底表面上限定多个导电接触23a-23f。在图示实施例中，多个导电接触23a-23f包括焊区栅格阵列接触，但可以使用其它接触类型(例如球状或针状栅格阵列接触)。
该电子器件10示意地包括第一IC 11，该第一IC 11在缝隙开口28中并且电耦合到第一和第二互连衬底12-13。换言之，第一IC 11凹陷在第一和第二互连衬底12-13的上表面下方。第一IC 11示意地在缝隙开口28的相对侧处限定相应的空隙。电子器件10示意地包括第一其它IC(示意地为MEMS IC，即第一MEMS IC)15，该第一其它IC 15在第一IC 11之上并且电耦合到第一互连衬底12。电子器件示意地包括在第一MEMS IC 15之上的第二其它IC(示意地为MEMS IC，即第二MEMS IC)16。例如，第一和第二MEMS IC 15-16可以均包括陀螺仪和加速度计的至少一个。电子器件示意地包括第二IC 21，该第二IC 21在第一和第二MEMS IC 15-16之上并且电耦合到第二互连衬底13和第二MEMS IC 16。第一和第二MEMS IC 15、16可以包括例如：(1)使用微机械技术制作的待与IC裸片集成的传感器裸片；以及(2)将微机械传感器和电子IC集成在一起的单一裸片。
尽管电子器件10示意地包括第一和第二MEMS IC 15、16，但可以使用其它IC类型。此外，本公开可以适用于需要具有高集成度的低侧面(low profile)封装体并且需要裸片的进一步减薄的诸如MEMS IC之类的其它应用/产品。
电子器件10示意地包括在第一IC 11和第一MEMS IC 15之间的第一粘附层14、在第一MEMS IC 15和第二MEMS IC 16之间的第二粘附层18以及在第二MEMS IC与第二IC 21之间的第三粘附层19。例如，第一、第二和第三粘附层14、18、19可以均包括裸片附接膜(DAF)。
电子器件10示意地包括包封材料24，该包封材料24在第一和第二互连衬底12-13、第一和第二IC 11、21以及第一和第二MEMSIC 15-16之上并且填充缝隙开口28中的相应空隙。例如，包封材料24可以包括模制化合物。附加地，电子器件10示意地包括多个键合导线22a-22d，该多个键合导线在第一和第二IC/MEMS IC 11、21、15-16与第一和第二互连衬底12-13的一个或多个之间。此外，多个键合导线22a-22d也在第二IC 21和第二MEMS IC 16之间延伸。
导电键合导线22a-22d、迹线27、34和接触23a-23f可以包括例如铜或铝。衬底25、33可以包括有机材料，诸如液晶聚合物或硅基材料。在一些实施例中，第一和第二IC 11、21可以包括专用IC(ASIC)。
另一方面涉及用于制作电子器件10的方法。该方法可以包括：将第一和第二互连衬底12-13定位成在横向上分隔开并在它们之间限定缝隙开口28，以及将至少一个第一IC 11定位在缝隙开口中并且电耦合到第一和第二互连衬底中的至少一个。该方法还可以包括：将至少一个第一MEMS IC 15定位在所述至少一个第一IC 11之上并且电耦合到第一和第二互连衬底12-13中的至少一个，以及在第一和第二互连衬底、至少一个第一IC和至少一个第一MEMS IC之上形成包封材料24。
在一些实施例中，电子器件10可以包括在诸如蜂窝电话之类的移动无线通信设备中。移动无线通信设备可以包括壳体、由壳体承载的处理器以及由壳体承载并且耦合到处理器的电子器件10。
有利地，电子器件10可以提供优于图1的现有技术的电子器件80的若干益处。具体地，电子器件10提供比现有技术的电子器件80薄17％的低侧面封装体。而且，电子器件10可以容易地将更多IC并入其设计中。该低侧面特征对于蜂窝应用特别有用，在蜂窝应用中，使用若干MEMS IC并且低侧面设计是高价值的。而且，电子器件10是柔性的，这减少了在包括电子器件10的设备的高速组装期间的损坏。
现在附加地参照图4，描述电子器件10’的另一实施例。在电子设备10’的本实施例中，已经在上面结合图2至图3讨论过的那些元件给定最初的注释并且在这里大部分不需要进一步讨论。本实施例与前一实施例的不同之处在于，该电子器件10’示意地包括第三互连衬底26’，该第三互连衬底26’在第一互连衬底12’之上并且在横向上邻接第一MEMS IC 15’。具体地，第三互连衬底26’被图示为与第一MEMS IC 15’对准。电子器件10’示意地包括在第一互连衬底12’和第三互连衬底26’之间的多个焊料体37a’-37c’。第三互连衬底26’示意地包括电介质层31’和延伸通过该电介质层并耦合到第一互连衬底12’和第一IC 11’的导电迹线32’。
在本实施例中，第二IC 21’和第二MEMS IC 16’定位成水平邻接并且彼此对准。有利地，该电子器件10’比图2至图3的实施例更薄，与现有技术的电子器件80相比，提供25％的厚度减少。
现在附加地参照图5A至图5D，描述用于制作图2的电子器件10的方法。在图示实施例中，该方法制造第一和第二电子器件10a、10b(图5D)，但应理解到经由晶片级处理技术，该方法可以扩展用于同时制作大量器件(即比图示的两个更多)。该方法示意地包括将IC堆叠定位在载体层41和相关粘附层42上。IC堆叠依次包括：第一IC 11a-11b、第一MEMS IC 15a-15b、第二MEMS IC 16a-16b和第二IC 21a-21b。该方法包括将衬底43a-43c定位在IC堆叠之间并且在其外围侧处。该方法还包括形成多个键合导线用于IC11a-11b、15a-15b、16a-16b、21a-21b与衬底43a-43c之间的连接。
该方法包括形成包封材料24以围绕IC堆叠和衬底43a-43c。该方法包括移除载体层41和粘附层42。载体层41的释放可以通过例如溶解粘附层42来完成。
该方法还包括例如使用刀片或化学刻蚀的单片化步骤。单片化步骤分离第一和第二电子器件10a-10b。具体地，将衬底43a-43c分离以限定第一和第二互连衬底12a-12b、13a-13b。
受益于前面的描述和相关附图中呈现的教示的本领域技术人员将容易想到本公开的许多修改和其它实施例。因此可以理解到，本公开并不限于公开的特定实施例，而旨在于将该修改和实施例包含在所附权利要求的范围内。

Claims (25)

1.一种电子器件，包括：
横向间隔开的第一互连衬底和第二互连衬底，在它们之间限定缝隙开口；
至少一个第一集成电路(IC)，在所述缝隙开口中，并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个；
至少一个第一其它IC，在所述至少一个第一IC之上，并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个；以及
包封材料，在所述第一互连衬底和所述第二互连衬底、所述至少一个第一IC和所述至少一个第一其它IC之上。
2.根据权利要求1所述的电子器件，进一步包括：第三互连衬底，在所述第一互连衬底之上，并且横向邻接所述至少一个第一其它IC。
3.根据权利要求2所述的电子器件，其中所述第三互连衬底与所述至少一个第一其它IC对准。
4.根据权利要求2所述的电子器件，进一步包括：多个焊料体，在所述第一互连衬底和所述第三互连衬底之间。
5.根据权利要求2所述的电子器件，其中所述第三互连衬底包括电介质层和导电迹线，所述导电迹线延伸通过所述电介质层并且耦合到所述第一互连衬底和所述至少一个第一IC。
6.根据权利要求1所述的电子器件，进一步包括：至少一个键合导线，在所述至少一个第一IC与所述第一互连衬底和所述第二互连衬底中的至少一个之间。
7.根据权利要求1所述的电子器件，其中所述至少一个第一其它IC包括至少一个第一微机电系统(MEMS)IC；并且进一步包括在所述至少一个第一MEMS IC之上的至少一个第二MEMS IC。
8.根据权利要求7所述的电子器件，进一步包括：至少一个第二IC，在所述至少一个第一MEMS IC之上，并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个。
9.根据权利要求1所述的电子器件，进一步包括：粘附层，在所述至少一个第一IC与所述至少一个第一其它IC之间。
10.根据权利要求1所述的电子器件，其中所述至少一个第一IC在所述缝隙开口的相对侧处限定相应的空隙；并且其中所述包封材料填充相应的空隙。
11.根据权利要求1所述的电子器件，其中所述至少一个第一其它IC包括陀螺仪和加速度计中的至少一个。
12.一种电子器件，包括：
横向间隔开的第一互连衬底和第二互连衬底，在它们之间限定缝隙开口；
至少一个第一集成电路(IC)，在所述缝隙开口中并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个，所述至少一个第一集成电路在所述缝隙开口的相对侧处限定相应的空隙；
至少一个第一微机电系统(MEMS)IC，在所述至少一个第一IC之上并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个；
包封材料，在所述第一互连衬底和所述第二互连衬底、所述至少一个第一IC和所述至少一个第一MEMS IC之上，并且填充相应的空隙；以及
至少一个键合导线，在所述至少一个第一IC与所述第一互连衬底和所述第二互连衬底中的至少一个之间。
13.根据权利要求12所述的电子器件，进一步包括：第三互连衬底，在所述第一互连衬底之上并且横向邻接所述至少一个第一MEMS IC。
14.根据权利要求13所述的电子器件，其中所述第三互连衬底与所述至少一个第一MEMS IC对准。
15.根据权利要求13所述的电子器件，进一步包括：多个焊料体，在所述第一互连衬底和所述第三互连衬底之间。
16.根据权利要求13所述的电子器件，其中所述第三互连衬底包括电介质层和导电迹线，所述导电迹线延伸通过所述电介质层并且耦合到所述第一互连衬底和所述至少一个第一IC。
17.一种用于制作电子器件的方法，包括：
将第一互连衬底和第二互连衬底定位成横向间隔开并且在它们之间限定缝隙开口；
将至少一个第一集成电路(IC)定位在所述缝隙开口中并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个；
将至少一个第一其它IC定位在所述至少一个第一IC之上并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个；以及
在所述第一互连衬底和所述第二互连衬底、所述至少一个第一IC和所述至少一个第一其它IC之上形成包封材料。
18.根据权利要求17所述的方法，进一步包括：将第三互连衬底定位在所述第一互连衬底之上并且横向邻接所述至少一个第一其它IC。
19.根据权利要求18所述的方法，进一步包括：将所述第三互连衬底与所述至少一个第一其它IC对准。
20.根据权利要求18所述的方法，进一步包括：在所述第一互连衬底和所述第三互连衬底之间形成多个焊料体。
21.根据权利要求18所述的方法，其中所述第三互连衬底包括电介质层和导电迹线，所述导电迹线延伸通过所述电介质层并且耦合到所述第一互连衬底和所述至少一个第一IC。
22.根据权利要求17所述的方法，进一步包括：在所述至少一个第一IC与所述第一互连衬底和所述第二互连衬底中的至少一个之间形成至少一个键合导线。
23.根据权利要求17所述的方法，其中所述至少一个其它IC包括至少一个第一微机电系统(MEMS)IC；并且所述方法进一步包括：将至少一个第二MEMS IC定位在所述至少一个第一MEMS IC之上。
24.根据权利要求23所述的方法，进一步包括：将至少一个第二IC定位在所述至少一个第一MEMS IC之上并且电耦合到所述第一互连衬底和所述第二互连衬底中的至少一个。
25.根据权利要求17所述的方法，进一步包括：在所述至少一个第一IC与所述至少一个第一其它IC之间形成粘附层。
CN201410007142.0A 2014-01-02 2014-01-02 具有mems ic的紧凑电子封装体和相关方法 Active CN104760920B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410007142.0A CN104760920B (zh) 2014-01-02 2014-01-02 具有mems ic的紧凑电子封装体和相关方法
US14/587,324 US9365415B2 (en) 2014-01-02 2014-12-31 Compact electronic package with MEMS IC and related methods

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410007142.0A CN104760920B (zh) 2014-01-02 2014-01-02 具有mems ic的紧凑电子封装体和相关方法

Publications (2)

Publication Number Publication Date
CN104760920A true CN104760920A (zh) 2015-07-08
CN104760920B CN104760920B (zh) 2017-01-04

Family

ID=53480960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410007142.0A Active CN104760920B (zh) 2014-01-02 2014-01-02 具有mems ic的紧凑电子封装体和相关方法

Country Status (2)

Country Link
US (1) US9365415B2 (zh)
CN (1) CN104760920B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9527723B2 (en) 2014-03-13 2016-12-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming microelectromechanical systems (MEMS) package
JP6507565B2 (ja) * 2014-10-28 2019-05-08 セイコーエプソン株式会社 電子デバイス、電子機器および移動体
DE102017129442A1 (de) * 2017-12-11 2019-06-13 Infineon Technologies Ag Druckmessanordnung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065963A1 (en) * 2002-09-17 2004-04-08 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US20050212078A1 (en) * 2004-03-24 2005-09-29 Youngwoo Kwon Integrated circuit module package and assembly method thereof
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
CN102431950A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双层mems器件堆叠封装件及其生产方法
CN103221333A (zh) * 2010-09-18 2013-07-24 快捷半导体公司 多晶片mems封装

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6661084B1 (en) 2000-05-16 2003-12-09 Sandia Corporation Single level microelectronic device package with an integral window
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
KR101172527B1 (ko) 2005-03-31 2012-08-10 스태츠 칩팩, 엘티디. 상부면 및 하부면에서 노출된 기판 표면들을 갖는 반도체적층 패키지 어셈블리
US7429787B2 (en) 2005-03-31 2008-09-30 Stats Chippac Ltd. Semiconductor assembly including chip scale package and second substrate with exposed surfaces on upper and lower sides
US7429786B2 (en) 2005-04-29 2008-09-30 Stats Chippac Ltd. Semiconductor package including second substrate and having exposed substrate surfaces on upper and lower sides
US7394148B2 (en) 2005-06-20 2008-07-01 Stats Chippac Ltd. Module having stacked chip scale semiconductor packages
US8049326B2 (en) 2007-06-07 2011-11-01 The Regents Of The University Of Michigan Environment-resistant module, micropackage and methods of manufacturing same
JPWO2011018973A1 (ja) * 2009-08-11 2013-01-17 アルプス電気株式会社 Ｍｅｍｓセンサパッケージ
US20130050227A1 (en) 2011-08-30 2013-02-28 Qualcomm Mems Technologies, Inc. Glass as a substrate material and a final package for mems and ic devices
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040065963A1 (en) * 2002-09-17 2004-04-08 Chippac, Inc. Semiconductor multi-package module having wire bond interconnect between stacked packages and having electrical shield
US20050212078A1 (en) * 2004-03-24 2005-09-29 Youngwoo Kwon Integrated circuit module package and assembly method thereof
US7687899B1 (en) * 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
CN103221333A (zh) * 2010-09-18 2013-07-24 快捷半导体公司 多晶片mems封装
CN102431950A (zh) * 2011-12-31 2012-05-02 天水华天科技股份有限公司 一种双层mems器件堆叠封装件及其生产方法

Also Published As

Publication number Publication date
CN104760920B (zh) 2017-01-04
US20150183637A1 (en) 2015-07-02
US9365415B2 (en) 2016-06-14

Similar Documents

Publication Publication Date Title
US9510463B2 (en) Coreless packaging substrate and fabrication method thereof
CN109637934B (zh) 电子器件及制造电子器件的方法
KR101631934B1 (ko) 반도체 패키지 구조물 및 그 제작 방법
CN102760667B (zh) 形成双面电磁屏蔽层的半导体封装方法及构造
US10297552B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
TWI646607B (zh) 無芯積體電路封裝系統及其製造方法
TW200915525A (en) Packaged integrated circuit devices with through-body conductive vias, and methods of making same
KR20130086347A (ko) 영역 어레이 유닛 컨넥터를 갖는 적층 가능한 몰딩된 마이크로전자 패키지
JP2008277362A (ja) 半導体装置およびその製造方法
CN205257992U (zh) Mems器件
CN107748230B (zh) 具有框架通路的气体传感器设备和相关方法
EP3039716A1 (en) Ultra fine pitch and spacing interconnects for substrate
CN106252333B (zh) 多元件封装体与其制备方法
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
EP2937900A2 (en) Reconstitution techniques for semiconductor packages
CN102646663B (zh) 半导体封装件
CN105633055B (zh) 半导体封装结构的制法
CN105489565A (zh) 嵌埋元件的封装结构及其制法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
CN107112310B (zh) 包括高性能封装间连接的层叠封装(pop)器件
US8525336B2 (en) Semiconductor package and method of fabricating the same
CN102270619B (zh) 用于电子封装组件的焊盘配置
CN104760920A (zh) 具有mems ic的紧凑电子封装体和相关方法
CN106233458B (zh) 包括作为封装层中的通孔的导线的集成器件
CN106409813B (zh) 多元件封装体及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 5 / F East B501, South B502, North B503, 6th floor, block B, TCL Industrial Research Institute building, No. 006, Gaoxin South 1st Road, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

Address before: 518057, SKYWORTH building, South Zone, hi tech Zone, Nanshan District Science Park, Guangdong, Shenzhen

Patentee before: STMicroelectronics (Shenzhen) R&D Co.,Ltd.

CP02 Change in the address of a patent holder