CN205257992U - Mems器件 - Google Patents

Mems器件 Download PDF

Info

Publication number
CN205257992U
CN205257992U CN201520754632.7U CN201520754632U CN205257992U CN 205257992 U CN205257992 U CN 205257992U CN 201520754632 U CN201520754632 U CN 201520754632U CN 205257992 U CN205257992 U CN 205257992U
Authority
CN
China
Prior art keywords
nude film
front surface
encapsulation
connecting structure
outside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn - After Issue
Application number
CN201520754632.7U
Other languages
English (en)
Inventor
C·卡奇雅
D·O·韦拉
D·阿吉厄斯
M·斯皮特里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Malta Ltd
Original Assignee
STMicroelectronics Malta Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Malta Ltd filed Critical STMicroelectronics Malta Ltd
Application granted granted Critical
Publication of CN205257992U publication Critical patent/CN205257992U/zh
Withdrawn - After Issue legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/098—Arrangements not provided for in groups B81B2207/092 - B81B2207/097
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0154—Moulding a cap over the MEMS device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92124—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92162—Sequential connecting processes the first connecting process involving a wire connector
    • H01L2224/92164—Sequential connecting processes the first connecting process involving a wire connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)

Abstract

本公开涉及一种MEMS器件，具有晶片级封装，包括：第一裸片和第二裸片的堆叠，限定了在封装内部的至少第一内表面并且承载了至少电接触焊盘，以及在封装外部并且限定了封装的第一外侧面的至少第一外表面；以及模塑化合物，至少部分地涂覆了第一裸片和第二裸片的堆叠并且具有限定了与第一外侧面相对的、封装的第二外侧面的正表面。MEMS器件进一步包括：至少垂直连接结构，在第一内表面处从接触焊盘朝向模塑化合物的正表面延伸；以及至少外连接元件，电耦合至垂直连接结构并在封装的第二外面处暴露至封装的外侧。

Description

MEMS器件
技术领域
本实用新型涉及一种用于MEMS传感器器件的晶片级封装。
背景技术
如已知的那样，用于诸如加速度计、陀螺仪、磁力计、压力或力传感器的MEMS传感器器件的当前封装遵循将芯片附接至衬底、引线键合并封装的标准工艺流程。
图1示出了具有LGA(岛状栅格阵列)封装2的示例性MEMS传感器器件1。
MEMS传感器器件1包括第一裸片3，包括例如硅的半导体材料并且包括结构层3’和有源层3”，其中集成了微机械感测结构S、示意性示出并且包括例如悬挂在空腔之上的隔膜、惯性质量块、弹性元件和/或其他微机械感测部件。
第一裸片3具有由有源层3”限定、在此处形成微机械感测结构S的正面3a，以及由结构层3’限定、相对于垂直方向z与正面3a相对的背表面3b(第一裸片3具有在正交于垂直方向z的水平面xy中的主延伸部)。第一裸片3也可以集成其他机械或电子部件，取决于应用。
MEMS传感器器件1也包括第二裸片4，包括例如硅的半导体材料，并且包括相应结构层4’和相应有源层4”，其中集成了电子电路A(所谓AISC－专用集成电路)、示意性示出并且可操作地耦合至微机械感测结构S，例如以处理响应于检测到量(诸如线或角加速度、压力或力)而产生的电信号并且以在封装2的外侧提供已处理输出信号。
第二裸片4具有由有源层4”限定的、在此处形成了ASIC电路A的相应正面4a，以及由结构层4’限定、相对于垂直方向z与正面4a相对的背表面4b。
第一和第二裸片3、4沿垂直方向z堆叠，也即第一裸片3布置在第二裸片4上，使得第一裸片的背表面3b附接至第二裸片4的背面4a，插入了粘合层5(或多个粘合层，如图1所示)。
在示例中，第二裸片4具有大于第一裸片3对应水平延伸部的水平延伸部(在正交于垂直方向z的水平面xy中)。
第一和第二裸片3、4之间的电连接通过引线键合完成，采用电引线6将由第一裸片3的正面3a承载的第一焊盘7连接至由第二裸片4的正面4a承载的第二焊盘8(布置使得第二裸片4的相同正面4a并未被第一裸片3覆盖)。特别地，第一焊盘7电耦合至微机械感测结构S，而第二焊盘8电耦合至ASIC电路A。
MEMS传感器器件1进一步包括衬底9，例如由堆叠的导电层和介电层构成的多层结构，其用作封装2的基底和底外表面。
第一和第二裸片3、4的堆叠布置在衬底9上；特别地，第二裸片4的背表面4b经由另一粘合层11(或多个粘合层，如图1所示)附接至衬底9的正面9a。
其他电引线12将由第二裸片4的正面4a承载的第三焊盘13连接(并且电耦合至ASIC电路A)至由衬底9的正面9a承载的第四焊盘14(布置使得相同正面9a并未被第一和第二裸片3、4的堆叠覆盖)。
衬底9的背面9b面向封装2的外侧，并且承载了至外部装置的外部连接，例如用于焊接至其中集成了MEMS传感器器件1的电子设备(未示出)的外部印刷电路板(PCB)。特别地，衬底9的背面9b承载了电连接元件，在示例中为导电岛15的形式，并且穿过衬底9提供其他电连接15’(所谓TSV—穿硅通孔)，用于将相同导电岛15连接至第四焊盘14。
其他已知技术方案可以设计使用球形或球体用于电连接至外部印刷电路板(PCB)；这些封装已知为BGA球栅阵列封装。
MEMS传感器器件1此外包括例如为绝缘树脂材料的模塑化合物16，其覆盖并围绕了第一和第二裸片3、4的堆叠，并且此外覆盖了衬底9的正面9a(其中相同正面9a并未被第一和第二裸片3、4的堆叠覆盖)。电引线6、12嵌入在模塑化合物16内。
相同模塑化合物的正面限定了MEMS传感器器件1的封装2的顶部外表面。
该标准封装组件尽管在许多方面具有优点，但是遭受了一些缺点。
特别地，封装2具有可以与许多应用不兼容的尺寸(尤其是沿垂直方向z)，其中尺寸是重要的设计参数，例如在便携式或可穿戴电子装置中。
此外，电引线6、12可以在模塑处理期间经受断裂，这导致所制造MEMS传感器器件1的故障。
为了解决这些问题，已经提出了一些技术方案，设计消除衬底9(所谓晶片级封装)，或采用倒装芯片技术在第一和第二裸片3、4之间电连接，用于实现芯片接合以及电连接。
然而，尚未提出用于具有减小尺寸(例如沿垂直方向)以及期望机械和电性能的MEMS传感器器件的完全令人满意的封装技术方案。
特别地，仍然突出的重要问题是如何提供至封装外侧的电连接，例如用于焊接至外部印刷电路板，而并未求助于使用复杂和昂贵的制造工艺步骤。
实用新型内容
本实用新型的目的因此在于至少部分地克服之前突显的问题，并且特别是提供一种具有减小尺寸、采用减少成本的简单制造工艺、以及期望性能的封装技术方案。
根据本实用新型，提供了一种MEMS器件(29)，具有晶片级封装(28)，包括：第一裸片(3)和第二裸片(4)的堆叠，限定在所述封装(28)内并且至少承载电接触焊盘(13)的至少第一内表面(4a，3a)以及在所述封装(28)外并且限定所述封装(28)的第一外面(28b)的至少第一外表面(4b)；以及模塑化合物(16)，至少部分地涂覆所述第一裸片(3)和所述第二裸片(4)的所述堆叠并且具有限定所述封装(28)的与所述第一外面(28b)相对的第二外面(28a)的至少一部分的正表面(16a)，其中所述MEMS器件(29)进一步包括：至少垂直连接结构(30)，从在所述第一内表面(4a，3a)处的所述接触焊盘(13)朝向所述模塑化合物(16)的所述正表面(16a)延伸；以及至少外连接元件(32)，在所述模塑化合物(16)的正表面(16a)处电耦合至所述垂直连接结构(30)，并且在所述封装(28)的所述第二外面(28a)处暴露至所述封装(28)的外侧。
可选地，所述外连接元件(32)由粘合性可焊接材料(26，26b)制成。
可选地，所述垂直连接结构(30)由所述外连接元件(32)的相同粘合性可焊接材料(26)制成。
可选地，所述垂直连接结构(30)由导电材料(26a)制成，所述导电材料(26a)不同于所述外连接元件(32)的粘合性可焊接材料(26b)。
可选地，所述第二裸片(4)具有限定所述第一内表面(4a)的正表面以及限定所述第一外表面(4b)的背表面，所述第一裸片(3)在其正表面处附接在所述第二裸片(4)上；以及其中所述垂直连接结构(30)从所述第二裸片(4)的所述正表面向上延伸至所述模塑化合物(16)的所述正表面(16a)。
可选地，所述垂直连接结构(30)在所述封装的侧向侧面(28c)处暴露至所述封装(28)的外侧。
可选地，所述第一裸片(3)具有附接在所述第二裸片(4)上的背表面(3b)以及限定所述第一内表面(3a)的正表面；以及其中所述垂直连接结构(30)从所述第一裸片(3)的正表面向上延伸至所述模塑化合物(16)的正表面(16a)。
可选地，所述垂直连接结构(30)在所述模塑化合物(16)的所述正表面(16a)处具有第一宽度(W1，W2)；并且所述外连接元件(32)具有大于所述第一宽度(W1，W2)的第二宽度(W3)。
可选地，所述第一裸片(3)集成所述MEMS器件(29)的微机械感测结构(S)，并且所述第二裸片(4)集成所述MEMS器件(29)的电子电路(A)，所述电子电路(A)可操作地耦合至所述微机械感测结构(S)并且在所述电接触焊盘(13)处提供已处理的输出信号。
可选地，所述垂直连接结构(30)是以下项之一：单片柱体；垂直引线；导电元件的堆叠。
附图说明
为了更好地理解本实用新型，参照附图纯借由非限定性示例的方式现在描述其优选实施例，其中：
－图1示出了具有LGA封装的已知MEMS传感器器件的示意性截面；
－图2a－图2d示出了根据本技术方案实施例的在制造工艺的后续步骤中具有晶片级封装的MEMS传感器器件的示意性截面；
－图3是在制造工艺结束处MEMS传感器器件的透视图；
－图4a－图4c示出了根据本技术方案另一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；
－图5a－图5c示出了根据本技术方案又一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；
－图6－图11在截面中示出了所制造MEMS传感器器件的可能变化；
－图12a－图12c示出了根据本技术方案的又一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；
－图13在截面中示出了所制造MEMS传感器器件的可能变化；
－图14a－图14c示出了根据本技术方案的又一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；
－图15在截面中示出了所制造MEMS传感器器件的可能变化；
－图16a－图16d示出了根据本技术方案的又一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；
－图17在截面中示出了所制造MEMS传感器器件的可能变化；
－图18a－图18c示出了根据本技术方案的又一实施例的在制造工艺后续步骤中MEMS传感器器件的示意性截面；以及
－图19在截面中示出了所制造MEMS传感器器件的可能变化。
具体实施方式
如以下说明书中详述，本技术方案的方面设计了半导体材料的第一裸片和第二裸片的晶片级封装，并未采用任何衬底作为封装的基底；在可能的实施例中，第一和第二裸片优选地采用倒装芯片连接而耦合，并未采用电引线进行任何键合。
特别地，垂直连接结构设计穿过至少部分地涂覆第一和第二裸片的堆叠的模塑化合物的厚度，直至到达模塑化合物的外表面。
此外，为了提供去往封装外侧的电连接，例如用于焊接至外部印刷电路板，例如形式为岛的外部电连接元件被设计在模塑化合物的外表面处，连接至垂直连接结构。
根据本技术方案的特别方面，外部电连接元件由附接可焊接材料制成，其附接至垂直连接结构和/或模塑化合物并且也提供了期望的可焊接特性。
现在将详述本技术方案的各个实施例，特别是设计了单种材料用于形成垂直连接结构和外部电连接元件，或者两种不同材料，第一材料用于垂直连接结构，以及不同的第二材料用于外部电连接元件。
现在首先参照图2a更详细讨论根据本技术方案的制造工艺的第一实施例，图2a示出了第一裸片3的配对(相同附图标记用于标注类似于结合图1所述的元件)，其相互相邻附接在包括例如硅的半导体材料的相同晶片20上。然而，明显的是，在制造工艺的该阶段处，均集成了相应微机械结构S的多个第一裸片3附接至相同晶片20。
晶片20包括结构层20’和有源层20”，其集成大量ASIC电路A，一个ASIC电路用于一个第一裸片3。晶片20被设计为在制造工艺结束处锯切或划片单片化以便于形成大量MEMS器件，每个MEMS器件具有耦合至相应第一裸片3的相应第二裸片4(如以下所示)。
特别地，每个第一裸片3经由倒装芯片技术附接至晶片20，也即第一裸片3的正面3a面向晶片20的相应正表面20a，其限定了有源层20”并且在此处集成ASIC电路A。
因此，例如形式为导电凸块22的电连接元件将由第一裸片3的正表面3a承载的第一焊盘7机械并电耦合至由晶片20的正表面20a承载的第二焊盘8(如图2a和以下附图所示，例如为钝化层的层可以存在于第一裸片3的正表面3a处，此处第一焊盘7不存在)。导电凸块22嵌入在粘合层5内，在该情形中其插入在第一裸片的正表面3a与晶片20的正表面20之间。
因此并未设计电引线用于在集成于第一裸片3内的微机械结构S与集成于晶片20内的相应ASIC电路A之间的电连接。
晶片20的正表面20a此外承载了第三焊盘13，电耦合至ASIC电路A并且被设计用于电连接至封装的外侧，以便于提供已处理的输出信号；模塑化合物16涂覆晶片20的正表面20a，此处并未被第一裸片3覆盖。
在该实施例中，模塑化合物16并非覆盖由相应结构层3’限定的相同第一裸片3的背表面3b，而是与其齐平，以使得相同背表面3b被设计用于与模塑化合物16的正表面16a一起限定了封装的第一外表面。类似地，由相应结构层20’限定的晶片20的背面限定沿着垂直方向z与第一外表面相对的封装的第二外表面。
如图2b中所示，制造工艺的后续步骤设计形成盲孔24，针对模塑化合物16的整个厚度从其正表面16a延伸至晶片的正表面20a，从而暴露了第三焊盘13。
特别地，在该实施例中，每个盲孔24暴露了相邻第三焊盘13的配对(每一个电耦合至相应ASIC电路A，被集成在晶片20内，并且耦合至相应第一裸片3)。划片线25单片化了每个配对中两个相邻第三焊盘13，晶片20被设计为在划片线25处被锯切以限定第二裸片4。
盲孔24可以经由激光移除材料(例如激光钻孔)或其他技术而形成，诸如通过合适的掩模层的刻蚀技术。
然后，如图2c中所示，导电材料26形成进盲孔24中，例如经由分配工艺(所谓“注射”)，具有合适的步骤以促使材料进入孔洞中的印刷工艺，或者任何其他合适的技术。导电材料26填充盲孔24，因此形成穿过模塑化合物16的填充通孔，其在该实施例中从相同模塑化合物16的正表面16a凹陷。
如图2d中所示的制造工艺的后续步骤被设计为在划片线25处锯切晶片20(所谓单片化)，以便于限定第二裸片4，并且在相同第二裸片4的每个裸片上堆叠相应第一裸片3。
此外，相同锯切操作限定MEMS器件29的多个晶片级封装28。
特别地，在该实施例中，相同导电材料26在每个盲孔24内限定了穿过模塑化合物16的垂直电连接结构30，以及额外地形式为岛的外部电连接元件32在该情形中从相同模塑化合物16的正表面16a凹陷，可外部接入至晶片级封装28以便于实现朝向第二裸片4(和/或第一裸片3)的电连接。
图3示出了具有晶片级封装28的单片化得到的MEMS器件29，其中相同晶片级封装28的外表面28a由第一裸片3的背表面3b与模塑化合物16的正表面16a一起限定(外部电连接元件32可从相同外面28a接入，由此凹陷)；并且由第二裸片4的背表面4b限定晶片级封装28的另一外面28b。
此外，在该实施例中，在由模塑化合物16和第二裸片4另外一起限定的其侧表面28c处，垂直连接结构30暴露至晶片级封装28的外侧。
更详细地，根据本技术方案的方面，导电材料26是粘合可焊接材料，具有以下一个或多个特性：用于模塑化合物16的材料(例如树脂)的期望粘合性；期望的可焊接性，例如用于连接至集成了MEMS器件29的电子设备的外部印刷电路板(在此未示出)；期望的可靠性特性，例如甚至随着温度改变(在该情形中，材料需要具有低湿气吸附性并且与相同模塑化合物16的材料兼容的膨胀系数)；以及低粘性，以便于能够在制造工艺期间在盲孔24内流动，可能不具有空气残留，因此降低了空洞形成(以及结果降低了电连接特性)的风险。取决于特定的应用，导电材料26可以需要具有其他特性；例如，诸如固化后体积损失的方面可以是相关的。
现在参照图4a－图4c描述本技术方案的另一实施例。
特别地，该实施例不同于参照图2a－图2d所述的实施例的之处在于，图4a中所示每个盲孔24被设计为暴露单个第三焊盘13(替代于相邻第三焊盘13的配对)；换言之，单独的盲孔24形成在每个第三焊盘13之上。
因此，在制造工艺的结束处，如图4c中所示，由于仍然存在与第二裸片4完全限定了晶片级封装28的侧表面28c的模塑化合物16，因此垂直连接结构30在该情形中并未暴露至晶片级封装28的外侧。
实际上，在该情形中，如相同附图4c中所示，在划片线25处穿过布置在相邻盲孔24之间的模塑化合物16执行锯切。
图5a－图5c涉及本技术方案的另外其他实施例，其不同于之前所述实施例之处在于：盲孔24并不具有穿过模塑化合物16整个厚度的相同直径(或宽度)。
如图5a中所示，每个盲孔24包括：第一部分24a，从晶片20的正表面20a延伸(并且在该情形中暴露了单个第三焊盘13)，具有第一宽度w1；以及第二部分24b，流体地耦合至第一部分24a并且向上延伸至模塑化合物16的正表面16a，具有大于第一宽度w1的第二宽度w2。
如对于本领域技术人员明显的那样，在该情形中盲孔24由不同形成步骤而得到，例如由两步钻孔工艺或刻蚀工艺。
在给定了得到晶片级封装28的相同整体尺寸下，该技术方案可以允许更好地容纳更大的附接至晶片20的正表面20a的第一裸片3。
在该情形中，如图5b和图5c所示，在采用导电材料26填充盲孔24之后，外部电连接元件32具有对应的第二宽度w2，大于垂直连接结构30的第一宽度w1。
图6－图8示出了分别相对于图2d、图4c和图5c实施例得到的晶片级封装28的第一变形例，其中作为从模塑化合物16的正表面16a凹陷的替代，外部电连接元件32从相同正表面16a浮凸(该变形例由对盲孔24的不同填充而得到)。换言之，相对于垂直方向z，外部电连接元件32相对于正表面16a立于更高的水平处。
图9－图11示出了晶片级封装28的第二变形例，其中外部电连接元件32同样相对于模塑化合物16的正表面16a浮凸；此外，在该情形中，相同外部电连接元件32具有标注为w3的不同的宽度，其大于垂直连接结构30的下层部分30’在图9和图10技术方案中具有的宽度w1以及在图11技术方案中的宽度w2(参见之前讨论)。
如图12a－12c所示，本技术方案的另外其他实施例可以设计使用两种不同材料形成垂直连接结构30和外部连接元件32。
特别地，在形成盲孔24之后，如图12a中所示(在该示例中，一种用于每个第三焊盘13)，采用图12b中标注为26a的第一导电材料(例如导电金属、导电树脂、第一导电粘合材料、或电镀材料)填充相同盲孔24，以便于形成垂直连接结构30。
如图12b中所示，填充可以与模塑化合物16的正表面16a(如图12b右侧结构所示)齐平，或者替代地第一导电材料26a可以从相同正表面16a凹陷(如相同附图12b中左侧结构所示)。
然后，如图12c中所示(示出了在晶片单片化之后得到的MEMS器件29)，使用在此标注为26b的不同的第二导电材料形成外部连接元件32，作为在之前形成的垂直连接结构30上的岛。
如前所述，第二导电材料26b是粘合性可焊接材料，具有之前所述的电和机械特性。
此外，外部连接元件32可以如图12c所示具有与下层垂直连接结构30相同的宽度w1，或者如图13所示具有更大的宽度。
现在首先参照图14a讨论本技术方案的另外其他实施例，设计再次使用两种不同导电材料26a、26b用于分别形成垂直连接结构30和外部连接元件32，以及此外用于形成相同垂直连接结构30的备选技术方案。
详细地，如相同的图14a中所示，在第一裸片3已经附接至晶片20的正表面20a之后，但是在模塑化合物16形成之前，垂直连接结构30形成为沿着垂直方向z延伸，从相同晶片20的正表面20a开始，并且特别地均耦合至相应第三焊盘13。
垂直连接结构30的形成可以设计用于制造垂直引线的已知步骤(例如如专利申请US8,772,151中所述，或者采用任何其他已知技术)，或者垂直地堆叠由第一导电材料26a制成的大量导电凸块或焊盘或其他导电元件的步骤。
图14a示意性示出了从各个可能制造步骤得到的垂直连接结构30。
然后，如图14b中所示，形成了模塑化合物16，包围和涂覆之前形成的垂直连接结构30，并且覆盖晶片20的正表面20a，以及在该情形中也覆盖第一裸片3的背表面3b。
特别地，制造工艺可以设计覆盖垂直连接结构30的顶部30’，其随后经由在模塑化合物16的正表面16a处执行的研磨步骤(或者用于移除材料的其他步骤)而暴露，或者在模塑化合物16的模塑期间使得垂直连接结构30的顶部30’直接暴露。在两种情形中，在制造步骤结束处，垂直连接结构30的顶部30’可在模塑化合物16的正表面16a处可接入。
然后，图14c(其已经示出了单片化后的MEMS器件29)，形成了外部连接元件32，耦合至下层的垂直连接结构30，如前详细所述。
特别地，外部连接元件32在该示例中由第二导电材料26b、粘合性可焊接材料制成，并且可以如相同图14c中所示与模塑化合物16的正表面16a齐平，或者如图15中所示相对于相同正表面16a而替代地浮凸。
现在讨论本技术方案的另外其他实施例，从附图16a开始，其示出了附接在晶片20的正表面20a上的相邻第一裸片3的配对，在该情形中第一裸片3的背表面3b面向晶片20的顶表面20a；模塑化合物16在该情形中涂覆并且完全覆盖相同第一裸片3的正面3a。
此外，采用电引线(示意性示出)在由第一裸片3的正面3a承载的第一焊盘7至由晶片20的正表面20a承载的第二焊盘8之间形成了电连接35(以便于将感测结构S电耦合至电子电路A)；其他电引线35连接了第三焊盘13(设计用于电耦合至封装的外侧)，在该情形中也由第一裸片3的正面3a所承载，以及第四焊盘14由晶片20的正表面20a承载。
如图16b中所示，制造工艺的后续步骤再次设计形成穿过模塑化合物16的厚度的盲孔24，然而从第一裸片3的正面3a(在该情形中是相同的第一裸片3与下层晶片20的堆叠的顶表面)开始，向上直至模塑化合物16的正表面16a。盲孔24因此暴露了布置在第一裸片3的正面3a上的第三焊盘13。
随后，如图16c所示，再次采用第一导电材料26a填充盲孔24以便于形成垂直连接结构30，其可以与正表面16a齐平或者从此凹陷，并且连接至第三焊盘13。
接着，如图16d所示(并且在图17的变形例中)，外部电连接元件32形成在模塑化合物16的正表面16a处，可从得到MEMS器件29的封装28的外侧接入。
在该情形中，采用形成了垂直连接结构30的第一导电材料26a填充盲孔24，而采用不同的第二导电材料26b形成外部电连接元件32(特别地，粘合性可焊接材料)；然而，也在该情形中，可以设计使用单种导电材料26以及粘合性可焊接材料，如前详细所述。此外，如图17中所示，也在该情形中，外部电连接元件32可以具有比垂直连接结构30的宽度W1不同的宽度W3。
如图18a开始所示，本技术方案的又一实施例设计了形成垂直连接结构30，再次从第一裸片3的正面3a开始(在该情形中也为相同第一裸片3与下层晶片20的堆叠的顶表面)，但是在该情形中在模塑化合物16模塑之前。
如前所述，垂直连接结构30可以形成为垂直引线，或者堆叠导电凸块或焊盘，或使用不同的已知制造步骤。
如图18b中所示，随后形成模塑化合物16，涂覆并覆盖了第一裸片3，以及此外之前形成的垂直连接结构30，留下了其顶部30’暴露或者覆盖(在后者情形中，需要研磨或类似处理步骤以暴露相同顶部30’)。
然后，在模塑化合物16的正表面16a处形成外部电连接元件32，连接至下层的垂直连接结构30，与正表面16a齐平(如图18c中所示)，或者布置在相同正表面16a之上(如图19中所示)，并且也可能具有不同的、比下层垂直连接结构30更大的宽度W3(如图18c和图19中所示)。
从之前说明书明确了所述技术方案的优点。
在任何情形中，再次强调，允许控制得到的装置封装的尺寸，特别是减小厚度或者其垂直尺寸，与此同时为外部电连接提供了可靠和简单的技术方案。
整体的，相对于已知技术方案减小了制造工艺的成本和复杂性。
此外，得到的结构是机械强健的并且允许实现期望的电特性。
以上优点允许使用所提出的MEMS器件29，甚至当需要满足关于占据空间的严厉设计需求时，在面积和厚度方面，例如在便携式或移动电子装置中，诸如例如便携式计算机、膝上型计算机、笔记本计算机(包括超薄笔记本)、PAD、平板电脑、平板手机、智能电话或可穿戴装置。
最终，明显的是，可以对在此所述和所示的做出修改和改变，并未由此脱离如所附权利要求中限定的本实用新型的范围。
特别地，强调的是，各种不同材料可以用于形成所述MEMS器件29，特别是用于形成垂直连接结构30和外部电连接元件32，取决于应用和具体设计需求。
通常，垂直连接结构30可以是以下之一：单块柱体；垂直引线；导电元件的堆叠，再次根据具体设计需求(例如采用单块柱体填充盲孔24将导致形成空洞和缺陷，而导电元件的堆叠可以具有较小的机械阻抗)。

Claims (10)

1.一种MEMS器件(29)，其特征在于，具有晶片级封装(28)，包括：第一裸片(3)和第二裸片(4)的堆叠，限定在所述封装(28)内并且至少承载电接触焊盘(13)的至少第一内表面(4a，3a)以及在所述封装(28)外并且限定所述封装(28)的第一外面(28b)的至少第一外表面(4b)；以及模塑化合物(16)，至少部分地涂覆所述第一裸片(3)和所述第二裸片(4)的所述堆叠并且具有限定所述封装(28)的与所述第一外面(28b)相对的第二外面(28a)的至少一部分的正表面(16a)，
其中所述MEMS器件(29)进一步包括：至少垂直连接结构(30)，从在所述第一内表面(4a，3a)处的所述接触焊盘(13)朝向所述模塑化合物(16)的所述正表面(16a)延伸；以及至少外连接元件(32)，在所述模塑化合物(16)的正表面(16a)处电耦合至所述垂直连接结构(30)，并且在所述封装(28)的所述第二外面(28a)处暴露至所述封装(28)的外侧。
2.根据权利要求1所述的器件，其特征在于，所述外连接元件(32)由粘合性可焊接材料(26，26b)制成。
3.根据权利要求2所述的器件，其特征在于，所述垂直连接结构(30)由所述外连接元件(32)的相同粘合性可焊接材料(26)制成。
4.根据权利要求2所述的器件，其特征在于，所述垂直连接结构(30)由导电材料(26a)制成，所述导电材料(26a)不同于所述外连接元件(32)的粘合性可焊接材料(26b)。
5.根据之前权利要求中任一项所述的器件，其特征在于，所述第二裸片(4)具有限定所述第一内表面(4a)的正表面以及限定所述第一外表面(4b)的背表面，所述第一裸片(3)在其正表面处附接在所述第二裸片(4)上；以及其中所述垂直连接结构(30)从所述第二裸片(4)的所述正表面向上延伸至所述模塑化合物(16)的所述正表面(16a)。
6.根据权利要求5所述的器件，其特征在于，所述垂直连接结构(30)在所述封装的侧向侧面(28c)处暴露至所述封装(28)的外侧。
7.根据权利要求1－4中任一项所述的器件，其特征在于，所述第一裸片(3)具有附接在所述第二裸片(4)上的背表面(3b)以及限定所述第一内表面(3a)的正表面；以及其中所述垂直连接结构(30)从所述第一裸片(3)的正表面向上延伸至所述模塑化合物(16)的正表面(16a)。
8.根据权利要求1－4中任一项所述的器件，其特征在于，所述垂直连接结构(30)在所述模塑化合物(16)的所述正表面(16a)处具有第一宽度(W1，W2)；并且所述外连接元件(32)具有大于所述第一宽度(W1，W2)的第二宽度(W3)。
9.根据权利要求1－4中任一项所述的器件，其特征在于，所述第一裸片(3)集成所述MEMS器件(29)的微机械感测结构(S)，并且所述第二裸片(4)集成所述MEMS器件(29)的电子电路(A)，所述电子电路(A)可操作地耦合至所述微机械感测结构(S)并且在所述电接触焊盘(13)处提供已处理的输出信号。
10.根据权利要求1－4中任一项所述的器件，其特征在于，所述垂直连接结构(30)是以下项之一：单片柱体；垂直引线；导电元件的堆叠。
CN201520754632.7U 2014-12-24 2015-09-25 Mems器件 Withdrawn - After Issue CN205257992U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ITTO20141107 2014-12-24
ITTO2014A001107 2014-12-24

Publications (1)

Publication Number Publication Date
CN205257992U true CN205257992U (zh) 2016-05-25

Family

ID=52633501

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201910613944.9A Active CN110329983B (zh) 2014-12-24 2015-09-25 用于mems传感器器件的晶片级封装及对应制造工艺
CN201510624967.1A Active CN105731354B (zh) 2014-12-24 2015-09-25 用于mems传感器器件的晶片级封装及对应制造工艺
CN201520754632.7U Withdrawn - After Issue CN205257992U (zh) 2014-12-24 2015-09-25 Mems器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201910613944.9A Active CN110329983B (zh) 2014-12-24 2015-09-25 用于mems传感器器件的晶片级封装及对应制造工艺
CN201510624967.1A Active CN105731354B (zh) 2014-12-24 2015-09-25 用于mems传感器器件的晶片级封装及对应制造工艺

Country Status (2)

Country Link
US (3) US9802813B2 (zh)
CN (3) CN110329983B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105731354A (zh) * 2014-12-24 2016-07-06 意法半导体(马耳他)有限公司 用于mems传感器器件的晶片级封装及对应制造工艺
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN106115606A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 一种微机电系统器件封装结构及方法
CN109384192A (zh) * 2017-08-04 2019-02-26 上海珏芯光电科技有限公司 微系统封装模块及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111348613B (zh) * 2018-12-21 2023-12-26 中芯集成电路（宁波）有限公司 封装方法及封装结构
DE102020204773A1 (de) * 2020-04-15 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Sensoranordnung, umfassend eine Mehrzahl von einzelnen und separaten Sensorelementen
CN113301718B (zh) * 2021-05-28 2022-11-04 淮南师范学院 一种微型电子元件检修方法
CN113683051A (zh) * 2021-07-26 2021-11-23 长春理工大学 基于介电泳组装原理的大面积电子电路制造技术
US20230092132A1 (en) * 2021-09-23 2023-03-23 Texas Instruments Incorporated Wafer level processing for microelectronic device package with cavity

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3469199D1 (en) 1983-12-09 1988-03-10 Thierry Martin Composite slabs with integrated acoustical and thermal insulation to cover floors, walls and ceilings
US6613606B1 (en) 2001-09-17 2003-09-02 Magic Corporation Structure of high performance combo chip and processing method
CN100350607C (zh) 2001-12-07 2007-11-21 富士通株式会社 半导体器件及其制造方法
US7217588B2 (en) 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
US7709935B2 (en) * 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
US7202560B2 (en) 2004-12-15 2007-04-10 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Wafer bonding of micro-electro mechanical systems to active circuitry
KR100636823B1 (ko) * 2004-12-27 2006-10-23 삼성전자주식회사 Ｍｅｍｓ 소자 패키지 및 그 제조방법
GB2438788B (en) * 2005-02-24 2009-03-11 Agere Systems Inc Structure and method for fabricating flip chip devices
JP2008535273A (ja) * 2005-03-31 2008-08-28 スタッツ・チップパック・リミテッド 上面および下面に露出した基板表面を有する半導体積層型パッケージアセンブリ
US7335986B1 (en) 2005-09-14 2008-02-26 Amkor Technology, Inc. Wafer level chip scale package
JP5174673B2 (ja) * 2005-10-14 2013-04-03 エスティーマイクロエレクトロニクス エス．アール．エル． 基板レベル・アセンブリを具えた電子装置及びその製造処理方法
US7923790B1 (en) 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
JP5183949B2 (ja) 2007-03-30 2013-04-17 日本電気株式会社 半導体装置の製造方法
US8178976B2 (en) * 2008-05-12 2012-05-15 Texas Instruments Incorporated IC device having low resistance TSV comprising ground connection
JP5468242B2 (ja) 2008-11-21 2014-04-09 株式会社東芝 Ｍｅｍｓパッケージおよびｍｅｍｓパッケージの製造方法
EP2252077B1 (en) * 2009-05-11 2012-07-11 STMicroelectronics Srl Assembly of a capacitive acoustic transducer of the microelectromechanical type and package thereof
US8530981B2 (en) * 2009-12-31 2013-09-10 Texas Instruments Incorporated Leadframe-based premolded package having acoustic air channel for micro-electro-mechanical system
US8264089B2 (en) * 2010-03-17 2012-09-11 Maxim Integrated Products, Inc. Enhanced WLP for superior temp cycling, drop test and high current applications
US8350381B2 (en) 2010-04-01 2013-01-08 Infineon Technologies Ag Device and method for manufacturing a device
US8618620B2 (en) * 2010-07-13 2013-12-31 Infineon Technologies Ag Pressure sensor package systems and methods
US8097490B1 (en) * 2010-08-27 2012-01-17 Stats Chippac, Ltd. Semiconductor device and method of forming stepped interconnect layer for stacked semiconductor die
CN202102009U (zh) 2010-12-14 2012-01-04 东南大学 基于金金键合工艺的热式风速风向传感器
US8466544B2 (en) * 2011-02-25 2013-06-18 Stats Chippac, Ltd. Semiconductor device and method of forming interposer and opposing build-up interconnect structure with connecting conductive TMV for electrical interconnect of Fo-WLCSP
US20130001710A1 (en) 2011-06-29 2013-01-03 Invensense, Inc. Process for a sealed mems device with a portion exposed to the environment
US20130040423A1 (en) 2011-08-10 2013-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of Multi-Chip Wafer Level Packaging
US9029962B1 (en) * 2011-10-12 2015-05-12 Amkor Technology, Inc. Molded cavity substrate MEMS package fabrication method and structure
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US20130292852A1 (en) * 2012-05-03 2013-11-07 Infineon Technologies Ag Chip embedded packages and methods for forming a chip embedded package
DE102012208031A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh +Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
ITMI20121134A1 (it) * 2012-06-27 2013-12-28 St Microelectronics Srl Dispositivo elettronico flip chip e relativo metodo di produzione
US8759956B2 (en) * 2012-07-05 2014-06-24 Infineon Technologies Ag Chip package and method of manufacturing the same
US8653626B2 (en) * 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US20140130595A1 (en) * 2012-11-12 2014-05-15 Memsic, Inc. Monolithic sensor package
TWI570864B (zh) 2013-02-01 2017-02-11 英帆薩斯公司 具有焊線通孔的微電子封裝、其之製造方法以及用於其之硬化層
US9524950B2 (en) * 2013-05-31 2016-12-20 Freescale Semiconductor, Inc. Stacked microelectronic packages having sidewall conductors and methods for the fabrication thereof
US9446943B2 (en) 2013-05-31 2016-09-20 Stmicroelectronics S.R.L. Wafer-level packaging of integrated devices, and manufacturing method thereof
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
US9969614B2 (en) * 2015-05-29 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. MEMS packages and methods of manufacture thereof
CN105181230A (zh) * 2015-08-06 2015-12-23 苏州敏芯微电子技术有限公司 压力传感器及其封装方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105731354A (zh) * 2014-12-24 2016-07-06 意法半导体(马耳他)有限公司 用于mems传感器器件的晶片级封装及对应制造工艺
US9802813B2 (en) 2014-12-24 2017-10-31 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
US10435290B2 (en) 2014-12-24 2019-10-08 Stmicroelectronics (Malta) Ltd Wafer level package for a MEMS sensor device and corresponding manufacturing process
US10882738B2 (en) 2014-12-24 2021-01-05 Stmicroelectronics (Malta) Ltd Wafer level package for a mems sensor device and corresponding manufacturing process
CN106024657A (zh) * 2016-06-24 2016-10-12 南通富士通微电子股份有限公司 一种嵌入式封装结构
CN106115606A (zh) * 2016-07-14 2016-11-16 华进半导体封装先导技术研发中心有限公司 一种微机电系统器件封装结构及方法
CN109384192A (zh) * 2017-08-04 2019-02-26 上海珏芯光电科技有限公司 微系统封装模块及其制造方法
CN109384192B (zh) * 2017-08-04 2020-11-06 上海珏芯光电科技有限公司 微系统封装模块及其制造方法

Also Published As

Publication number Publication date
CN105731354A (zh) 2016-07-06
CN110329983B (zh) 2024-09-27
US9802813B2 (en) 2017-10-31
US10882738B2 (en) 2021-01-05
US20180044170A1 (en) 2018-02-15
CN105731354B (zh) 2019-08-02
CN110329983A (zh) 2019-10-15
US20190375627A1 (en) 2019-12-12
US20160185593A1 (en) 2016-06-30
US10435290B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
CN205257992U (zh) Mems器件
JP4750131B2 (ja) ３軸磁気センサのための単一パッケージの設計
US7352058B2 (en) Methods for a multiple die integrated circuit package
US7511371B2 (en) Multiple die integrated circuit package
CN106328632B (zh) 电子封装件及其制法
JP5661225B2 (ja) 半導体デバイスのパッケージング方法
US7332808B2 (en) Semiconductor module and method of manufacturing the same
US8169072B2 (en) Semiconductor device, manufacturing method thereof, and electronic device
US20050285250A1 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
CN104051395A (zh) 芯片堆叠封装及其方法
JPH1197583A (ja) 半導体基板及び半導体パッケージ、並びに、半導体パッケージ及び積層型半導体パッケージモジュールの製造方法
US20100230823A1 (en) Semiconductor device, electronic device and method of manufacturing semiconductor device
US20140239497A1 (en) Packaged semiconductor device
JP2015523740A (ja) 再構成されたウェハレベル超小型電子パッケージ
CN106206460A (zh) 晶片封装体及其制造方法
CN106409813B (zh) 多元件封装体及其制备方法
CN104760920B (zh) 具有mems ic的紧凑电子封装体和相关方法
EP2830989B1 (en) Cavity package design
CN103208467B (zh) 内嵌封装体的封装模块及其制造方法
US9638596B2 (en) Cavity-down pressure sensor device
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
JPWO2016199437A1 (ja) 半導体装置
TWI570855B (zh) 微電子封裝以及製造其之方法
TW201947712A (zh) 晶片及感測元件之封裝結構及其製作方法
KR20160051310A (ko) 센서 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned
AV01 Patent right actively abandoned

Granted publication date: 20160525

Effective date of abandoning: 20190802

AV01 Patent right actively abandoned

Granted publication date: 20160525

Effective date of abandoning: 20190802