TW201947712A - 晶片及感測元件之封裝結構及其製作方法 - Google Patents

晶片及感測元件之封裝結構及其製作方法 Download PDF

Info

Publication number
TW201947712A
TW201947712A TW107116501A TW107116501A TW201947712A TW 201947712 A TW201947712 A TW 201947712A TW 107116501 A TW107116501 A TW 107116501A TW 107116501 A TW107116501 A TW 107116501A TW 201947712 A TW201947712 A TW 201947712A
Authority
TW
Taiwan
Prior art keywords
substrate
sensing element
dielectric layer
conductive
conductive circuit
Prior art date
Application number
TW107116501A
Other languages
English (en)
Inventor
袁禧霙
王東傳
侯竣元
何松濂
張鳳逸
Original Assignee
宏濂科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏濂科技股份有限公司 filed Critical 宏濂科技股份有限公司
Priority to TW107116501A priority Critical patent/TW201947712A/zh
Publication of TW201947712A publication Critical patent/TW201947712A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Micromachines (AREA)

Abstract

一種晶片及感測元件之封裝結構及其製作方法，該晶片及感測元件之封裝結構包含：第一基板、第二基板、基板間介電層、上介電層以及下介電層；其中，第一基板的上下表面上各形成一導電線路層；第二基板的下表面形成一導電線路層，且該第二基板埋置晶片；基板間介電層設置於第一基板與第二基板之間，該基板間介電層更包含複數穿導孔，提供第二基板的晶片與第一基板下表面的導電線路層的電性連接；上介電層設置於第一基板之上表面，其中並設有導電凸塊；感測元件係位於該上介電層之上，感測元件之焊墊係與導電凸塊構成電性連接，且感測元件的感測部直接面對第一基板且與第一基板相隔一適當距離。

Description

晶片及感測元件之封裝結構及其製作方法
本發明係有關一種晶片及感測元件之封裝結構及其製作方法。
系統級封裝(System-in-Package，SiP)為一種封裝的概念，是基於系統晶片(System-on-Chip，SoC)所發展出來的一種封装技術；基本上，SiP可定義為：在一IC包裝體中，包含一或多個晶片，加上被動元件、電容、電阻、連接器、天線…等任一電子元件以上之封裝；換言之，就結構而言，SiP就是在一個封裝內不僅可以組裝多個晶片，還可以將包含上述不同類型的器件和電路晶片以2D、3D的方式疊在一起，結合在一個封裝體內；就功能性而言，SiP則是將一個系統或子系統(sub-system)的全部或大部份電子功能配置在一個整合型基板內，以構建成更為複雜的、完整的系統。
SiP一般而言尚包括了許多不同的技術，例如：多晶片模組(Multi-chip Module；MCM)技術、多晶片封裝(Multi-chip Package；MCP)技術、晶片堆疊(Stack Die)、PoP (Package on Package)、PiP (Package in Package)，以及將主/被動元件內埋於基板(Embedded Substrate)等技術。以結構外觀來說，MCM屬於2D架構，而MCP、Stack Die、PoP、PiP等則屬於3D架構。
由於SiP具有包括微型化、可異質整合(Heterogeneous Integration)、可降低系統板成本、可縮短產品上市時間，顯著減小封裝體積、重量，可降低功耗，以及可提升產品效能等優點，因而在近年來備受業界青睞。SiP可以廣泛應用於光通信、傳感器以及微機電MEMS等多項領域；例如，以智慧型手機而言，要有整合性功能、易於連網、輕薄短小方便攜帶等需求，因此，其IC內要以更先進製程整合更多功能，SiP的優勢更是具有競爭力。
參閱圖1，圖1為習知技術之晶片與感測元件的設置示意圖，如第一圖所示，感測元件11是位於晶片13之上方，而且感測元件11與該晶片13之間更設置有黏著層12，亦即感測元件11是透過黏著層12而設置於該晶片13之上，且感測元件11的感測部11a與焊墊11b皆是朝向上方，因此必須透過打線製程來電性連接感測元件的焊墊11b與基板10的導電塊10a，而打線製程及黏著層的黏膠材料配置都會增加製造步驟而影響製造效率甚至良率。
況且感測元件需藉由黏著材料而配置於該晶片之上，眾所周知的是感測器裝置容易受封裝時產生的應力影響，特別是壓力及運動感測器，其中封裝應力是來自於封裝時之熱機械應力，熱機械應力可引起感測器輸出訊號飄移，特別是隨溫度變化，因此，如果黏著材料有一定溫度時，熱應力會影響感測器的功能，因此必須提供一種封裝壓力感測器時不產生應力及直接與基板上導電線路連接的封裝結構。
本發明的主要目的在於提供一種封裝感測器的結構，當感測器為一種壓力感測器時不被黏著材料應力影響，且壓力感測器還能直接與基板上導電線路構成電性連接，其中具有的感測區之壓力感測器是感測面朝下(face down)，壓力感測器之焊墊與基板的焊球或導電凸塊做電性連接，而不須打線接合，其中感測區與基板之間具有一適當距離或一適當空間而能容置空氣及不受應力影響。
本發明之較佳具體技術手段包含一種晶片及感測元件之封裝結構，包含：一第一基板、一第二基板、一基板間介電層(inter-substrate dielectric layer)、一上介電層、一下介電層以及一感測元件。
該第一基板中設置有複數個基板穿導孔(through hole)，連接形成於該第一基板上下表面上的一導電線路層；該第二基板中設置有複數個基板穿導孔，連接該第二基板下表面上的一導電線路層與該第一基板之下表面之導電線路層；該第二基板中更設置有一容置空間(cavity)，且包含一晶片設置於該容置空間內，該容置空間的四周更包含一晶片隔離介電層。
該基板間介電層設置於該第一基板與該第二基板之間，該基板間介電層係覆蓋於該第一基板下表面的導電線路層，該基板間介電層並具有複數個穿導孔，該等穿導孔對應該第一基板下表面的導電線路層，該等穿導孔內設置導電墊，該等穿導孔的導電墊提供該第二基板的晶片與該第一基板下表面的導電線路層的電性連接。
該上介電層設置於該第一基板之上表面，係覆蓋於該第一基板上表面的導電線路層，並在位於該第一基板上表面的導電線路層處具有複數個開孔，以暴露於該第一基板上表面的導電線路層的部分表面，暴露的部份表面上可設置導電凸塊，上述的導電凸塊與該第一基板上表面的導電線路層、該第一基板中的基板穿導孔及該第一基板下表面的導電線路層構成電性連接，該導電凸塊並包含一焊球或一焊球與一球下冶金層，該焊球可以是錫鉛球或其他可導電材質。
在一較佳實施例中，該感測元件係位於該上介電層之上，該感測元件的一面具有一感測區及焊墊，該感測元件之具有該感測區的一面係朝向該上介電層且與該上介電層之間界定出一空間，並藉由該上介電層之該導電凸塊（比如焊球）而使第一基板上表面的導電線路層與該感測元件的焊墊構成電性連接。
其中，該感測元件可為壓力感測器、微機電系統(micro-electro-mechanical system，MEMS)感測器、生醫感測器、或其他具感測功能的元件。
在一較佳實施例中，該晶片及感測元件之封裝結構更設置具有容置空間的一蓋體，該蓋體固定於該第一基板之上且罩蓋該感測元件於內，以使該感測元件能不受外力影響；如果感測元件是能感測空氣等流體壓力的元件，該蓋體則更設置有一開孔，在該蓋體內的氣體透過該蓋體上的開孔而連通於在該蓋體外的氣體；由於，該感測元件與第一基板之間有一空間可使空氣經過，因此氣體的壓力一但改變時，感測區能有效且靈敏感測到氣體的變化；而且蓋體將感測元件覆蓋住，具有保護感測元件的功能，而蓋體開孔的設置能使內外氣體壓力平衡，也有助於確保感測元件的感測效能。
在一較佳實施例中，其中該基板間介電層具有複數個開孔，該等開孔需對應於該第二基板的容置空間，晶片的鋁墊上方預先製作導電凸塊，當晶片放置於容置空間時，透過導電凸塊與第一基板下表面的導電線路層構成電性連接。
本發明之實施例揭露一種晶片及感測元件之封裝結構的製作方法，包含：提供一第一基板與一第二基板，其中該第一基板中設置有複數個基板穿導孔(through hole)，連接形成於該第一基板上下表面上的一導電線路層；該第一基板之上表面更設置一上介電層，該上介電層具有複數開孔並覆蓋於該第一基板上表面的導電線路層，並在位於第一基板之上表面的導電線路層處具有複數個開孔以暴露該第一基板上表面的導電線路層的部份表面，該暴露表面可設置導電凸塊；該第二基板中設置有複數個基板穿導孔，連接該第二基板下表面上的一導電線路層與該第一基板之下表面之導電線路層，該第二基板中更設置有一容置空間(cavity)，將該第一基板與該第二基板進行對位後黏合，將一晶片置於該容置空間內，該晶片上之鋁墊與該第一基板下導電線路層之導電凸塊構成電性連接，該容置空間的四周更包含一晶片隔離介電層，在形成一下介電層覆蓋於該第二基板之下表面的導電線路層，並在位於第二基板之下表面的導電線路層處具有複數個開孔以暴露該第二基板下表面的導電線路層的部份表面，該暴露表面可設置導電凸塊；將一感測元件倒置以使該感測元件具有感測區的一面正對該上介電層，感測元件之焊墊與上介電層開口中的導電凸塊做電性連接，而使該第一基板上表面的導電線路層與該感測元件的焊墊構成電性連接，其中，該感測元件的感測區與該上介電層相隔一距離；利用具有一開孔的一蓋體將該感測元件罩蓋，並將該蓋體固定於該第一基板上，該蓋體內的氣體藉該開孔與外界氣體連通。
在一較佳實施例中，其中該黏合該第一基板與該第二基板步驟利用一具黏性之介電材料黏合該第一基板與該第二基板。
在一較佳實施例中，其中該晶片以晶片倒置方式置入該容置空間內，並填入晶片隔離介電層材料。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技術之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。本發明亦可藉由其他不同的具體實例加以施行或應用，本發明說明書中的各項細節亦可基於不同觀點與應用在不悖離本發明之精神下進行各種修飾與變更。
其中，本說明書所附圖式繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技術之人士瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應落在本發明所揭示之技術內容得能涵蓋之範圍內。
圖2分別為本發明之一種晶片及感測元件之封裝結構之實施例的示意圖。如圖2所示，本發明之晶片及感測元件之封裝結構包括：一第一基板110、一第二基板120、一基板間介電層(inter-substrate dielectric layer)130、一下介電層140以及一上介電層150。其中，該封裝結構係由上述之各層堆疊而成，由下往上依序為：該下介電層140、該第二基板120、該基板間介電層130、該第一基板110以及該上介電層150。
值得說明的是，該第一基板110中更設置有複數個基板穿導孔(through hole)111，且在該第一基板110上下表面上各形成一導電線路層112；該第二基板中同樣設置有複數個基板穿導孔111，且在該第二基板的下表面上形成一導電線路層112，該第二基板120中設置更有一容置空間(cavity)121，且包含設置於該容置空間121內一晶片122，該容置空間121的四周更包含一晶片隔離介電層123，該晶片122並侷限於該晶片隔離介電層123之中。
該基板間介電層130設置於該第一基板110與該第二基板120之間，更包含複數個穿導孔，該穿導孔內提供容置一導電墊(bump)124，該導電墊124提供該第二基板120的晶片122與該第一基板110下表面下的導電線路層112的電性連結。換言之，該第一基板110上下表面上的導電線路層112、該第二基板120下表面上的導電線路層112、與該第二基板120之容置空間121內的晶片122是透過適當的第一基板110的基板穿導孔111、第二基板120的基板穿導孔111和基板間介電層130的導電墊124形成電性連接。
再者，該下介電層140覆蓋於該第二基板120之下表面的導電線路層，並在位於第二基板120之下表面的導電線路層處具有複數個開孔，以暴露於該第二基板下表面上的導電線路層的部分表面，該第二基板120之下表面的導電線路層的暴露表面可設置導電凸塊，該導電凸塊包含一焊球153或一焊球153與一球下冶金層152，該焊球153可以是錫鉛材質或其他可導電材質；該上介電層150設置於該第一基板110之上表面的導電線路層112，並在位於第一基板110之上表面上的導電線路層處具有複數個開孔，以暴露於該第一基板110上表面的導電線路層112的部分表面，該第一基板110上表面的導電線路層112的暴露表面可設置導電凸塊，該導電凸塊包含一焊球153或一焊球153與一球下冶金層152，該焊球153可以是錫鉛材質或其他可導電材質。
值得說明的是，該晶片及感測元件之封裝結構更包含一感測元件154，該感測元件154係位於該上介電層150之上，該感測元件154的一面具有一感測區1541及焊墊1543，該感測元件154之具有該感測區1541的一面係朝向該上介電層150且與該上介電層150之間界定出一空間，並藉由第一基板110上表面導電線路層112的該導電凸塊（例如，焊球153與球下冶金層152）而使第一基板110上表面的導電線路層112與該感測元件154的焊墊1543構成電性連接。
其中，該感測元件154為壓力感測器、微機電系統(micro-electro-mechanical system，MEMS)感測器、生醫感測器、氣體感測器或其他具有感測功能的元件。
在一較佳實施例中，該晶片及感測元件之封裝結構更包含具有容置空間161的一蓋體160，該蓋體160密封固定於該第一基板110或上介電層150上且罩蓋住該感測元件154，以有效保護該感測元件154不受外力影響；其中若該感測元件154是用來感測氣體壓力，該蓋體160則更開設出一開孔163（如圖3所示），在該蓋體160內的氣體僅透過該開孔163而連通於在該蓋體160外的氣體。
由於，該感測元件154與第一基板110之間有一空間類似氣室，因此氣體的壓力一但改變時，感測區1541能有效且靈敏感測到氣體壓力的改變；而且該蓋體160將該感測元件154覆蓋住，具有保護感測元件的功能，而該蓋體160的開孔163的設置能使內外氣體壓力平衡（如圖3所示），也有助於確保感測元件的感測效能。
在一較佳實施例中，其中該基板間介電層130係覆蓋於該第一基板110下表面的導電線路層112，並在位於第一基板110下表面之導電線路層112處具有複數個穿導孔，以暴露於該第一基板110下表面的導電線路層112的部分表面，該第一基板下110表面的導電線路層112的暴露表面可設置導電墊124，透過導電墊124而與該第二基板120的容置空間121內晶片122之鋁墊125電性連接。
其中，該第一基板110與該第二基板120之材質可為:高分子、塑膠、陶瓷、金屬、Si wafer、複合材料(BT、FR4…)、玻璃或軟板等適合材料；基板穿導孔內的填充物、導電層、穿導孔內的導電塊或導電凸塊、導電墊等所用材質可為：金屬或合金材料，Cu、Ag、Ni、Au、Sn、或上述金屬的組合，如Cu/Ni/Au、Cu/Ni/Sn、或複合導電材料，如銀膠、碳膠；該上介電層150、下介電層140、基板間介電層130和晶片隔離介電層123等所用材質可為：一種絕緣材料，可以是PI、BCB、矽膠材料、樹脂、複合材料等具有絕緣、黏著、介電等特性。
基於上述之一種晶片及感測元件之封裝結構，本發明更提供一種晶片及感測元件之封裝結構的製作方法。圖4所示為本發明之一種晶片及感測元件之封裝結構的製作方法之實施例的流程圖。如圖4所示，本發明之一種晶片及感測元件之封裝結構的製作方法包含下列步驟S1~S6。
步驟S1：提供一第一基板與一第二基板，其中該第一基板中設置有複數基板穿導孔(through hole)，連接形成於該第一基板上下表面上的一導電線路層；該第一基板之上表面更設置一上介電層，該上介電層係覆蓋於該第一基板上表面的導電線路層，並在位於該第一基板上表面的導電線路層處具有複數個開孔，以暴露於該第一基板上表面的導電線路層的部分表面，該第一基板上表面的導電線路層的暴露表面可設置導電凸塊，該導電凸塊包含焊球及球下冶金層；該第二基板中設置有複數個基板穿導孔，且在該第二基板下表面上形成一導電線路層及在導電線路層上製作導電凸塊（焊球及球下冶金層），該第二基板中更設置有一容置空間(cavity)，該第二基板中設置有複數基板穿導孔，該等基板穿導孔係連接形成於該第二基板下表面上的一導電線路層與在該第一基板之下表面之導電線路層。
步驟S2：將該第一基板與該第二基板進行對位後填膠黏合，其中黏合該第一基板與該第二基板之步驟係利用一具有黏性之介電材料黏合該第一基板與該第二基板，並透過迴焊使第一基板的上下表面的導電線路層與該第一基板中的基板穿導孔構成電性連接；因此，該具黏性之介電材料會形成在第一基板與第二基板之間形成一基板間介電層，該基板間介電層中並形成有複數穿導孔，該等穿導孔內分別設置一導電墊。
步驟S3：將一晶片以倒置方式置入第二基板的容置空間內，並將該晶片的鋁墊對準於該第一基板下表面之導電線路層的導電凸塊，並迴焊以構成電性連接。
步驟S4：進行晶片隔離介電層填膠製程，在該晶片的周圍，比如該晶片的兩側，填充晶片隔離介電層材料，以定位、固定並保護該晶片；接著，在該第二基板的下表面上形成一下介電層以覆蓋於該第二基板之下表面的導電線路層，並在位於第二基板之下表面的導電線路層處具有複數個開孔，以暴露於該第二基板下表面上的導電線路層的部分表面，該第二基板之下表面的導電線路層的暴露表面可設置導電凸塊。
步驟S5：感測元件倒裝在第一基板上表面，並對準該第一基板上表面之導電線路層上的導電凸塊（或者焊球，焊球下方更具有球下冶金層），並以迴焊處理使該感測元件與該該第一基板的導電線路層構成電性連接。
步驟S6：利用具有一蓋體將該感測元件罩蓋，並將該蓋體固定於該第一基板上，如果該感測元件能感測氣體壓力，則該蓋體更開設出一開孔，該蓋體內的氣體僅藉該蓋體上之開孔與外界氣體連通。
綜而言之，本發明之實施例揭露一種晶片及感測元件之封裝結構及其製作方法，先將第一基板與第二基板分別製作完成，再對準黏合，有別於習知方法在底板上分別將第二基板與第一基板依序堆疊置放在該底板上，最後以重分佈製程將鋁墊與基板線路連接。
以上所述者僅為用以解釋本發明的較佳實施例，並非企圖據以對本發明做任何形式上的限制，是以，凡有在相同的創作精神下所作有關本發明的任何修飾或變更，皆仍應包括在本發明意圖保護的範疇。
（習知技術）
10‧‧‧基板
10a‧‧‧導電塊
11‧‧‧感測元件
11a‧‧‧感測部
11b‧‧‧焊墊
13‧‧‧晶片
12‧‧‧黏著層
（本發明）
110‧‧‧第一基板
111‧‧‧基板穿導孔
112‧‧‧導電線路層
120‧‧‧第二基板
121‧‧‧容置空間
122‧‧‧晶片
123‧‧‧晶片隔離介電層
124‧‧‧導電墊
125‧‧‧鋁墊
130‧‧‧基板間介電層
140‧‧‧下介電層
150‧‧‧上介電層
152‧‧‧球下冶金層
153‧‧‧焊球
154‧‧‧感測元件
1541‧‧‧感測區
1543‧‧‧焊墊
160‧‧‧蓋體
161‧‧‧容置空間
163‧‧‧開孔
S1~S6‧‧‧步驟
圖1為習知技術之晶片與感測元件的設置示意圖。 圖2為本發明之一種晶片及感測元件之封裝結構之實施例的示意圖。 圖3為本發明之一種晶片及感測元件之封裝結構之另一實施例的示意圖。 圖4為本發明之一種晶片及感測元件之封裝結構的製作方法之實施例的流程圖。

Claims (11)

  1. 一種晶片及感測元件之封裝結構，包括： 一第一基板、一第二基板、一基板間介電層、一上介電層、一下介電層以及一感測元件； 其中，該第一基板中設置有複數基板穿導孔，且在其上下表面上各形成一導電線路層； 該第二基板中設置有複數基板穿導孔，且在其下表面上形成一導電線路層，該第二基板中更設置有一容置空間，其中，一晶片設置於該容置空間內，該容置空間的四周更包含一晶片隔離介電層； 該基板間介電層設置於該第一基板與該第二基板之間，更包含複數穿導孔，該等穿導孔內分別設置一導電墊，該導電墊提供該第二基板的晶片與該第一基板下表面的導電線路層的電性連接； 該上介電層覆蓋於該第一基板之上表面具有複數個開孔，該等開孔內分別設置一導電凸塊，該導電凸塊至少包含一焊球；以及 該感測元件係位於該上介電層之上，該感測元件的一面具有一感測區及焊墊，該感測元件之具有該感測區的一面係朝向該上介電層且與該上介電層之間界定出一空間，該感測元件的焊墊電性連接於該上介電層之開孔中的該導電凸塊，且與該第一基板上表面的導電線路層構成電性連接。
  2. 如申請專利範圍第1項所述之晶片及感測元件之封裝結構，其中，該感測元件為壓力感測器、MEMS感測器、生醫感測器或氣體感測器。
  3. 如申請專利範圍第1項所述之晶片及感測元件之封裝結構，其中，更包含具有容置空間的一蓋體，該蓋體固定於該第一基板之上且罩蓋該感測元件，該蓋體更具有一開孔，在該蓋體內的氣體透過該蓋體上的開孔而連通於在該蓋體外的氣體。
  4. 如申請專利範圍第1項所述之晶片及感測元件之封裝結構，其中，設置於該上介電層中的導電凸塊更包含一球下冶金層，該球下冶金層係設置於該焊球與該第一基板上表面的導電線路層之間，並與該焊球及該第一基板上表面的導電線路層構成電性連接。
  5. 一種晶片及感測元件之封裝結構的製作方法，包括以下步驟： 提供一第一基板與一第二基板，其中該第一基板中設置有複數基板穿導孔(through hole)，連接形成於該第一基板上下表面上的一導電線路層；該第一基板之上表面更設置一上介電層，該上介電層係覆蓋於該第一基板上表面的導電線路層，並在位於該第一基板上表面的導電線路層處具有複數個開孔，以暴露於該第一基板上表面的導電線路層的部分表面，該第一基板上表面的導電線路層的暴露表面可設置導電凸塊；該第二基板中更設置有一容置空間； 將該第一基板與該第二基板進行對位後並填膠黏合，使該第一基板及該第二基板之間形成一基板間介電層，該基板間介電層中形成有複數穿導孔，該等穿導孔內分別設置一導電墊； 將一晶片置入該容置空間內，並將該晶片的鋁墊對準於該基板間介電層中的導電墊，並迴焊以構成電性連接；以及 將一感測元件以倒裝方式設於在該第一基板上表面之上，並使該感測元件的焊墊對準該第一基板上表面上的導電凸塊，並以迴焊處理使該感測元件與該第一基板上表面上的導電凸塊構成電性連接。
  6. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，黏合該第一基板與該第二基板之步驟是利用一具有黏性之介電材料黏合該第一基板與該第二基板。
  7. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，該晶片以晶片倒置方式置入該容置空間內。
  8. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，在晶片置入步驟後，復包括以下步驟： 進行晶片隔離介電層填膠製程，在該晶片的周圍，填充晶片隔離介電層材料，以定位、固定並保護該晶片；接著，在該第二基板的下表面上形成一下介電層以覆蓋於該第二基板之下表面的導電線路層，並在位於第二基板之下表面的導電線路層處具有複數個開孔，以暴露於該第二基板下表面上的導電線路層的部分表面，該第二基板之下表面的導電線路層的暴露表面可設置導電凸塊。
  9. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，復包括以下步驟：利用一蓋體將該感測元件罩蓋，並將該蓋體固定於該第一基板上。
  10. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，復包括以下步驟：利用具有開孔的一蓋體將該感測元件罩蓋，並將該蓋體固定於該第一基板上，該蓋體內的氣體透過該蓋體上的開孔與外界氣體連通。
  11. 如申請專利範圍第5項所述之晶片及感測元件之封裝結構的製作方法，其中，該導電凸塊包含一焊球與一球下冶金層。
TW107116501A 2018-05-15 2018-05-15 晶片及感測元件之封裝結構及其製作方法 TW201947712A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW107116501A TW201947712A (zh) 2018-05-15 2018-05-15 晶片及感測元件之封裝結構及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107116501A TW201947712A (zh) 2018-05-15 2018-05-15 晶片及感測元件之封裝結構及其製作方法

Publications (1)

Publication Number Publication Date
TW201947712A true TW201947712A (zh) 2019-12-16

Family

ID=69583030

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107116501A TW201947712A (zh) 2018-05-15 2018-05-15 晶片及感測元件之封裝結構及其製作方法

Country Status (1)

Country Link
TW (1) TW201947712A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764316B (zh) * 2019-12-24 2022-05-11 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI764316B (zh) * 2019-12-24 2022-05-11 台灣積體電路製造股份有限公司 半導體結構及其製造方法

Similar Documents

Publication Publication Date Title
US6960826B2 (en) Multi-chip package and manufacturing method thereof
US7851922B2 (en) Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
TWI469309B (zh) 積體電路封裝系統
TWI394236B (zh) 具有黏著性間隔結構之可固定積體電路封裝內封裝系統
US20140264808A1 (en) Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
TWI496270B (zh) 半導體封裝件及其製法
TW200933766A (en) Integrated circuit package system with flip chip
EP2700100A1 (en) Flip-chip, face-up and face-down centerbond memory wirebond assemblies
CN110690209A (zh) 半导体封装
KR101550496B1 (ko) 적층형 반도체패키지 및 그 제조방법
KR20120040039A (ko) 적층 반도체 패키지 및 그 제조 방법
US20200343163A1 (en) Semiconductor device with through-mold via
US20070210433A1 (en) Integrated device having a plurality of chip arrangements and method for producing the same
TWI416700B (zh) 晶片堆疊封裝結構及其製造方法
TWI620296B (zh) 電子封裝件及其製法
KR20110105159A (ko) 적층 반도체 패키지 및 그 형성방법
US20170077035A1 (en) System-level packaging structures
US10515883B2 (en) 3D system-level packaging methods and structures
KR20150045095A (ko) 인터포저 제조방법 및 이를 이용한 적층형 패키지와 그 제조방법
US20230386991A1 (en) Semiconductor device and manufacturing method thereof
KR101474189B1 (ko) 집적회로 패키지
TW201947712A (zh) 晶片及感測元件之封裝結構及其製作方法
TWM569074U (zh) Wafer and sensing component package structure
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
TWI750542B (zh) 感測器及其封裝組件