CN113228259A - 布线基板、电子装置以及电子模块 - Google Patents

布线基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN113228259A
CN113228259A CN201980085720.3A CN201980085720A CN113228259A CN 113228259 A CN113228259 A CN 113228259A CN 201980085720 A CN201980085720 A CN 201980085720A CN 113228259 A CN113228259 A CN 113228259A
Authority
CN
China
Prior art keywords
metal film
substrate
thickness
wiring substrate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980085720.3A
Other languages
English (en)
Inventor
伊藤征一朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN113228259A publication Critical patent/CN113228259A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

布线基板具备：基板，该基板具有第1面、第1面的相反侧的第2面以及分别与第1面及第2面相连的侧面；第1金属膜，该第1金属膜从第1面一直配置到侧面；和第2金属膜，该第2金属膜从第2面一直配置到位于侧面的第1金属膜之上。

Description

布线基板、电子装置以及电子模块
技术领域
本公开涉及布线基板、电子装置以及电子模块。
背景技术
在日本特开平10-284436号公报中公开了使碳化硅的基板和基板上的电极进行欧姆接触的技术。所谓欧姆接触，是指不存在肖特基势垒的电阻性的接触，通过已被欧姆接触的电极，与在金属电阻中流过电流同样地，能够从电极向基板流过电流。
发明内容
本公开的布线基板具备：
基板，该基板具有第1面、所述第1面的相反侧的第2面以及分别与所述第1面及所述第2面相连的侧面；
第1金属膜，该第1金属膜从所述第1面一直配置到所述侧面；和
第2金属膜，该第2金属膜从所述第2面一直配置到位于所述侧面的所述第1金属膜之上。
本公开的电子装置具备：
上述的布线基板；以及
搭载在所述布线基板的电子部件。
本公开的电子模块具备：
上述的电子装置；以及
搭载了所述电子装置的模块用基板。
附图说明
图1是示出本公开的实施方式涉及的布线基板的纵剖视图。
图2是示出图1的布线基板的俯视图。
图3是示出图1的布线基板的后视图。
图4是图1的箭头A-A线剖视图。
图5是示出本公开的实施方式涉及的电子装置以及电子模块的纵剖视图。
具体实施方式
以下，参照附图对本公开的实施方式进行详细说明。
图1是示出本公开的实施方式涉及的布线基板的纵剖视图。图2是示出图1的布线基板的俯视图。图3是示出图1的布线基板的后视图。图4是图1的箭头A-A线剖视图。在图2和图3中，用双点划线表示布线导体41、42，示出去掉了布线导体41、42的状态。
本实施方式的布线基板1例如是为了在模块基板或封装体安装电子部件而介于电子部件与安装目的地的对象之间的底座(submount)。布线基板1具备基板10、第1金属膜20以及第2金属膜30、膜状的布线导体41、42。
基板10构成为包含SiC(碳化硅)等半导体材料或氮化铝、氧化铝等具有绝缘性的陶瓷材料。基板10具有第1面11、位于第1面11的相反侧的第2面12、分别与第1面11以及第2面12相连的侧面13。侧面13位于第1面11的一方边缘e1(图1)与第2面12的一方边缘e2(图1)之间。边缘e1、e2在第1面11以及第2面12中位于同一方向上。侧面13也可以是被切割而得的切断面。
第1金属膜20从第1面11一直配置到侧面13。具体地，第1面11上的第1金属膜20与沿着侧面13的第1金属膜20一体地形成，在边缘e1的部位连续。位于第1面11的第1金属膜20具有越接近侧面13、则厚度越增加的厚度梯度。位于侧面13的第1金属膜20具有越接近第1面11、则厚度越增加的厚度梯度。因而，边缘e1的部位的第1金属膜20的厚度比在第1面11侧和侧面13侧最远离边缘e1的第1金属膜20的两端部的厚度大。
如图4所示，第1金属膜20从靠近基板10的一侧起层叠密接层L1、阻挡层L2、导体层L3而构成。密接层L1是与基板10的密接度比导体层L3高的金属，例如能够应用Ti(钛)。阻挡层L2是具有抑制各层间的成分的扩散的性质的金属，例如能够应用Pt(铂)。导体层L3是导电率比密接层L1高的金属，例如能够应用Au(金)。也可以是第1金属膜20的密接层L1、阻挡层L2以及导体层L3的各层具有上述的第1金属膜20的厚度梯度，还可以是任一层具有上述的厚度梯度。
第2金属膜30从第2面12一直配置到位于侧面13的第1金属膜20之上。具体地，第2面12上的第2金属膜30与沿着侧面13的第2金属膜30一体地形成，在边缘e2的部位连续。位于第2面12的第2金属膜30具有越接近侧面13、则厚度越增加的厚度梯度。位于侧面13的第2金属膜30具有越接近第2面12、则厚度越增加的厚度梯度。因而，边缘e2的部位的第2金属膜30的厚度比在第2面12侧和侧面13侧最远离边缘e2的第2金属膜30的两端部的厚度大。
如图4所示，第2金属膜30从靠近基板10的一侧起层叠密接层L1、阻挡层L2、导体层L3而构成。各层的材料与第1金属膜20的各层相同。在第2金属膜30的密接层L1、阻挡层L2以及导体层L3中，可以是各层具有上述的第2金属膜30的厚度梯度，也可以是任一层具有上述的第2金属膜30的厚度梯度。
虽然沿着侧面13的第1金属膜20的厚度梯度与沿着侧面13的第2金属膜30的厚度梯度的梯度的趋向相反，但是梯度的大小可以大致相同。因此，在侧面13的面上，将第1金属膜20与第2金属膜30合起来的膜的厚度从靠近一方边缘e1的一侧到靠近另一方边缘e2的一侧可以变得大致固定。根据上述的结构，在通电时，能够使在侧面13的第1金属膜20与第2金属膜30的界面产生的焦耳热均匀地扩散，能够降低基于上述的焦耳热在第1金属膜20和第2金属膜30产生的应力集中。在此，将从第2面12到第1面11的方向称为高度。以下，相同。
进而，沿着侧面13的第1金属膜20的平均厚度和沿着侧面13的第2金属膜30的平均厚度可以大致相同。此外，也可以使形成有第1金属膜20的侧面13的高度方向上的长度和形成有第2金属膜30的侧面13的高度方向上的长度例如设为基板10的高度方向上的大致整个区域等，大致相同。根据上述的结构，在基板10的高度方向上的中央，能够使第1金属膜20的厚度和第2金属膜30的厚度大致相同。因此，能够使在侧面13的第1金属膜20以及第2金属膜30产生的膜应力均匀。这里的所谓的膜应力，包含从成膜时施加的应力和因与基板10的热膨胀率的差而产生的应力。
布线导体41是搭载电子部件、并与电子部件电连接的部位，隔着第1金属膜20形成在第1面11上。另一方的布线导体42是与安装目的地接合的部位，隔着第2金属膜30形成在第2面12上。作为布线导体41、42，例如能够应用AuSz(金锡)。在以AuSz为材料的情况下，Pt(铂)等的阻挡膜也可以介于布线导体41与第1金属膜20之间以及布线导体42与第2金属膜30之间。
在图示中，夸大地示出了第1面11上的第1金属膜20的厚度梯度和第2面12上的第2金属膜30的厚度梯度。实际的厚度梯度与基板10的第1面11以及第2面12的平行度的公差为相同程度，因此，布线导体41的上表面和布线导体42的下表面的平行度与图示的不同，变得比较高。
如图2所示，在第1面11侧的第1金属膜20形成有对准标记23a～23c。对准标记23a～23c是用于在将电子部件安装到布线基板1时、或者将布线基板1安装到安装目的地时，从摄像机等的影像中识别，调整布线基板1的朝向以及位置的标记。对准标记23a～23c由第1金属膜20的成膜图案形成，包含没有金属膜的部分。对准标记23a～23c通过第1金属膜20的成膜时的图案化或者蚀刻第1金属膜20而形成。
对准标记23a～23c配置在第1面11中的、比位于第1面11的第1金属膜20的中央远离侧面13的一侧。对准标记23a～23c也可以配置在第2面12中的、比位于第2面12的第2金属膜30的中央远离侧面13的一侧。对准标记23a～23c也可以配置在比布线导体41靠侧面13的相反侧。
<制造方法>
接下来，对具有如上所述的厚度梯度的第1金属膜20以及第2金属膜30的制造方法进行说明。
第1金属膜20例如使用蒸镀或溅射等的真空成膜装置形成。基板10配置在真空成膜装置，使得边缘e1朝向成膜材料的产生源。在第1面11与侧面13正交的情况下，通过上述的配置，第1面11和侧面13相对于成膜成分的产生源倾斜45度。通过在上述的配置下执行成膜处理，能够形成边缘e1的部分厚，越远离边缘e1厚度越小的第1金属膜20。对于第2金属膜30，也同样地，在真空成膜装置中将基板10的边缘e2朝向成膜成分的产生源配置，执行成膜处理，由此能够达到上述的厚度梯度。
在第1金属膜20的成膜时和第2金属膜30的成膜时，在除了第1面11、第2面12以及侧面13的各面以外的基板10的其他面形成光致抗蚀剂，由此省略向其他面的金属膜的形成。光致抗蚀剂也可以形成在第1面11、第2面12以及侧面13中的与这些以外的其他面相邻的缘部，进行成膜处理。
<电子装置以及电子模块>
图5是示出本公开的实施方式涉及的电子装置以及电子模块的剖视图。
本实施方式涉及的电子装置60通过在布线基板1安装电子部件50而构成。虽然省略图示，但是电子装置60也可以是还具有收容布线基板1和电子部件50的封装体的结构。
作为电子部件50，能够应用LD(Laser Diode，激光二极管)、PD(Photo Diode，光电二极管)、LED(Light Emitting Diode，发光二极管)等光元件、CCD(Charge CoupledDevice，电荷耦合器件)型、CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)型等摄像元件、石英振子等压电振子、声表面波元件、半导体集成电路元件(IC：Integrated Circuit，集成电路)等半导体元件、电容元件、电感器元件或电阻器等各种电子部件。
电子部件50与布线基板1的布线导体41也可以经由焊料等接合材料连接，也可以在电子部件50接合在布线基板1的基础上，电子部件50的端子与布线导体41经由接合线等电连接。
本实施方式涉及的电子模块100通过在模块用基板110安装电子装置60而构成。在模块用基板110除了安装电子装置60以外，还可以安装其他电子装置、电子元件以及电气元件等。在模块用基板110设置有电极焊盘111，电子装置60经由焊料等接合材料113与电极焊盘111接合。在图5中，在电极焊盘111接合有布线基板1的布线导体42，但是在电子装置60具有封装体的情况下，也可以在模块用基板110的电极焊盘111接合封装体的布线导体。
如以上那样，根据本实施方式的布线基板1，第1金属膜20从基板10的第1面11一直配置到侧面13，第2金属膜30从基板10的第2面12一直配置到位于侧面13的第1金属膜20之上。因此，在从基板10的第1面11侧向第2面12侧流过电流的情况下，经由侧面13的第1金属膜20以及第2金属膜30而流过大量的电流。因此，可抑制在基板10产生的焦耳热，例如，在需要进行搭载在布线基板1的电子部件的散热的情况下，能够提高经由基板10的散热特性。
进而，根据本实施方式的布线基板1，能够使电流从基板10的第1面11经由导体流到第2面12。第1金属膜20以及第2金属膜30的电阻与作为半导体的基板10的电阻比较，小四个数量级以上。因此，根据本实施方式的布线基板1，以少的损耗，能够使电流从第1面11流到第2面12，能够显著降低焦耳热的产生。
进而，在基板10的侧面13层叠有横跨第1面11侧存在的第1金属膜20和横跨第2面12侧存在的第2金属膜30。通过上述的结构，例如即使在对布线基板1施加热，因热膨胀率的不同而在基板10与第1金属膜20或第2金属膜30的界面产生应力的情况下，也起到能够抑制第1金属膜20或第2金属膜30从侧面13剥离这样的效果。
进而，根据实施方式的布线基板1，位于第1面11的第1金属膜20具有越接近侧面13、厚度越增加的厚度梯度，位于侧面13的第1金属膜20具有越接近第1面11、厚度越增加的厚度梯度。此外，位于第2面12的第2金属膜30具有越接近侧面13、厚度越增加的厚度梯度，位于侧面13的第2金属膜30具有越接近第2面12、厚度越增加的厚度梯度。根据上述的厚度梯度，在应力容易集中的边缘e1、e2的部位，能够提高第1金属膜20和第2金属膜30的强度，能够抑制在边缘e1、e2的部分产生裂纹等。因此，从基板10的第1面11到第2面12为止的低电阻被牢固地保持，能够提高电特性的可靠性。
进而，根据实施方式的布线基板1，能够使在侧面13将第1金属膜20和第2金属膜30合起来的厚度从第1面11侧到第2面12侧均匀。根据上述的结构，在通电时，能够使在侧面13的第1金属膜20与第2金属膜30之间的界面产生的焦耳热均等地扩散，能够降低基于上述的焦耳热而在第1金属膜20和第2金属膜30产生的应力集中。因此，从基板10的第1面11到第2面12为止的低电阻被牢固地保持，能够提高电特性的可靠性。
进而，根据实施方式的布线基板1，在基板10的高度方向上的中央，能够使第1金属膜20的厚度与第2金属膜30的厚度大致相同。根据上述的结构，能够使在侧面13的第1金属膜20以及第2金属膜30产生的膜应力在高度方向上均匀化，通过膜应力的均匀化，能够进一步抑制第1金属膜20或第2金属膜30的剥离。
进而，根据实施方式的布线基板1，第1金属膜20和第2金属膜30各自包含密接层L1、阻挡层L2、导体层L3。因此，在第1金属膜20或第2金属膜30单独存在的第1面11上和第2面上，可得到第1金属膜20和第2金属膜30的高稳定性。进而，在第1金属膜20和第2金属膜30重叠地存在的侧面13中，通过上述的三层构造也能够得到第1金属膜20和第2金属膜30的高稳定性。
进而，根据实施方式的布线基板1，对准标记23a～23c配置在远离侧面13的一侧。根据上述的配置，对准标记23a～23c在从第1面11上的第1金属膜20到第2面12上的第2金属膜30为止的主要电流路径中，不会使剖面变窄。因此，能够使电流以低损耗从第1面11上的第1金属膜20流到第2面12上的第2金属膜30为止，能够进一步降低在第1金属膜20和第2金属膜30产生的焦耳热。
进而，根据本实施方式的电子装置60以及电子模块100，布线基板1中的基板10的焦耳热的产生降低，因此能够谋求电子部件50的散热性的提高。因此，能够提高电子装置60以及电子模块100的可靠性。
以上，对本公开的实施方式进行了说明。另外，在上述实施方式中，作为基板的材料，列举了半导体作为一个例子，但是基板也可以构成为包含绝缘材料。此外，在上述实施方式中，示出了在布线基板的侧面的高度方向上的大致整个区域形成有第1金属膜和第2金属膜的例子，但是也可以设为仅在侧面的高度方向上的一部分层叠第1金属膜和第2金属膜的结构。此外，在上述实施方式中，示出了使第1金属膜和第2金属膜为三层构造的例子，但是各层的材料能够适当地进行变更，第1金属膜或第2金属膜可以是三层以外的多层构造，也可以是单层构造。此外，在上述实施方式中，将搭载电子部件的一侧作为第1面进行了说明，但是也可以将搭载电子部件的一侧作为第2面。即，侧面中的金属膜的层叠顺序也可以与图1所示的层叠顺序相反。本实施方式的说明在全部的方面都是例示，本发明并不限定于上述。本公开只要不相互矛盾，也能够应用于适当进行了组合、变更、置换、附加、省略等的实施方式。而且，关于未例示的无数的变形例，可以理解为能够在不脱离本发明的范围的情况下通过设想而得到。
-产业上的可利用性-
本公开能够利用于布线基板、电子装置以及电子模块。

Claims (6)

1.一种布线基板，具备：
基板，该基板具有第1面、所述第1面的相反侧的第2面以及分别与所述第1面及所述第2面相连的侧面；
第1金属膜，该第1金属膜从所述第1面一直配置到所述侧面；和
第2金属膜，该第2金属膜从所述第2面一直配置到位于所述侧面的所述第1金属膜之上。
2.根据权利要求1所述的布线基板，其中，
位于所述第1面的所述第1金属膜具有越接近所述侧面、则厚度越增加的厚度梯度，
位于所述侧面的所述第1金属膜具有越接近所述第1面、则厚度越增加的厚度梯度，
位于所述第2面的所述第2金属膜具有越接近所述侧面、则厚度越增加的厚度梯度，
位于所述侧面的所述第2金属膜具有越接近所述第2面、则厚度越增加的厚度梯度。
3.根据权利要求1或2所述的布线基板，其中，
所述第1金属膜和所述第2金属膜各自包含密接层、阻挡层和导体层。
4.根据权利要求1至3中任一项所述的布线基板，其中，
所述布线基板还具有对准标记，该对准标记位于所述第1面中的、比位于所述第1面的所述第1金属膜的中央远离所述侧面的位置或所述第2面中的、比位于所述第2面的所述第2金属膜的中央远离所述侧面的位置。
5.一种电子装置，具备：
权利要求1至4中任一项所述的布线基板；以及
搭载在所述布线基板的电子部件。
6.一种电子模块，具备：
权利要求5所述的电子装置；以及
搭载了所述电子装置的模块用基板。
CN201980085720.3A 2018-12-26 2019-12-25 布线基板、电子装置以及电子模块 Pending CN113228259A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018243283 2018-12-26
JP2018-243283 2018-12-26
PCT/JP2019/050973 WO2020138221A1 (ja) 2018-12-26 2019-12-25 配線基板、電子装置及び電子モジュール

Publications (1)

Publication Number Publication Date
CN113228259A true CN113228259A (zh) 2021-08-06

Family

ID=71129509

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980085720.3A Pending CN113228259A (zh) 2018-12-26 2019-12-25 布线基板、电子装置以及电子模块

Country Status (5)

Country Link
US (1) US11735507B2 (zh)
EP (1) EP3905313A4 (zh)
JP (1) JP7191982B2 (zh)
CN (1) CN113228259A (zh)
WO (1) WO2020138221A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2008166464A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
US20150311154A1 (en) * 2014-04-24 2015-10-29 Shinko Electric Industries Co., Ltd. Wiring Substrate
CN106688091A (zh) * 2014-09-26 2017-05-17 京瓷株式会社 布线基板、电子装置以及电子模块

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220884A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 厚膜回路基板
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP3603663B2 (ja) * 1999-04-28 2004-12-22 株式会社デンソー 厚膜回路基板とその製造方法
JP3769514B2 (ja) * 2002-03-20 2006-04-26 京セラ株式会社 配線基板
JP2004349274A (ja) * 2003-03-27 2004-12-09 Kyocera Corp 発光素子搭載用基板および発光装置
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP2013232483A (ja) * 2012-04-27 2013-11-14 Koito Mfg Co Ltd 回路基板及び回路基板の製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2008166464A (ja) * 2006-12-28 2008-07-17 Toppan Printing Co Ltd 配線基板及びその製造方法
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
US20150311154A1 (en) * 2014-04-24 2015-10-29 Shinko Electric Industries Co., Ltd. Wiring Substrate
CN106688091A (zh) * 2014-09-26 2017-05-17 京瓷株式会社 布线基板、电子装置以及电子模块

Also Published As

Publication number Publication date
EP3905313A4 (en) 2022-11-02
US20220077045A1 (en) 2022-03-10
JPWO2020138221A1 (ja) 2021-11-04
WO2020138221A1 (ja) 2020-07-02
EP3905313A1 (en) 2021-11-03
US11735507B2 (en) 2023-08-22
JP7191982B2 (ja) 2022-12-19

Similar Documents

Publication Publication Date Title
EP3583667B1 (en) Bonded laser with solder-free laser active stripe in facing relationship with submount
US20230232536A1 (en) Electronic mounting substrate and electronic device
JP2003347672A5 (zh)
US10115877B2 (en) Method for manufacturing semiconductor device
JP2005005681A (ja) 半導体発光装置およびその製造方法
JP7191982B2 (ja) 配線基板、電子装置及び電子モジュール
US11772388B2 (en) Thermal print head
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
US11114365B2 (en) Electronic element mounting substrate, electronic device, and electronic module
JP7292977B2 (ja) 配線基板、電子装置及び電子モジュール
US20220336316A1 (en) Electronic component mounting base and electronic device
CN114728523B (zh) 热敏打印头及其制造方法
JP7259091B2 (ja) 電子部品搭載用パッケージおよび電子装置
US20230123973A1 (en) Electronic component mounting substrate and electronic device
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP2019067956A (ja) チップ抵抗器
WO2023079876A1 (ja) チップ抵抗器
JP2020167234A (ja) モジュールおよびその製造方法
JP2009065075A (ja) 熱電モジュールおよびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination