JPH01220884A - 厚膜回路基板 - Google Patents
厚膜回路基板Info
- Publication number
- JPH01220884A JPH01220884A JP4683088A JP4683088A JPH01220884A JP H01220884 A JPH01220884 A JP H01220884A JP 4683088 A JP4683088 A JP 4683088A JP 4683088 A JP4683088 A JP 4683088A JP H01220884 A JPH01220884 A JP H01220884A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hole
- paste
- thick film
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 abstract description 5
- 238000010304 firing Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は厚膜回路基板に関し、特にスルホールに改良を
施した厚膜回路基板に係る。
施した厚膜回路基板に係る。
（従来の技術）
従来、厚膜回路基板としては、例えば第２図に示すもの
が知られている（従来例１）。
が知られている（従来例１）。
図中の１は、アルミナなどの絶縁基板である。
この絶縁基板の両面には抵抗体２．３が形成され、所定
の位置にはスルホール４が設けられている。
の位置にはスルホール４が設けられている。
ここで、スルホール４は、前記基板の貫通孔５に設けら
れて該基板１の表面の抵抗体２上まで延出された表面導
体層６と、この表面導体層６に部分的にオーバーラツプ
するとともに基板裏面の抵抗体３上まで延出した裏面導
体層７と、から構成されている。
れて該基板１の表面の抵抗体２上まで延出された表面導
体層６と、この表面導体層６に部分的にオーバーラツプ
するとともに基板裏面の抵抗体３上まで延出した裏面導
体層７と、から構成されている。
ところで、こうした構成の厚膜回路基板は、絶縁基ｌ１
２１の両面に抵抗体２．３を印刷・焼成して形成した後
、前記絶縁基板１の両面及び貫通孔５内にバキューム吸
引印刷力により表面導体層６゜裏面導体層７を印刷・焼
成により形成することにより製作される。しかしながら
、引例１によれば、表面導体層６．裏面導体層７を焼成
する際、これら導体層６，７の材料である導電性ペース
トがスルホールエツジ部８で収縮し、このエツジ部８に
クラックが生じ、導通不良を起こすという問題があった
。
２１の両面に抵抗体２．３を印刷・焼成して形成した後
、前記絶縁基板１の両面及び貫通孔５内にバキューム吸
引印刷力により表面導体層６゜裏面導体層７を印刷・焼
成により形成することにより製作される。しかしながら
、引例１によれば、表面導体層６．裏面導体層７を焼成
する際、これら導体層６，７の材料である導電性ペース
トがスルホールエツジ部８で収縮し、このエツジ部８に
クラックが生じ、導通不良を起こすという問題があった
。
このようなことから、従来、第３図に示す如く改良され
た厚膜回路基板が提案されている（従来例２）。この厚
膜回路基板の特徴とする点は、絶縁Ｍｔｌｉ２１のスル
ホールエツジ部８をホーニング仕上げなどの手段により
削り、丸みをつけた点にある。しかしながら、従来例２
の場合、ホーニング仕上げ工程が入るため、工数が増加
し基板のコスト高を招く。
た厚膜回路基板が提案されている（従来例２）。この厚
膜回路基板の特徴とする点は、絶縁Ｍｔｌｉ２１のスル
ホールエツジ部８をホーニング仕上げなどの手段により
削り、丸みをつけた点にある。しかしながら、従来例２
の場合、ホーニング仕上げ工程が入るため、工数が増加
し基板のコスト高を招く。
（発明が解決しようとする課題）
本発明は上記事情に鑑みてなされたもので、従来と比ベ
ニ数を増加させることなくクラックを防１トし得る厚膜
回路基板を提供することを目的とする。
ニ数を増加させることなくクラックを防１トし得る厚膜
回路基板を提供することを目的とする。
［発明の構成］
（課題を解決するための手段と作用）
本発明は、絶縁基板と、この絶縁基板に設けられたスル
ホールとを具備した厚膜回路基板において、前記スルホ
ールを、前記基板のスルホール形成ｐ定部の貫通孔のエ
ツジ部に設けられた抵抗体層、及び該抵抗体層を覆うと
ともに前記基板の表裏面まで延出した導体層とから構成
することを要旨とする。
ホールとを具備した厚膜回路基板において、前記スルホ
ールを、前記基板のスルホール形成ｐ定部の貫通孔のエ
ツジ部に設けられた抵抗体層、及び該抵抗体層を覆うと
ともに前記基板の表裏面まで延出した導体層とから構成
することを要旨とする。
本発明によれば、絶縁基板の貫通孔のエツジ部に抵抗体
層を介してスルホールを形成した構造となっているため
、貫通孔のエツジ部に丸みができ、もって従来例２の如
く工数を増加させることなくエツジ部に比較的゛膜厚の
厚い表面導体層、裏面導体層を形成でき、エツジ部の表
面導体層、裏面導体層にクラックが発生するのを防止で
きる。
層を介してスルホールを形成した構造となっているため
、貫通孔のエツジ部に丸みができ、もって従来例２の如
く工数を増加させることなくエツジ部に比較的゛膜厚の
厚い表面導体層、裏面導体層を形成でき、エツジ部の表
面導体層、裏面導体層にクラックが発生するのを防止で
きる。
（実施例）
以下、本発明の一実施例を第１図を参照して説明する。
図中の１１は、アルミナなどの絶縁基板である。この絶
縁基板１１の両面には抵抗体１２゜１３が形成され、所
定の位置にはスルホール１４が設けられている。ここで
、スルホール１４は、前記絶縁基１Ｉ１２１１の貫通孔
１５のエツジ部１６に設けられた抵抗体層１７ａ、１７
ｂと、一端が前記抵抗体１２上まで延出しかつ他端が基
板裏面側の前記抵抗体層１７ｂ上まで延出した表面導体
層１８と、一端が基板裏面の抵抗体１３上まで延出しか
つ他端が前記表面導体層１８上に部分的にオーバーラツ
プされた裏面導体層１９とから構成されている。
縁基板１１の両面には抵抗体１２゜１３が形成され、所
定の位置にはスルホール１４が設けられている。ここで
、スルホール１４は、前記絶縁基１Ｉ１２１１の貫通孔
１５のエツジ部１６に設けられた抵抗体層１７ａ、１７
ｂと、一端が前記抵抗体１２上まで延出しかつ他端が基
板裏面側の前記抵抗体層１７ｂ上まで延出した表面導体
層１８と、一端が基板裏面の抵抗体１３上まで延出しか
つ他端が前記表面導体層１８上に部分的にオーバーラツ
プされた裏面導体層１９とから構成されている。
次に、こうした構成の厚膜回路基板の作り方について説
明する。
明する。
■まず、絶縁基板１１のスルホール形成予定部に貫通孔
１５を形成した後、前記基板１１の両面に抵抗体１２．
１３を、貫通孔１５のエツジ部に抵抗体層１７ａ、１７
ｂを印刷する。この際、エツジ部の上方の抵抗体層１７
ａは抵抗体層材料を形成した後基板１１の下側から吸引
し、エツジ部の上方の抵抗体層１７ｂは基板１１の上側
から吸引することにより印刷を行う。この後、例えば空
気中、８５０℃で焼成を行う。
１５を形成した後、前記基板１１の両面に抵抗体１２．
１３を、貫通孔１５のエツジ部に抵抗体層１７ａ、１７
ｂを印刷する。この際、エツジ部の上方の抵抗体層１７
ａは抵抗体層材料を形成した後基板１１の下側から吸引
し、エツジ部の上方の抵抗体層１７ｂは基板１１の上側
から吸引することにより印刷を行う。この後、例えば空
気中、８５０℃で焼成を行う。
■次に、前記基板１１の表面側に表面導電層の材料であ
る導電性ペーストを堆積した後、基板１１の裏面側から
バキューム印刷し、更に乾燥する。次いで、前記基板１
１を裏返しにして裏面導体層の材料である導電性ペース
トを堆積した後、Ｊ！仮の表面側からバキューム印刷し
、更に乾燥する。つづいて、焼成を行い、所定の位置に
表面導体層１８．裏面導体層１９を形成し、厚膜回路基
板を製作する。
る導電性ペーストを堆積した後、基板１１の裏面側から
バキューム印刷し、更に乾燥する。次いで、前記基板１
１を裏返しにして裏面導体層の材料である導電性ペース
トを堆積した後、Ｊ！仮の表面側からバキューム印刷し
、更に乾燥する。つづいて、焼成を行い、所定の位置に
表面導体層１８．裏面導体層１９を形成し、厚膜回路基
板を製作する。
しかして、上記実施例に係る厚膜回路基板は、第１図に
示す如く、前記絶縁基板１１の貫通孔１５のエツジ部１
６に抵抗体層１７ｇ、１７ｂを介してスルホール１４を
形成した構造となっているため、貫通孔１５のエツジ部
１６に丸みができ、従来例２の如く工数を増加させるこ
となくエツジ部１６の表面導体層１８．裏面導体層１９
の膜厚を厚く形成でき、もってクラックが発生するのを
防＋Ｌできる。
示す如く、前記絶縁基板１１の貫通孔１５のエツジ部１
６に抵抗体層１７ｇ、１７ｂを介してスルホール１４を
形成した構造となっているため、貫通孔１５のエツジ部
１６に丸みができ、従来例２の如く工数を増加させるこ
となくエツジ部１６の表面導体層１８．裏面導体層１９
の膜厚を厚く形成でき、もってクラックが発生するのを
防＋Ｌできる。
［発明の効果コ
以上詳述した如く本発明によれば、従来と比ベニ数を増
加させることなくエツジ部に膜厚の大きい導電層を形成
でき、もってエツジ部にクラックが発生するを防止し得
る信頼性の高い厚膜回路基板をＩ是１共できる。
加させることなくエツジ部に膜厚の大きい導電層を形成
でき、もってエツジ部にクラックが発生するを防止し得
る信頼性の高い厚膜回路基板をＩ是１共できる。
４、図面のｌ！？Ｉ １１１な尋明
第１図は本発明の一実施例に係る厚膜回路基板の断面図
、第２図及び第３図は夫々従来の厚膜回路基板の断面図
である。
、第２図及び第３図は夫々従来の厚膜回路基板の断面図
である。
１１・・・絶縁基板、１２．１３・・・抵抗体、１４・
・・スルホール、１５・・・貫通孔、１６・・・エツジ
部、１７・・・抵抗体層、１８・・・表面導体層、１９
・・・裏面導体層。
・・スルホール、１５・・・貫通孔、１６・・・エツジ
部、１７・・・抵抗体層、１８・・・表面導体層、１９
・・・裏面導体層。
出願人代理人 弁理士 鈴江武彦
第１ｖ：、！
第２図
第３図
Claims (1)
- 絶縁基板と、この絶縁基板に設けられたスルホールとを
具備した厚膜回路基板において、前記スルホールを、前
記基板のスルホール形成予定部の貫通孔のエッジ部に設
けられた抵抗体層、及び該抵抗体層を覆うとともに前記
基板の表裏面まで延出した導体層とから構成することを
特徴とする厚膜回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4683088A JPH01220884A (ja) | 1988-02-29 | 1988-02-29 | 厚膜回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4683088A JPH01220884A (ja) | 1988-02-29 | 1988-02-29 | 厚膜回路基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01220884A true JPH01220884A (ja) | 1989-09-04 |
Family
ID=12758251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4683088A Pending JPH01220884A (ja) | 1988-02-29 | 1988-02-29 | 厚膜回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01220884A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3905313A4 (en) * | 2018-12-26 | 2022-11-02 | Kyocera Corporation | WIRING SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE |
-
1988
- 1988-02-29 JP JP4683088A patent/JPH01220884A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3905313A4 (en) * | 2018-12-26 | 2022-11-02 | Kyocera Corporation | WIRING SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE |
| US11735507B2 (en) | 2018-12-26 | 2023-08-22 | Kyocera Corporation | Wiring substrate, electronic device, and electronic module |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01220884A (ja) | 厚膜回路基板 | |
| JP3177429B2 (ja) | チップ型抵抗器の構造 | |
| JP2004079811A (ja) | チップ電子部品及びその製造方法 | |
| JP2556065B2 (ja) | 抵抗内蔵電子部品の製造方法 | |
| JP3121325B2 (ja) | チップ型抵抗器の構造 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JP2926982B2 (ja) | スルーホールの形成方法 | |
| JPH07202428A (ja) | 多層回路基板の製造方法 | |
| JPH05267854A (ja) | セラミック多層配線基板及びその製造方法 | |
| JPH07273447A (ja) | セラミック回路基板及びその製造方法 | |
| JP2002208502A (ja) | チップ抵抗器及びその製造方法 | |
| JP2643450B2 (ja) | スルーホール導体形成方法 | |
| JP2757948B2 (ja) | チップ型複合電子部品の製造方法 | |
| JPH0586879B2 (ja) | ||
| JPH0272690A (ja) | 厚膜回路印刷基板 | |
| JP2000174433A (ja) | 配線基板の製造方法 | |
| JPH08264384A (ja) | チップ型複合電子部品 | |
| JPH05259637A (ja) | スルーホール形成方法 | |
| JPS6028144Y2 (ja) | 混成集積回路 | |
| JP2004095690A (ja) | セラミック基板の製造方法 | |
| JPS582066Y2 (ja) | 多層配線板 | |
| JPH04299888A (ja) | 印刷回路基板 | |
| JPH01248693A (ja) | 厚膜回路装置の製造方法 | |
| JPS59163851A (ja) | セラミツク回路基板およびその製造法 |