WO2020138221A1 - 配線基板、電子装置及び電子モジュール - Google Patents

配線基板、電子装置及び電子モジュール Download PDF

Info

Publication number
WO2020138221A1
WO2020138221A1 PCT/JP2019/050973 JP2019050973W WO2020138221A1 WO 2020138221 A1 WO2020138221 A1 WO 2020138221A1 JP 2019050973 W JP2019050973 W JP 2019050973W WO 2020138221 A1 WO2020138221 A1 WO 2020138221A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal film
wiring board
substrate
thickness
electronic
Prior art date
Application number
PCT/JP2019/050973
Other languages
English (en)
French (fr)
Inventor
征一朗 伊藤
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to EP19902006.6A priority Critical patent/EP3905313A4/en
Priority to JP2020563377A priority patent/JP7191982B2/ja
Priority to US17/417,798 priority patent/US11735507B2/en
Priority to CN201980085720.3A priority patent/CN113228259A/zh
Publication of WO2020138221A1 publication Critical patent/WO2020138221A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Definitions

  • the present disclosure relates to a wiring board, an electronic device, and an electronic module.
  • Japanese Unexamined Patent Publication No. 10-284436 discloses a technique of making ohmic contact between a silicon carbide substrate and an electrode on the substrate.
  • Ohmic contact is a resistive contact that does not have a Schottky barrier, and an ohmic contacted electrode allows a current to flow from the electrode to the substrate in the same way that a current flows through a metal resistor. ..
  • the wiring board of the present disclosure is A substrate having a first surface, a second surface opposite to the first surface, and a side surface connected to each of the first surface and the second surface; A first metal film located across the first surface from the side surface; A second metal film extending over the first metal film located on the side surface from the second surface; Equipped with.
  • the electronic device of the present disclosure is The above wiring board, An electronic component mounted on the wiring board, Equipped with.
  • the electronic module of the present disclosure includes The above electronic device, A module substrate on which the electronic device is mounted, Equipped with.
  • FIG. 3 is a vertical cross-sectional view showing a wiring board according to an embodiment of the present disclosure. It is a top view which shows the wiring board of FIG. It is a back view which shows the wiring board of FIG.
  • FIG. 2 is a sectional view taken along the line AA of FIG. 3 is a vertical cross-sectional view showing an electronic device and an electronic module according to an embodiment of the present disclosure.
  • FIG. 1 is a vertical cross-sectional view showing a wiring board according to an embodiment of the present disclosure.
  • FIG. 2 is a plan view showing the wiring board of FIG.
  • FIG. 3 is a rear view showing the wiring board of FIG.
  • FIG. 4 is a sectional view taken along the line AA of FIG. 2 and 3, the wiring conductors 41 and 42 are indicated by a chain double-dashed line, and the wiring conductors 41 and 42 are removed.
  • the wiring board 1 of the present embodiment is, for example, a submount interposed between an electronic component and a target of a mounting destination in order to mount the electronic component on a module substrate or a package.
  • the wiring board 1 includes a substrate 10, a first metal film 20 and a second metal film 30, and film-shaped wiring conductors 41 and 42.
  • the substrate 10 is made of a semiconductor material such as SiC (silicon carbide), or an insulating ceramic material such as aluminum nitride or aluminum oxide.
  • the substrate 10 has a first surface 11, a second surface 12 located on the opposite side of the first surface 11, and a side surface 13 connected to each of the first surface 11 and the second surface 12.
  • the side surface 13 is located between one edge e1 (FIG. 1) of the first surface 11 and one edge e2 (FIG. 1) of the second surface 12.
  • the edges e1 and e2 are located in the same direction on the first surface 11 and the second surface 12.
  • the side surface 13 may be a dicing cut surface.
  • the first metal film 20 is located over the first surface 11 and the side surface 13. Specifically, the first metal film 20 on the first surface 11 and the first metal film 20 along the side surface 13 are integrally formed and are continuous at the edge e1.
  • the first metal film 20 located on the first surface 11 has a thickness gradient in which the thickness increases toward the side surface 13.
  • the first metal film 20 located on the side surface 13 has a thickness gradient in which the thickness increases toward the first surface 11. Therefore, the thickness of the first metal film 20 at the location of the edge e1 is larger than the thickness of both ends of the first metal film 20 farthest from the edge e1 on the first surface 11 side and the side surface 13 side.
  • the first metal film 20 is configured by laminating an adhesion layer L1, a barrier layer L2, and a conductor layer L3 from the side closer to the substrate 10.
  • the adhesion layer L1 is a metal having a higher degree of adhesion to the substrate 10 than the conductor layer L3, and for example, Ti (titanium) can be applied.
  • the barrier layer L2 is a metal having a property of suppressing diffusion of components between the layers, and Pt (platinum), for example, can be applied.
  • the conductor layer L3 is a metal having a higher electric conductivity than the adhesion layer L1, and Au (gold), for example, can be applied.
  • Each of the adhesion layer L1, the barrier layer L2, and the conductor layer L3 of the first metal film 20 may have the thickness gradient of the first metal film 20 described above, or one of the layers has the thickness gradient described above. You may.
  • the second metal film 30 extends over the first metal film 20 located on the second surface 12 to the side surface 13. Specifically, the second metal film 30 on the second surface 12 and the second metal film 30 along the side surface 13 are integrally formed and are continuous at the edge e2.
  • the second metal film 30 located on the second surface 12 has a thickness gradient in which the thickness increases toward the side surface 13.
  • the second metal film 30 located on the side surface 13 has a thickness gradient in which the thickness increases toward the second surface 12. Therefore, the thickness of the second metal film 30 at the edge e2 is larger than the thickness of both end portions of the second metal film 30 farthest from the edge e2 on the second surface 12 side and the side surface 13 side.
  • the second metal film 30 is configured by laminating the adhesion layer L1, the barrier layer L2, and the conductor layer L3 from the side closer to the substrate 10.
  • the material of each layer is the same as that of each layer of the first metal film 20.
  • Each of the adhesion layer L1, the barrier layer L2, and the conductor layer L3 of the second metal film 30 may have the thickness gradient of the second metal film 30 described above, or one of the layers may be the second metal film described above. It may have a thickness gradient of 30.
  • the thickness gradient of the first metal film 20 along the side surface 13 and the thickness gradient of the second metal film 30 along the side surface 13 have opposite directions, but the magnitudes of the gradients are substantially the same. Good. Therefore, on the side surface 13, the thickness of the combined film of the first metal film 20 and the second metal film 30 is substantially constant from the side closer to one edge e1 to the side closer to the other edge e2. May be. With the above configuration, it is possible to uniformly diffuse Joule heat generated at the interface between the first metal film 20 and the second metal film 30 on the side surface 13 during energization. The stress concentration generated in the second metal film 30 can be reduced.
  • the direction from the second surface 12 to the first surface 11 is called height. The same applies below.
  • the average thickness of the first metal film 20 along the side surface 13 and the average thickness of the second metal film 30 along the side surface 13 may be substantially the same.
  • the length in the height direction of the side surface 13 on which the first metal film 20 is formed and the length in the height direction of the side surface 13 on which the second metal film 30 is formed are, for example, substantially in the height direction of the substrate 10. You may make it substantially the same, such as making it the whole region.
  • the thickness of the first metal film 20 and the thickness of the second metal film 30 can be made substantially the same at the center in the height direction of the substrate 10. Therefore, the film stress generated in the first metal film 20 and the second metal film 30 on the side surface 13 can be made uniform.
  • the film stress here includes that applied from the time of film formation and that caused by the difference in coefficient of thermal expansion from the substrate 10.
  • the wiring conductor 41 is a portion on which an electronic component is mounted and is electrically connected to the electronic component, and is formed on the first surface 11 via the first metal film 20.
  • the other wiring conductor 42 is a portion to be joined to the mounting destination, and is formed on the second surface 12 with the second metal film 30 interposed therebetween.
  • As the wiring conductors 41 and 42 for example, AuSz (gold tin) can be applied.
  • a barrier film such as Pt (platinum) may be interposed between the wiring conductor 41 and the first metal film 20 and between the wiring conductor 42 and the second metal film 30. Good.
  • the thickness gradient of the first metal film 20 on the first surface 11 and the thickness gradient of the second metal film 30 on the second surface 12 are exaggerated.
  • the actual thickness gradient is about the same as the tolerance of the parallelism between the first surface 11 and the second surface 12 of the substrate 10. Therefore, the parallelism between the upper surface of the wiring conductor 41 and the lower surface of the wiring conductor 42 is shown in the figure. Unlike that, it is relatively expensive.
  • alignment marks 23a to 23c are formed on the first metal film 20 on the first surface 11 side.
  • the alignment marks 23a to 23c are identified from an image of a camera or the like when the electronic component is mounted on the wiring board 1 or when the wiring board 1 is mounted on a mounting destination, and the orientation and position of the wiring board 1 are adjusted. It is a mark to do.
  • the alignment marks 23a to 23c are formed by the film formation pattern of the first metal film 20 and include a portion without a metal film.
  • the alignment marks 23a to 23c are formed by patterning the first metal film 20 during film formation or by etching the first metal film 20.
  • the alignment marks 23a to 23c are arranged on the first surface 11 farther from the side surface 13 than the center of the first metal film 20 located on the first surface 11.
  • the alignment marks 23a to 23c may be arranged on the second surface 12 farther from the side surface 13 than the center of the second metal film 30 located on the second surface 12.
  • the alignment marks 23a to 23c may be arranged on the side opposite to the side surface 13 with respect to the wiring conductor 41.
  • the first metal film 20 is formed using a vacuum film forming apparatus such as vapor deposition or sputtering.
  • the substrate 10 is arranged in the vacuum film forming apparatus so that the edge e1 faces the source of the film forming material.
  • the above arrangement causes the first surface 11 and the side surface 13 to be inclined by 45 degrees with respect to the source of the film forming component.
  • the first metal film 20 having a thicker portion at the edge e1 and having a smaller thickness as the distance from the edge e1 can be formed.
  • the edge e2 of the substrate 10 is arranged toward the source of the film-forming component in the vacuum film-forming apparatus, and the film-forming process is executed to achieve the above-mentioned thickness gradient.
  • a photoresist is formed on the other surface of the substrate 10 except the first surface 11, the second surface 12 and the side surface 13. By doing so, the formation of the metal film on the other surface can be omitted.
  • the photoresist may be formed on the edge portion of the first surface 11, the second surface 12, and the side surface 13 which is adjacent to a surface other than these, and a film forming process may be performed.
  • FIG. 5 is a cross-sectional view showing an electronic device and an electronic module according to an embodiment of the present disclosure.
  • the electronic device 60 is configured by mounting the electronic component 50 on the wiring board 1. Although illustration is omitted, the electronic device 60 may be configured to further include a package that accommodates the wiring board 1 and the electronic component 50.
  • an optical element such as LD (Laser Diode), PD (Photo Diode), LED (Light Emitting Diode), CCD (Charge Coupled Device) type, CMOS (Complementary Metal Oxide Semiconductor) type image sensor,
  • Various electronic components such as a piezoelectric oscillator such as a crystal oscillator, a surface acoustic wave device, a semiconductor device such as a semiconductor integrated circuit device (IC: Integrated Circuit), an electric capacitance device, an inductor device or a resistor can be applied.
  • the electronic component 50 and the wiring conductor 41 of the wiring board 1 may be connected via a bonding material such as solder, or the electronic component 50 may be bonded to the wiring board 1 and then connected to the terminals of the electronic component 50.
  • the wiring conductor 41 may be electrically connected via a bonding wire or the like.
  • the electronic module 100 is configured by mounting the electronic device 60 on the module substrate 110.
  • other electronic devices, electronic elements, electric elements, and the like may be mounted on the module substrate 110.
  • Electrode pads 111 are provided on the module substrate 110, and the electronic device 60 is bonded to the electrode pads 111 via a bonding material 113 such as solder.
  • the wiring conductor 42 of the wiring board 1 is joined to the electrode pad 111.
  • the electronic device 60 has a package, even if the wiring conductor of the package is joined to the electrode pad 111 of the module substrate 110. Good.
  • the first metal film 20 is located over the first surface 11 and the side surface 13 of the substrate 10, and the second metal film 30 is the second surface of the substrate 10.
  • the first metal film 20 located on the side surface 13 from 12 is located astride. Therefore, when a current flows from the first surface 11 side of the substrate 10 to the second surface 12 side, a large amount of current flows through the first metal film 20 and the second metal film 30 of the side surface 13. Therefore, the Joule heat generated in the substrate 10 is suppressed, and, for example, when it is necessary to radiate the electronic components mounted on the wiring substrate 1, the heat radiation characteristics via the substrate 10 can be improved.
  • the wiring board 1 of the present embodiment it is possible to pass a current from the first surface 11 to the second surface 12 of the board 10 via the conductor.
  • the electric resistances of the first metal film 20 and the second metal film 30 are four orders of magnitude smaller than the electric resistance of the substrate 10 that is a semiconductor. Therefore, according to the wiring board 1 of the present embodiment, a current can be passed from the first surface 11 to the second surface 12 with a small loss, and the generation of Joule heat can be significantly reduced.
  • the first metal film 20 existing over the first surface 11 side and the second metal film 30 existing over the second surface 12 side are laminated.
  • the side surface 13 causes The effect that the peeling of the first metal film 20 or the second metal film 30 can be suppressed is exhibited.
  • the first metal film 20 located on the first surface 11 has a thickness gradient in which the thickness increases toward the side surface 13, and the first metal film 20 located on the side surface 13 is formed.
  • the second metal film 30 located on the second surface 12 has a thickness gradient in which the thickness increases as it approaches the side surface 13, and the second metal film 30 located on the side surface 13 increases in thickness as it approaches the second surface 12.
  • the combined thickness of the first metal film 20 and the second metal film 30 on the side surface 13 can be made uniform from the first surface 11 side to the second surface 12 side.
  • the Joule heat generated at the interface between the first metal film 20 and the second metal film 30 on the side surface 13 can be evenly diffused during energization, and the first metal film is generated based on the Joule heat. It is possible to reduce stress concentration generated in the second metal film 20 and the second metal film 30. Therefore, the low electrical resistance from the first surface 11 to the second surface 12 of the substrate 10 is firmly maintained, and the reliability of electrical characteristics can be improved.
  • the thickness of the first metal film 20 and the thickness of the second metal film 30 can be made substantially the same in the center of the substrate 10 in the height direction.
  • the film stress generated in the first metal film 20 and the second metal film 30 on the side surface 13 can be made uniform in the height direction, and the first metal film 20 or the second metal film can be made uniform by making the film stress uniform. The peeling off of 30 can be suppressed more.
  • each of the first metal film 20 and the second metal film 30 includes the adhesion layer L1, the barrier layer L2, and the conductor layer L3. Therefore, high stability of the first metal film 20 and the second metal film 30 can be obtained on the first surface 11 and the second surface where the first metal film 20 or the second metal film 30 exists independently. Furthermore, even on the side surface 13 where the first metal film 20 and the second metal film 30 overlap each other, high stability of the first metal film 20 and the second metal film 30 can be obtained by the above-described three-layer structure.
  • the alignment marks 23a to 23c are arranged on the side away from the side surface 13.
  • the alignment marks 23a to 23c do not narrow the cross section in the main current path from the first metal film 20 on the first surface 11 to the second metal film 30 on the second surface 12. Therefore, a current can flow from the first metal film 20 on the first surface 11 to the second metal film 30 on the second surface 12 with low loss, and the first metal film 20 and the second metal film 30 can be made to flow. The generated Joule heat can be further reduced.
  • the electronic device 60 and the electronic module 100 of the present embodiment generation of Joule heat of the substrate 10 in the wiring substrate 1 is reduced, so that heat dissipation of the electronic component 50 can be improved. Therefore, the reliability of the electronic device 60 and the electronic module 100 can be improved.
  • the semiconductor is taken as an example of the material of the substrate, but the substrate may be made of an insulating material.
  • the example in which the first metal film and the second metal film are formed almost all over the side surface of the wiring board in the height direction is shown.
  • a configuration in which the first metal film and the second metal film are stacked may be used.
  • an example in which the first metal film and the second metal film have a three-layer structure has been shown, but the material of each layer can be changed as appropriate, and the first metal film or the second metal film is It may have a multi-layer structure other than three layers, or may have a single-layer structure.
  • the side on which the electronic component is mounted has been described as the first surface, but the side on which the electronic component is mounted may be the second surface. That is, the stacking order of the metal films on the side surface may be the reverse of the stacking order shown in FIG.
  • the description of the present embodiment is an example in all aspects, and the present invention is not limited to the above.
  • the present disclosure can be applied to embodiments in which appropriate combinations, changes, replacements, additions, omissions, and the like have been made as long as they do not conflict with each other. Then, it is understood that innumerable modifications not illustrated can be assumed without departing from the scope of the present invention.
  • the present disclosure can be used for wiring boards, electronic devices, and electronic modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

配線基板は、第１面、第１面とは反対側の第２面、並びに、第１面及び第２面のそれぞれにつながる側面を有する基板と、第１面から側面にまたがって位置する第１金属膜と、第２面から側面に位置する第１金属膜の上にまたがって位置する第２金属膜とを備える。

Description

配線基板、電子装置及び電子モジュール
　本開示は、配線基板、電子装置及び電子モジュールに関する。
　特開平１０－２８４４３６号公報には、炭化シリコンの基板と基板上の電極とをオーミック接触させる技術が開示されている。オーミック接触とは、ショットキー障壁が存在しない抵抗性の接触のことを言い、オーミック接触された電極により、金属抵抗に電流を流すのと同様に、電極から基板へ電流を流すことが可能となる。
　本開示の配線基板は、
　第１面、前記第１面とは反対側の第２面、並びに、前記第１面及び前記第２面のそれぞれにつながる側面を有する基板と、
　前記第１面から前記側面にまたがって位置する第１金属膜と、
　前記第２面から前記側面に位置する前記第１金属膜の上にまたがって位置する第２金属膜と、
　を備える。
　本開示の電子装置は、
　上記の配線基板と、
　前記配線基板に搭載された電子部品と、
　を備える。
　本開示の電子モジュールは、
　上記の電子装置と、
　前記電子装置を搭載したモジュール用基板と、
　を備える。
本開示の実施形態に係る配線基板を示す縦断面図である。 図１の配線基板を示す平面図である。 図１の配線基板を示す裏面図である。 図１の矢印Ａ－Ａ線断面図である。 本開示の実施形態に係る電子装置及び電子モジュールを示す縦断面図である。
　以下、本開示の実施形態について図面を参照して詳細に説明する。
　図１は、本開示の実施形態に係る配線基板を示す縦断面図である。図２は、図１の配線基板を示す平面図である。図３は、図１の配線基板を示す裏面図である。図４は、図１の矢印Ａ－Ａ線断面図である。図２と図３では、配線導体４１、４２を二点鎖線で示し、配線導体４１、４２を取り除いた状態を示している。
　本実施形態の配線基板１は、例えば、電子部品をモジュール基板又はパッケージに実装するために電子部品と実装先の対象との間に介在されるサブマウントである。配線基板１は、基板１０と、第１金属膜２０及び第２金属膜３０と、膜状の配線導体４１、４２とを備える。
　基板１０は、ＳｉＣ（シリコンカーバイド）等の半導体材料、又は窒化アルミニウム、酸化アルミニウム等の絶縁性を有するセラミック材料から構成される。基板１０は、第１面１１と、第１面１１の反対側に位置する第２面１２と、第１面１１及び第２面１２のそれぞれにつながる側面１３とを有する。側面１３は、第１面１１の一方のエッジｅ１（図１）と第２面１２の一方のエッジｅ２（図１）との間に位置する。エッジｅ１、ｅ２は、第１面１１及び第２面１２において同一方向に位置する。側面１３は、ダイシングされた切断面であってもよい。
　第１金属膜２０は、第１面１１から側面１３にまたがって位置する。具体的には、第１面１１上の第１金属膜２０と、側面１３に沿った第１金属膜２０とは、一体的に形成され、エッジｅ１の箇所で連続している。第１面１１に位置する第１金属膜２０は、側面１３に近づくほど厚みが増す厚み勾配を有する。側面１３に位置する第１金属膜２０は、第１面１１に近づくほど厚みが増す厚み勾配を有する。よって、エッジｅ１の箇所における第１金属膜２０の厚みは、第１面１１側と側面１３側とにエッジｅ１から最も離れた第１金属膜２０の両端部の厚みよりも大きい。
　第１金属膜２０は、図４に示すように、基板１０に近い方から密着層Ｌ１とバリア層Ｌ２と導体層Ｌ３とが積層されて構成される。密着層Ｌ１は、導体層Ｌ３よりも基板１０との密着度が高い金属であり、例えばＴｉ（チタン）を適用できる。バリア層Ｌ２は、各層間の成分の拡散を抑制する性質を有する金属であり、例えばＰｔ（白金）を適用できる。導体層Ｌ３は、密着層Ｌ１よりも電気伝導度の高い金属であり、例えばＡｕ（金）を適用できる。第１金属膜２０の密着層Ｌ１、バリア層Ｌ２及び導体層Ｌ３の各層が、上述した第１金属膜２０の厚み勾配を有してもよいし、いずれかの層が上述した厚み勾配を有してもよい。
　第２金属膜３０は、第２面１２から側面１３に位置する第１金属膜２０の上にまたがって位置する。具体的には、第２面１２上の第２金属膜３０と、側面１３に沿った第２金属膜３０とは、一体的に形成され、エッジｅ２の箇所で連続している。第２面１２に位置する第２金属膜３０は、側面１３に近づくほど厚みが増す厚み勾配を有する。側面１３に位置する第２金属膜３０は、第２面１２に近づくほど厚みが増す厚み勾配を有する。よって、エッジｅ２の箇所における第２金属膜３０の厚みは、第２面１２側と側面１３側とにエッジｅ２から最も離れた第２金属膜３０の両端部の厚みよりも大きい。
　第２金属膜３０は、図４に示すように、基板１０に近い方から密着層Ｌ１とバリア層Ｌ２と導体層Ｌ３とが積層されて構成される。各層の材料は、第１金属膜２０の各層と同様である。第２金属膜３０の密着層Ｌ１、バリア層Ｌ２及び導体層Ｌ３は、各層が上述した第２金属膜３０の厚み勾配を有してもよいし、いずれかの層が上述した第２金属膜３０の厚み勾配を有してもよい。
　側面１３に沿った第１金属膜２０の厚み勾配と、側面１３に沿った第２金属膜３０の厚み勾配とは、勾配の向きが逆であるが、勾配の大きさはほぼ同一であってもよい。したがって、側面１３の面上において、第１金属膜２０と第２金属膜３０とを合わせた膜の厚みは、一方のエッジｅ１に近い方から他方のエッジｅ２に近い方にかけて、ほぼ一定となってもよい。上記の構成により、通電時に、側面１３の第１金属膜２０と第２金属膜３０との界面に生じるジュール熱を均一に拡散させることができ、上記のジュール熱に基づき第１金属膜２０と第２金属膜３０とに生じる応力集中を低減できる。ここでは、第２面１２から第１面１１の方向を高さと呼んでいる。以下、同様である。
　さらに、側面１３に沿った第１金属膜２０の平均的な厚みと、側面１３に沿った第２金属膜３０の平均的な厚みとは、ほぼ同一としてもよい。また、第１金属膜２０が形成される側面１３の高さ方向の長さと、第２金属膜３０が形成される側面１３の高さ方向の長さとは、例えば基板１０の高さ方向のほぼ全域とするなど、ほぼ同一にしてもよい。上記の構成により、基板１０の高さ方向の中央において、第１金属膜２０の厚みと第２金属膜３０の厚みとをほぼ同一にすることができる。したがって、側面１３の第１金属膜２０及び第２金属膜３０に生じる膜応力を均一にできる。ここでの膜応力とは、成膜時から加わっているものと、基板１０との熱膨張率の差によって生じるものとが含まれる。
　配線導体４１は、電子部品が搭載されて、電子部品と電気的に接続される部位であり、第１金属膜２０を介して第１面１１上に形成される。もう一方の配線導体４２は、実装先に接合される部位であり、第２金属膜３０を介して第２面１２上に形成される。配線導体４１、４２としては、例えばＡｕＳｚ（金スズ）を適用できる。ＡｕＳｚを材料とする場合、配線導体４１と第１金属膜２０との間、並びに、配線導体４２と第２金属膜３０との間には、Ｐｔ（白金）等のバリア膜が介在されてもよい。
　図示では、第１面１１上の第１金属膜２０の厚み勾配と、第２面１２上の第２金属膜３０の厚み勾配とを、誇張して示している。実際の厚み勾配は、基板１０の第１面１１及び第２面１２の平行度の公差と同程度であり、それゆえ、配線導体４１の上面と配線導体４２の下面との平行度は、図示のものとは異なり、比較的に高くなる。
　図２に示すように、第１面１１側の第１金属膜２０にはアライメントマーク２３ａ～２３ｃが形成されている。アライメントマーク２３ａ～２３ｃは、配線基板１に電子部品を実装する際に、あるいは、配線基板１を実装先に実装する際に、カメラ等の映像から識別し、配線基板１の向き及び位置を調整するためのマークである。アライメントマーク２３ａ～２３ｃは、第１金属膜２０の成膜パターンにより形成され、金属膜が無い部分を包含する。アライメントマーク２３ａ～２３ｃは、第１金属膜２０の成膜時のパターニングあるいは第１金属膜２０をエッチングすることで形成される。
　アライメントマーク２３ａ～２３ｃは、第１面１１における、第１面１１に位置する第１金属膜２０の中央よりも側面１３から離れた方に配置される。アライメントマーク２３ａ～２３ｃは、第２面１２における、第２面１２に位置する第２金属膜３０の中央よりも側面１３から離れた方に配置されてもよい。アライメントマーク２３ａ～２３ｃは、配線導体４１よりも側面１３の反対側に配置されていてもよい。
　＜製造方法＞
　続いて、上記のような厚み勾配を有する第１金属膜２０及び第２金属膜３０の製造方法について説明する。
　第１金属膜２０は、例えば蒸着又はスパッタリングなどの真空成膜装置を用いて形成される。基板１０は、エッジｅ１が成膜材料の発生源を向くように真空成膜装置に配置される。第１面１１と側面１３とが直交する場合、上記の配置により、第１面１１と側面１３とが、成膜成分の発生源に対して４５度傾く。上記の配置で、成膜処理を実行することで、エッジｅ１の部分が厚く、エッジｅ１から離れるほど厚みが小さい第１金属膜２０を形成できる。第２金属膜３０についても、同様に、真空成膜装置において基板１０のエッジｅ２を成膜成分の発生源に向けて配置し、成膜処理を実行することで上記の厚み勾配を達成することができる。
　第１金属膜２０の成膜時と、第２金属膜３０の成膜時には、第１面１１、第２面１２及び側面１３の各面を除く、基板１０の他の面にフォトレジストを形成しておくことで、他の面への金属膜の形成が省かれる。フォトレジストは、第１面１１、第２面１２及び側面１３のうち、これら以外の他の面と隣接する縁部にも形成され、成膜処理が行われてもよい。
　＜電子装置及び電子モジュール＞
　図５は、本開示の実施形態に係る電子装置及び電子モジュールを示す断面図である。
　本実施形態に係る電子装置６０は、配線基板１に電子部品５０を実装して構成される。図示は省略するが、電子装置６０は、さらに、配線基板１と電子部品５０とを収容するパッケージを有する構成であってもよい。
　電子部品５０としては、ＬＤ（Laser Diode）、ＰＤ（Photo Diode）、ＬＥＤ（Light Emitting Diode）等の光素子、ＣＣＤ（Charge Coupled Device）型、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の撮像素子、水晶振動子等の圧電振動子、弾性表面波素子、半導体集積回路素子（ＩＣ：Integrated Circuit）等の半導体素子、電気容量素子、インダクタ素子又は抵抗器等の種々の電子部品を適用できる。
　電子部品５０と、配線基板１の配線導体４１とは、半田等の接合材を介して接続されてもよいし、電子部品５０が配線基板１に接合された上で、電子部品５０の端子と配線導体４１とがボンディングワイヤ等を介して電気的に接続されてもよい。
　本実施形態に係る電子モジュール１００は、モジュール用基板１１０に電子装置６０を実装して構成される。モジュール用基板１１０には、電子装置６０に加えて、他の電子装置、電子素子及び電気素子などが実装されていてもよい。モジュール用基板１１０には電極パッド１１１が設けられ、電子装置６０は、電極パッド１１１に半田等の接合材１１３を介して接合される。図５では、電極パッド１１１に配線基板１の配線導体４２が接合されているが、電子装置６０がパッケージを有する場合、モジュール用基板１１０の電極パッド１１１にはパッケージの配線導体が接合されてもよい。
　以上のように、本実施形態の配線基板１によれば、第１金属膜２０が基板１０の第１面１１から側面１３にまたがって位置し、第２金属膜３０が基板１０の第２面１２から側面１３に位置する第１金属膜２０の上にまたがって位置する。したがって、基板１０の第１面１１側から第２面１２側に電流を流す場合に、側面１３の第１金属膜２０及び第２金属膜３０を介して多くの電流が流れる。したがって、基板１０に発生するジュール熱が抑制され、例えば、配線基板１に搭載された電子部品の放熱が必要である場合に、基板１０を介した放熱特性を向上できる。
　さらに、本実施形態の配線基板１によれば、基板１０の第１面１１から第２面１２まで導体を介して電流を流すことができる。第１金属膜２０及び第２金属膜３０の電気抵抗は、半導体である基板１０の電気抵抗と比較して、４桁以上小さい。したがって、本実施形態の配線基板１によれば、少ない損失で、第１面１１から第２面１２へ電流を流すことができ、ジュール熱の発生を顕著に低減することができる。
　さらに、基板１０の側面１３には、第１面１１側にまたがって存在する第１金属膜２０と、第２面１２側にまたがって存在する第２金属膜３０とが積層されている。上記の構成により、例えば配線基板１に熱が加わって、熱膨張率の違いにより、基板１０と第１金属膜２０又は第２金属膜３０との界面に応力が生じた場合でも、側面１３から第１金属膜２０又は第２金属膜３０が剥離することを抑制できるという効果が奏される。
　さらに、実施形態の配線基板１によれば、第１面１１に位置する第１金属膜２０は、側面１３に近づくほど厚みが増す厚み勾配を有し、側面１３に位置する第１金属膜２０は、第１面１１に近づくほど厚みが増す厚み勾配を有する。また、第２面１２に位置する第２金属膜３０は、側面１３に近づくほど厚みが増す厚み勾配を有し、側面１３に位置する第２金属膜３０は、第２面１２に近づくほど厚みが増す厚み勾配を有する。上記の厚み勾配により、応力が集中しやすいエッジｅ１、ｅ２の箇所において、第１金属膜２０と第２金属膜３０との強度を高めることができ、エッジｅ１、ｅ２の部分にクラック等が発生することを抑制できる。したがって、基板１０の第１面１１から第２面１２までの低い電気抵抗が堅持され、電気的な特性の信頼性を向上できる。
　さらに、実施形態の配線基板１によれば、側面１３において第１金属膜２０と第２金属膜３０とを合わせた厚みを、第１面１１側から第２面１２側まで均一にできる。上記の構成により、通電時、側面１３の第１金属膜２０と第２金属膜３０との間の界面に生じるジュール熱を均等に拡散することができ、上記のジュール熱に基づき第１金属膜２０と第２金属膜３０とに発生する応力集中を低減できる。したがって、基板１０の第１面１１から第２面１２までの低い電気抵抗が堅持され、電気的な特性の信頼性を向上できる。
　さらに、実施形態の配線基板１によれば、基板１０の高さ方向の中央において、第１金属膜２０の厚みと、第２金属膜３０の厚みとを、ほぼ同一にできる。上記の構成により、側面１３の第１金属膜２０及び第２金属膜３０に生じる膜応力を、高さ方向で均一化でき、膜応力の均一化により、第１金属膜２０又は第２金属膜３０の剥離をより抑制できる。
　さらに、実施形態の配線基板１によれば、第１金属膜２０と第２金属膜３０との各々は、密着層Ｌ１とバリア層Ｌ２と導体層Ｌ３とを含む。したがって、第１金属膜２０又は第２金属膜３０が単独で存在する第１面１１上と第２面上において、第１金属膜２０と第２金属膜３０の高い安定性が得られる。さらに、第１金属膜２０と第２金属膜３０とが重なって存在する側面１３においても、上記の三層構造により第１金属膜２０と第２金属膜３０との高い安定性が得られる。
　さらに、実施形態の配線基板１によれば、アライメントマーク２３ａ～２３ｃが、側面１３から離れた方に配置されている。上記の配置により、アライメントマーク２３ａ～２３ｃが、第１面１１上の第１金属膜２０から第２面１２上の第２金属膜３０までの主要な電流経路において、断面を狭めることがない。したがって、第１面１１上の第１金属膜２０から第２面１２上の第２金属膜３０まで、低損失で電流を流すことができ、第１金属膜２０と第２金属膜３０とに発生するジュール熱をより低減することができる。
　さらに、本実施形態の電子装置６０及び電子モジュール１００によれば、配線基板１における基板１０のジュール熱の発生が低減されるので、電子部品５０の放熱性の向上を図ることができる。したがって、電子装置６０及び電子モジュール１００の信頼性を向上できる。
　以上、本開示の実施形態について説明した。なお、上記実施形態では、基板の材料として半導体を一例として挙げたが、基板は絶縁材料から構成されてもよい。また、上記実施形態では、配線基板の側面の高さ方向におけるほぼ全域に第１金属膜と第２金属膜とが形成された例を示したが、側面の高さ方向における一部でのみ第１金属膜と第２金属膜とが積層される構成としてもよい。また、上記実施形態では、第１金属膜と第２金属膜とを三層構造とした例を示したが、各層の材料は適宜変更可能であるし、第１金属膜又は第２金属膜は三層以外の複数層の構造としてもよいし、単層構造としてもよい。また、上記実施形態では、電子部品が搭載される側を第１面として説明したが、電子部品が搭載される側を第２面としてもよい。すなわち、側面における金属膜の積層順は、図１に示した積層順の逆としてもよい。本実施形態の説明は、全ての局面において例示であって、本発明が上記に限定されるものではない。本開示は、相互に矛盾しない限り、適宜、組み合わせ、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。そして、例示されていない無数の変形例が、本発明の範囲から外れることなく想定され得るものと解される。
　本開示は、配線基板、電子装置及び電子モジュールに利用できる。

Claims (6)

  1. 　第１面、前記第１面とは反対側の第２面、並びに、前記第１面及び前記第２面のそれぞれにつながる側面を有する基板と、
    　前記第１面から前記側面にまたがって位置する第１金属膜と、
    　前記第２面から前記側面に位置する前記第１金属膜の上にまたがって位置する第２金属膜と、
    　を備える配線基板。
  2. 　前記第１面に位置する前記第１金属膜は、前記側面に近づくほど厚みが増す厚み勾配を有し、
    　前記側面に位置する前記第１金属膜は、前記第１面に近づくほど厚みが増す厚み勾配を有し、
    　前記第２面に位置する前記第２金属膜は、前記側面に近づくほど厚みが増す厚み勾配を有し、
    　前記側面に位置する前記第２金属膜は、前記第２面に近づくほど厚みが増す厚み勾配を有する、
    　請求項１記載の配線基板。
  3. 　前記第１金属膜と前記第２金属膜との各々は、密着層とバリア層と導体層とを含む、
    　請求項１又は請求項２に記載の配線基板。
  4. 　前記第１面における、前記第１面に位置する前記第１金属膜の中央よりも前記側面から離れた位置、又は、前記第２面における、前記第２面に位置する前記第２金属膜の中央よりも前記側面から離れた位置に、アライメントマークを有する、
    　請求項１から請求項３のいずれか一項に記載の配線基板。
  5. 　請求項１から請求項４のいずれか一項に記載の配線基板と、
    　前記配線基板に搭載された電子部品と、
    　を備える電子装置。
  6. 　請求項５記載の電子装置と、
    　前記電子装置を搭載したモジュール用基板と、
    　を備える電子モジュール。
PCT/JP2019/050973 2018-12-26 2019-12-25 配線基板、電子装置及び電子モジュール WO2020138221A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP19902006.6A EP3905313A4 (en) 2018-12-26 2019-12-25 WIRING SUBSTRATE, ELECTRONIC DEVICE AND ELECTRONIC MODULE
JP2020563377A JP7191982B2 (ja) 2018-12-26 2019-12-25 配線基板、電子装置及び電子モジュール
US17/417,798 US11735507B2 (en) 2018-12-26 2019-12-25 Wiring substrate, electronic device, and electronic module
CN201980085720.3A CN113228259A (zh) 2018-12-26 2019-12-25 布线基板、电子装置以及电子模块

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018243283 2018-12-26
JP2018-243283 2018-12-26

Publications (1)

Publication Number Publication Date
WO2020138221A1 true WO2020138221A1 (ja) 2020-07-02

Family

ID=71129509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/050973 WO2020138221A1 (ja) 2018-12-26 2019-12-25 配線基板、電子装置及び電子モジュール

Country Status (5)

Country Link
US (1) US11735507B2 (ja)
EP (1) EP3905313A4 (ja)
JP (1) JP7191982B2 (ja)
CN (1) CN113228259A (ja)
WO (1) WO2020138221A1 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2003282795A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 配線基板
JP2004349274A (ja) * 2003-03-27 2004-12-09 Kyocera Corp 発光素子搭載用基板および発光装置
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JP2015211077A (ja) * 2014-04-24 2015-11-24 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01220884A (ja) * 1988-02-29 1989-09-04 Toshiba Corp 厚膜回路基板
JP3184115B2 (ja) 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP3603663B2 (ja) * 1999-04-28 2004-12-22 株式会社デンソー 厚膜回路基板とその製造方法
JP4501464B2 (ja) * 2003-04-25 2010-07-14 株式会社デンソー 厚膜回路基板、その製造方法および集積回路装置
JP4863076B2 (ja) * 2006-12-28 2012-01-25 凸版印刷株式会社 配線基板及びその製造方法
JP2013232483A (ja) * 2012-04-27 2013-11-14 Koito Mfg Co Ltd 回路基板及び回路基板の製造方法
CN104412381B (zh) * 2013-01-31 2018-01-09 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
CN106688091B (zh) * 2014-09-26 2020-03-13 京瓷株式会社 布线基板、电子装置以及电子模块

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274548A (ja) * 2000-03-27 2001-10-05 Kyocera Corp セラミック配線基板の製造方法
JP2003282795A (ja) * 2002-03-20 2003-10-03 Kyocera Corp 配線基板
JP2004349274A (ja) * 2003-03-27 2004-12-09 Kyocera Corp 発光素子搭載用基板および発光装置
JP2014157864A (ja) * 2013-02-14 2014-08-28 Kyocera Corp 積層基板
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JP2015211077A (ja) * 2014-04-24 2015-11-24 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
EP3905313A4 (en) 2022-11-02
US20220077045A1 (en) 2022-03-10
CN113228259A (zh) 2021-08-06
JPWO2020138221A1 (ja) 2021-11-04
EP3905313A1 (en) 2021-11-03
US11735507B2 (en) 2023-08-22
JP7191982B2 (ja) 2022-12-19

Similar Documents

Publication Publication Date Title
TWI605280B (zh) Electronic module
US20230232536A1 (en) Electronic mounting substrate and electronic device
US20160141446A1 (en) Method for manufacturing light emitting device
JP7191982B2 (ja) 配線基板、電子装置及び電子モジュール
US20170279018A1 (en) Method for manufacturing semiconductor device
TW200818557A (en) Optoelectronic component
US11772388B2 (en) Thermal print head
JP7237687B2 (ja) 配線基板、電子装置及び電子モジュール
US11114365B2 (en) Electronic element mounting substrate, electronic device, and electronic module
US20220336316A1 (en) Electronic component mounting base and electronic device
KR20160099430A (ko) 금속 벌크를 포함하는 발광 소자
JP7292977B2 (ja) 配線基板、電子装置及び電子モジュール
JP7488885B2 (ja) 電子部品搭載用基板および電子装置
JP7174046B2 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP7259091B2 (ja) 電子部品搭載用パッケージおよび電子装置
WO2023026904A1 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP7209749B2 (ja) 電子部品実装用基体および電子装置
JP2024025632A (ja) 電子パッケージ及び電子パッケージを製造する方法
TW202347814A (zh) 半導體發光裝置
WO2018199022A1 (ja) 電子素子搭載用基板、電子装置および電子モジュール
JP2006100440A (ja) サブマウントおよび半導体装置
JPWO2023026904A5 (ja)

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19902006

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020563377

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2019902006

Country of ref document: EP

Effective date: 20210726