CN106688091B - 布线基板、电子装置以及电子模块 - Google Patents

布线基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN106688091B
CN106688091B CN201580048578.7A CN201580048578A CN106688091B CN 106688091 B CN106688091 B CN 106688091B CN 201580048578 A CN201580048578 A CN 201580048578A CN 106688091 B CN106688091 B CN 106688091B
Authority
CN
China
Prior art keywords
layer
surface electrode
wiring
notch
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580048578.7A
Other languages
English (en)
Other versions
CN106688091A (zh
Inventor
森田幸雄
杉本健治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN106688091A publication Critical patent/CN106688091A/zh
Application granted granted Critical
Publication of CN106688091B publication Critical patent/CN106688091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H01P3/087—Suspended triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本发明的布线基板(1)具有：具有在主面以及侧面开口的缺口部(12)的绝缘基体(11)；和设置于缺口部(12)的内面的包含多个金属层的内面电极(13)，内面电极(13)在内层具有从镍层、铬层、铂层以及钛层之中选择的至少1个金属层(17b)，在最外层(17a)具有金层，并且金属层(17b)在外缘部露出。

Description

布线基板、电子装置以及电子模块
技术领域
本发明涉及布线基板、电子装置以及电子模块。
背景技术
以往，存在如下布线基板：在绝缘基体的内部或表面设置有布线导体，此外从绝缘基体的侧面直到下表面设置有缺口部以及在其内面设置有与布线导体连接的内面电极。在通过焊料将包含电子部件以及布线基板的电子装置例如接合于模块基板的情况下，内面电极经由焊料而接合于模块基板(参照JP特开2002-158509号公报)。
发明内容
发明要解决的课题
近年来，伴随布线基板的高精度化，正在进行使用薄膜法在绝缘基体的表面形成布线导体等这样的处理，但若使用薄膜法在缺口部的内面形成内面电极，则设置于缺口部的内面的内面电极与设置于绝缘基体的表面的布线导体相比较，难以形成为密接性优异的内面电极。因此，在通过焊料将布线基板的内面电极与模块基板的连接焊盘进行了接合时，若焊料一直粘附到内面电极的外缘部，则由于布线基板与模块基板的热膨胀差所引起的应力经由焊料而施加于内面电极的外缘部，从而有可能会导致内面电极从绝缘基体剥离。
用于解决课题的手段
根据本发明的1个方式，布线基板具有：绝缘基体，其具有在主面以及侧面开口的缺口部；和内面电极，其设置于所述缺口部的内面，并且包含多个金属层，该内面电极在内层具有从镍层、铬层、铂层以及钛层之中选择的至少1个金属层，在最外层具有金层，并且所述金属层在外缘部露出。
根据本发明的另一方式，电子装置具有：上述构成的布线基板；和电子部件，其搭载于该布线基板，且与所述内面电极电连接。
根据本发明的另一方式，电子模块具有：模块基板，其在主面具有连接焊盘；和上述构成的电子装置，其经由焊料将所述内面电极连接于所述连接焊盘。
发明效果
在本发明的1个方式所涉及的布线基板中，具有：具有在主面以及侧面开口的缺口部的绝缘基体；和设置于缺口部的内面的包含多个金属层的内面电极，内面电极在内层具有从镍层、铬层、铂层以及钛层之中选择的至少1个金属层，在最外层具有金层，并且金属层在外缘部露出。由于具有这样的构成，因而能够抑制焊料粘附于内面电极的外缘部。由此，在经由焊料将布线基板的内面电极与模块基板进行了连接的情况下，能够抑制布线基板与模块基板的热膨胀差所引起的应力经由焊料施加于内面电极的外缘部，从而能够降低内面电极从绝缘基体剥离的可能性。结果，能够获得在长时间内与模块基板的电连接可靠性优异的小型且高精度的布线基板。
本发明的另一方式所涉及的电子装置具有上述构成的布线基板和搭载于布线基板且与内面电极电连接的电子部件，因此电可靠性优异。
本发明的另一方式所涉及的电子模块由于具有在主面具有连接焊盘的模块基板、和经由焊料将内面电极连接于连接焊盘的上述构成的电子装置，因此能够实现在长时间内布线基板与模块基板的电连接可靠性优异。
附图说明
图1(a)是表示本发明的第1实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图2(a)是图1(a)在B方向上的侧视图，(b)是(a)的C部的主要部分放大侧视图。
图3是图1(a)所示的电子装置的沿A-A线的剖面图。
图4(a)是图3的C部的主要部分放大剖面图，(b)是(a)的D部的主要部分放大剖面图。
图5(a)以及(b)分别是本发明的第1实施方式中的电子装置的其他示例的主要部分放大剖面图。
图6(a)～(d)分别是表示本发明的第1实施方式中的布线基板的制造方法的剖面图。
图7是表示将图1中的电子装置安装于模块基板而得到的电子模块的主要部分放大剖面图。
图8(a)是表示本发明的第2实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图9(a)是图8(a)在B方向上的侧视图，(b)是(a)的C部的主要部分放大侧视图。
图10(a)是图8(a)所示的电子装置的沿A-A线的剖面图，(b)是(a)的C部的主要部分放大剖面图。
图11是表示将图8中的电子装置安装于模块基板而得到的电子模块的主要部分放大剖面图。
图12(a)是表示本发明的第3实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图13是图12(a)所示的电子装置的沿A-A线的剖面图。
图14(a)是表示本发明的第4实施方式中的电子装置的俯视图，(b)是(a)的沿A-A线的剖面图。
图15是表示本发明的第5实施方式中的电子装置的仰视图。
具体实施方式
参照附图对本发明的几个例示性的实施方式进行说明。
(第1实施方式)
本发明的第1实施方式中的电子装置如图1～图4以及图7所示，包含布线基板1、和设置于布线基板1的上表面的电子部件2。如图7所示的例子那样，电子装置例如在构成电子模块的情况下，使用焊料6而连接在模块基板5上。
布线基板1具有：具有在主面以及侧面开口的缺口部12的绝缘基体11；和设置于缺口部12的内面的包含多个金属层的内面电极13。内面电极13在内层具有从镍层、铬层、铂层以及钛层中选择的至少1个金属层17b，在最外层17a具有金层，并且金属层17b在外缘部露出。在图1～图4以及图7中，电子装置安装于虚拟的xyz空间中的xy平面。在图1～图4以及图7中，所谓上方向，是指虚拟的z轴的正方向。另外，以下的说明中的上下是为了方便而作的区分，并非用于对实际使用布线基板1等时的上下进行限定。
绝缘基体11由单层或者多层的绝缘层11a构成，具有包含电子部件2的搭载区域的上表面，若俯视、即从与上表面垂直的上方向进行观察，则具有矩形的板状的形状。绝缘基体11作为用于支撑电子部件2的支撑体而发挥作用，在上表面中央部的搭载区域上经由低熔点钎料或导电性树脂等接合构件对电子部件2进行粘接并固定。
在绝缘基体11中，能够使用例如氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或玻璃陶瓷烧结体等陶瓷。
在绝缘基体11例如由氧化铝质烧结体构成的情况下，在氧化铝、氧化硅、氧化镁以及氧化钙等的原料粉末中添加混合适当的有机粘合剂以及溶剂等而成为泥浆状。接着，通过刮刀法、压延辊法等将其成型为片状而得到陶瓷生片。然后，对陶瓷生片施加适当的冲压加工并且根据需要将其层叠多片。然后，通过在高温(约1600℃)下进行烧成来制作。缺口部12在绝缘基体11的主面以及侧面开口。缺口部12在图1～图4以及图7所示的例子中，在绝缘基体11的下侧主面(下表面)以及侧面这2方向开口。另外，缺口部12也可以在绝缘基体11的上侧主面(上表面)、下侧主面(下表面)以及侧面这3方向开口。缺口部12在图1～图3所示的例子中，在俯视时形成为半椭圆形，形成为将椭圆体截断的形状即内面形成为曲面状。缺口部12也可以在俯视时，为半圆形或半长圆形即将半球体截断的形状。
这样的缺口部12通过利用喷砂加工等在绝缘基体11上形成成为缺口部12的孔穴来设置。在该情况下，缺口部12的内面形成为曲面状。此外，缺口部12也可以是将俯视时形成为角部为圆弧状的矩形的柱状或锥台截断的形状，或者在俯视时为半圆形、半椭圆形或半长圆形，或者是将多个大小的缺口部12重叠而成的柱状或锥台截断的形状。这样的缺口部12通过对绝缘基体11用的若干陶瓷生片，通过激光加工或利用模具的冲压加工等，预先形成成为缺口部12的贯通孔，从而形成。
内面电极13设置于缺口部12的内面，布线导体14设置于绝缘基体11的表面以及内部。在图1～图3所示的例子中，内面电极13设置于缺口部12的整个内面。在图1～图3所示的例子中，在开口有缺口部12的主面，设置有与内面电极13连接的主面电极15。由包含这些内面电极13和主面电极15的结构构成了外部电极。布线导体14和主面电极15在绝缘基体11的下表面连接。内面电极13和布线导体14经由主面电极15而电连接。
包含内面电极13和主面电极15的外部电极用于将布线基板1接合于模块基板5。内面电极13、布线导体14以及主面电极15用于将搭载于布线基板1的电子部件2和模块基板5进行电连接。布线导体14包含：设置于绝缘基体11的表面或内部的布线导体；和对构成绝缘基体11的绝缘层11a进行贯通而将位于上下的布线导体彼此电连接的贯通导体。
内面电极13或主面电极15包含多个金属层，即包含薄膜层16以及镀覆层17。薄膜层16例如具有密接金属层和阻挡层。构成薄膜层16的密接金属层形成于绝缘基体11的主面以及缺口部12的内面。密接金属层例如由氮化钽、镍-铬、镍-铬-硅、钨-硅、钼-硅、钨、钼、钛或铬等构成，通过采用蒸镀法、离子镀法或溅射法等薄膜形成技术，从而粘附于绝缘基体11的表面以及缺口部12的内面。例如在使用真空蒸镀法来形成的情况下，将绝缘基体11设置在真空蒸镀装置的成膜室内，对成膜室内的蒸镀源配置成为密接金属层的金属片。然后，使成膜室内成为真空状态(10-2Pa以下的压力)，并且对配置于蒸镀源的金属片进行加热来使其蒸发。通过使该蒸发的金属片的分子粘附于绝缘基体11，从而形成成为密接金属层的薄膜金属的层。然后，使用光刻法在形成了薄膜金属层的绝缘基体11形成抗蚀图案之后，通过蚀刻来去除多余的薄膜金属层，由此形成密接金属层。在密接金属层的上表面粘附阻挡层。阻挡层与密接金属层以及镀覆层接合性以及润湿性良好，并具有使密接金属层以及镀覆层牢固地接合并且防止密接金属层与镀覆层的相互扩散的作用。阻挡层例如由镍-铬、铂、钯、镍或钴等构成，通过蒸镀法、离子镀法或溅射法等薄膜形成技术而粘附于密接金属层的表面。
密接金属层的厚度为0.01～0.5μm程度为好。在厚度小于0.01μm的情况下，存在难以使密接金属层牢固地密接在绝缘基体11上的倾向。在厚度超过0.5μm的情况下，由于密接金属层的成膜时的内部应力而导致容易发生密接金属层的剥离。此外，阻挡层的厚度为0.05～1μm程度为好。在厚度小于0.05μm的情况下，具有在阻挡层产生小孔(pinhole)等缺陷而变得难以发挥作为阻挡层的功能的倾向。在厚度超过1μm的情况下，由于成膜时的内部应力而导致容易发生阻挡层的剥离。
镀覆层17通过电镀法或无电解镀敷法而粘附于薄膜层16的表面。镀覆层17由镍、铜、金或银等耐蚀性以及与连接构件的连接性优异的金属构成，例如，依次粘附厚度0.5～5μm程度的镀镍层和厚度0.1～3μm程度的镀金层。由此，能够有效地抑制内面电极13以及主面电极15发生腐蚀，并且能够使内面电极13以及主面电极15与形成于模块基板5的连接用的连接焊盘51的接合牢固。
此外，也可以在阻挡层上配置铜(Cu)、金(Au)等的金属层，良好地形成镀覆层17。这样的金属层通过与薄膜层16同样的方法来形成。
布线导体14能够使用钨(W)、钼(Mo)、锰(Mn)、银(Ag)或铜(Cu)等金属材料。例如，在绝缘基体11由氧化铝质烧结体构成的情况下，预先通过丝网印刷法将在W、Mo或Mn等高熔点金属粉末中添加混合适当的有机粘合剂以及溶剂等而得到的导体糊剂在成为绝缘基体11的陶瓷生片上印刷涂敷为规定的图案。然后，通过与成为绝缘基体11的陶瓷生片同时进行烧成，从而在绝缘基体11的规定位置粘附形成布线导体14。在布线导体14是贯通导体的情况下，通过利用模具或冲孔(punching)的冲压加工、激光加工而在生片形成贯通孔，并通过印刷法向该贯通孔中填充布线导体14用的导体糊剂，从而形成布线导体14。
另外，在布线导体14露出的表面，与内面电极13的薄膜层16以及主面电极15的薄膜层16同样地，通过电镀法或无电解镀敷法来粘附镀覆层17。镀覆层17由镍、铜、金或银等耐蚀性以及与连接构件的连接性优异的金属构成，例如，依次粘附厚度0.5～5μm程度的镀镍层和厚度0.1～3μm程度的镀金层，或者依次粘附厚度1～10μm程度的镀镍层和厚度0.1～1μm程度的镀银层。由此，能够有效地抑制布线导体14发生腐蚀，并且能够使布线导体14与电子部件2的粘合、布线导体14与键合线等连接构件3的接合牢固。
内面电极13在内层具有从镍层、铬层、铂层以及钛层中选择的至少1个金属层17b，在最外层具有金层，并且金属层17b在外缘部露出。在此，所谓内面电极13的外缘部，是指内面电极13的绝缘基体11的侧面侧的外缘部。在图1～图4所示的例子中，金属层17b在内面电极13的绝缘基体11的侧面侧的外缘部，在沿着绝缘基体11的侧面侧的缺口部12的开口而设置的带状的段差部分露出。金属层17b在图1以及图2中，由影线示出。若在内面电极13的外缘部露出的金属层17b的宽度W在俯视时设为0.01mm≤W≤0.2mm程度的宽度，则能够成为在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板1。另外，关于作为金层的最外层(的金属层)17a以及从镍层、铬层、铂层以及钛层中选择的金属层17b相对于焊料6的润湿性，能够对作为金层的最外层17a以及从镍层、铬层、铂层以及钛层中选择的金属层17b配置微量的焊料6，以约200℃进行回流焊(reflow)，通过焊料6的润湿扩展的差别来确认。在该情况下，最外层17a的表面粗糙度Ra1和金属层17b的表面粗糙度Ra2优选为同等的值，但在至少±30％以内进行比较。
这样的金属层17b由镍(Ni)、铬(Cr)、铂(Pt)、钛(Ti)等难以被焊料6润湿的金属构成，在内面电极13的绝缘基体11的侧面侧的外缘部，能够通过将由容易被焊料6润湿的金(Au)等金属构成的最外层17a呈带状地去除而形成。例如，对包含薄膜层16和镀覆层17的内面电极13的绝缘基体11的侧面侧的外缘部进行激光照射，呈带状地去除最外层17a，使内层的金属层17b露出即可。例如，在内面电极13的镀覆层17由Ni镀覆层和Au镀覆层这2层构成的情况下，通过对内面电极13的绝缘基体11的侧面侧的外缘部进行激光照射，将作为最外层17a的Au镀覆层呈带状地去除，使作为内层的金属层17b的Ni镀覆层露出，即，使相比于Au层更难以被焊料6润湿的Ni层露出于表面，从而能够在内面电极13的外缘部形成金属层17b，并且能够在内面电极13的内侧、主面电极15，形成为容易被焊料6润湿的状态。
此外，如图4所示的例子那样，若在内面电极13的绝缘基体11的侧面侧的外缘部，连同最外层17a一起一直去除到金属层17b的厚度方向的中途，则在内面电极13的外缘部，能够可靠地去除最外层17a，并使金属层17b露出，故优选。
另外，镀覆层17并不限于Ni镀覆层/Au镀覆层，例如，也可以是包含Cu镀覆层/Ni镀覆层/Au镀覆层、Ni镀覆层/Pd镀覆层/Au镀覆层等的其他镀覆层。此外，在由3层以上构成的镀覆层的情况下，也可以针对内面电极13的外缘部，呈带状地去除包含最外层17a的表面侧的多个金属层，使内层的金属层17b露出。
此外，焊料6由锡(Sn)-铜(Cu)、锡(Sn)-银(Ag)-铜(Cu)、金(Au)-锡(Sn)等合金构成。例如只要容易润湿由金(Au)等金属构成的最外层17a，且相比于最外层17a难以润湿由镍(Ni)、铬(Cr)、铂(Pt)、钛(Ti)等构成的(难以被焊料6润湿的)金属层17b即可。经由这样的焊料6将电子装置连接在模块基板5上。
通过像这样对布线基板1局部照射激光，从而能够抑制向内面电极13、布线导体14以及主面电极15等传递热，能够抑制传热所引起的各导体的变质。由此，能够成为布线导体14与电子部件2的粘合、布线导体14与键合线等连接构件3的接合、以及内面电极13和主面电极15与形成于模块基板5的连接焊盘51的接合良好的布线基板1。
此外，在内面电极13的外缘部露出的金属层17b虽然也可以远离绝缘基体11的侧面侧的缺口部12的开口来设置，但若沿着缺口部12的开口设置，则能够在内面电极13的外缘部不配置容易被焊料6润湿的部分而增大内面电极13的内侧的区域，所以能够成为内面电极13以及主面电极15与形成于模块基板5的连接焊盘51的接合良好的布线基板1。
布线基板1具有：绝缘基体11，其具有在主面以及侧面这2个方向开口的缺口部12；和内面电极13，其设置于缺口部12的内面，包含多个金属层，内面电极13在内层具有从镍层、铬层、铂层以及钛层中选择的至少1个金属层17b，在最外层17a具有金层，并且金属层17b在外缘部露出，所以能够抑制焊料6粘附于内面电极13的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，能够降低内面电极13从绝缘基体11剥离的可能性。结果，能够成为在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板1。
在图1～图4所示的例子中，布线导体14和主面电极15在绝缘基体11的主面(下表面)连接。在图5(b)所示的例子中，内面电极13和布线导体14在内面电极13中的与绝缘基体11的主面(下表面)相反一侧的缺口部12的内面的部位进行连接，布线导体14和主面电极15经由内面电极13而连接。在图5(a)所示的例子中，内面电极13和布线导体14在缺口部12的内面连接，布线导体14和主面电极15从缺口部12的内面经由内面电极13而连接，以及在绝缘基体11的主面(下表面)直接进行连接。在将布线导体14与主面电极15进行连接的情况下，由于主面电极15牢固地密接于绝缘基体11的主面，因此与在缺口部12的内面将内面电极13与布线导体14进行连接的情况比较，能够使搭载了电子部件2的布线基板1与模块基板5的电连接更加良好。
本发明的第1实施方式中的布线基板1，例如能够通过以下的制造方法来制作。
如图6(a)所示的例子那样，准备在内部以及表面形成了布线导体14的由多个绝缘层111a构成的绝缘母基板111。绝缘母基板111是多个绝缘基体11相连的形状，例如是多个组合式布线基板的形状，具有成为在下侧主面开口的缺口部12的半球体状的凹部112。这样的凹部112如上所述，例如使用喷砂加工等来形成。接着，如图6(b)所示的例子那样，在绝缘母基板111的成为缺口部12的凹部112的内面，形成包含薄膜层16以及镀覆层17的内面电极13，在绝缘母基板111的表面形成包含薄膜层16以及镀覆层17的主面电极15。接着，如图6(c)所示的例子那样，对凹部112的内面的内面电极13的规定区域进行激光照射，沿着成为布线基板1的外缘呈带状地去除最外层17a，内层的金属层17b在进行了去除的部分露出。然后，如图6(d)所示的例子那样，使用切片法等将凹部112截断，从而能够制作具有金属层17b在内面电极13的外缘部露出的内面电极13的布线基板1。
另外，如图6(a)所示的例子那样，若凹部112的宽度W2为凹部112的深度H2以上(W2≥H2)，则在凹部112的内面，容易良好地形成内面电极13以及在成为外缘部的部分露出的金属层17b。
此外，若形成于凹部112的内面且去除最外层17a后露出的金属层17b，形成为比通过切片法将凹部112截断时的刀刃宽度大，具体而言形成为刀刃宽度的110％以上，则能够良好地制作具有在沿着开口的边缘的内面电极13的外缘部使金属层17b呈带状露出的内面电极13的布线基板1。
另外，也可以在形成于凹部112的内面的内面电极13使多列的金属层17b呈带状露出，将凹部112截断，来制作具有金属层17b在内面电极13的外缘部露出的内面电极13的布线基板1。
若使用上述的制造方法，则能够生产性良好地制作电子部件2与布线基板1的电连接以及与模块基板5的电连接良好的布线基板1。
通过在内面电极13的外缘部预先使金属层17b露出，从而即使通过将凹部112截断，而如图1～图4所示的例子那样，使内面电极13的薄膜层16以及镀覆层17露出于绝缘基体11的侧面，也能够抑制流到内面电极13的薄膜层16露出的端部。
此外，如图5所示的例子那样，在缺口部12的内面将内面电极13与布线导体14进行连接的情况下，在俯视时，在与绝缘母基板111的内部的凹部112重叠的区域预先形成布线导体14，通过喷砂加工等使布线导体14露出于凹部112的内部后，在凹部112的内面形成内面电极13，使内面电极13和布线导体14连接即可。
另外，也可以在将凹部112截断后，对设置于缺口部12的内面的内面电极13的外缘部进行激光照射，去除最外层17a，从而使内层的金属层17b露出。在该情况下，因为在分割后能够从绝缘基体11的侧面方向对内面电极13的外缘部照射激光，所以在缺口部12较小的情况或缺口部12(凹部112)的深度较深的情况等下，容易高精度地形成金属层17b在内面电极13的外缘部露出的内面电极13，能够制作更小型的电子部件2与布线基板1以及模块基板5的电连接良好的布线基板1。
通过在布线基板1的上表面搭载电子部件2，从而能够制作电子装置。搭载于布线基板1的电子部件2是IC芯片或LSI芯片等半导体元件、发光元件、水晶振子以及压电振子等压电元件以及各种传感器等。例如，在电子部件2是引线键合型的半导体元件的情况下，半导体元件通过低熔点钎料或导电性树脂等接合构件而被固定在布线导体14上之后，经由键合线等连接构件3将半导体元件的电极与布线导体14进行电连接，由此搭载于布线基板1。此外，例如，在电子部件2是倒装芯片型的半导体元件的情况下，半导体元件通过经由焊料凸起、金凸起或导电性树脂(各向异性导电树脂等)等连接构件3将半导体元件的电极与布线导体14进行电连接以及机械连接，从而搭载于布线基板1。此外，在布线基板1上，既可以搭载多个电子部件2，也可以根据需要，搭载电阻元件、容量元件等小型的电子部件。此外，电子部件2根据需要，通过由树脂或玻璃等构成的密封材料4、由树脂或玻璃、陶瓷、金属等构成的盖体等来密封。
本实施方式的电子装置如图7所示的例子那样，经由焊料6连接于模块基板5的连接焊盘51，成为电子模块。焊料6在缺口部12内与内面电极13接合，此外在绝缘基体11的下表面与主面电极15接合。此外，焊料6倾斜为从除了金属层17b以外的内面电极13的内侧的端部一直扩展到连接焊盘51的外侧的端部，并且通过金属层17b来抑制了焊料6粘附于内面电极13的外缘部。通过设为这样的构成，从而能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，能够抑制内面电极13从绝缘基体11剥落。结果，电子装置被牢固地连接于模块基板5，能够获得连接可靠性得到了提高的电子模块。
根据本实施方式的布线基板1，具有：具有在主面以及侧面开口的缺口部12的绝缘基体11、和设置于缺口部12的内面的包含多个金属层的内面电极13，内面电极13在内层具有从镍层、铬层、铂层以及钛层之中选择的至少1个金属层17b，在最外层17a具有金层，并且金属层17b在外缘部露出，因而能够抑制焊料6粘附于内面电极13的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，从而降低内面电极13从绝缘基体11剥离的可能性。结果，能够获得在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板1。
本实施方式中的布线基板1能够适用于小型且高输出的电子装置中，能够良好地进行布线基板1中的电连接。例如，作为电子部件2，能够适宜作为搭载高发光的发光元件的发光元件搭载用的小型的布线基板1来使用。
此外，与后述的第2实施方式的布线基板1相比较，在形成有底的缺口部12时，能够使用由单层的绝缘层11a构成的绝缘基体11来形成，所以能够形成为薄型化的布线基板1。
此外，若缺口部12的内面为曲面状，则容易对缺口部12的内面电极13的成为外缘部的部位进行激光照射，能够在缺口部12的内面良好地形成内面电极13以及在内面电极13的外缘部露出的金属层17b，并且容易扩展到内面电极13的内侧的区域的整体来配置焊料6，所以能够获得在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板1。
根据本实施方式的电子装置，通过具有上述构成的布线基板1，从而关于电可靠性得到了提高。
根据本发明的另一方式所涉及的电子模块，具有：在主面具有连接焊盘51的模块基板5、和经由焊料6将内面电极13连接于连接焊盘51的上述构成的电子装置，因此能够获得在长时间内布线基板1与模块基板5的电连接可靠性优异的电子模块。
(第2实施方式)
接下来，参照图8～图11对本发明的第2实施方式所涉及的电子装置进行说明。
在本发明的第2实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同之处在于，如图8～图11所示的例子那样，缺口部12为将在俯视时形成为角部为圆弧状的矩形且沿着绝缘基体11的外边较长地形成的四棱锥台截断的形状，以及主面电极15设置于绝缘基体11的上表面。
根据本发明的第2实施方式中的布线基板，能够与第1实施方式同样地，抑制焊料6粘附于内面电极13的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，能够降低内面电极13从绝缘基体11剥离的可能性。结果，能够获得在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板。
设置于绝缘基体11的上表面的主面电极15作为用于搭载电子部件2或者对连接构件3进行连接的布线来使用。通过将主面电极15设置于绝缘基体11的上表面，从而能够将电子部件2高精度地搭载于布线基板1。例如，在作为电子部件2而搭载发光元件的情况下，通过高精度地进行搭载，从而能够获得能够高精度地进行发光的发光装置。
另外，缺口部12也可以设为将柱状截断的形状，但如图8～图11所示的例子那样，若是将绝缘基体11的下表面(主面)侧的开口的宽度比缺口部12的底部的宽度大的四棱锥台形分割开的形状，则能够在缺口部12的内面良好地形成内面电极13以及在内面电极13的外缘部露出的金属层17b。
第2实施方式中的布线基板1中的缺口部12通过如上所述对绝缘基体11用的若干陶瓷生片，利用激光加工或模具的冲压加工等，预先形成成为缺口部12的贯通孔，从而形成。
此外，内面电极13若如图8～图11所示的例子那样，设置于缺口部12的内侧面和底面，则能够获得与模块基板5的电连接可靠性优异的布线基板1。
第2实施方式的布线基板1除了缺口部12的形成方法以外，能够使用与第1实施方式同样的方法来制作。
(第3实施方式)
接下来，参照图12以及图13对本发明的第3实施方式所涉及的电子装置进行说明。
在本发明的第3实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同之处在于，如图12以及图13所示的例子那样，在绝缘基体11的上表面具有空腔18。
根据本发明的第3实施方式中的布线基板，能够与第1实施方式同样地，抑制焊料6粘附于内面电极13的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，能够降低内面电极13从绝缘基体11剥离的可能性。结果，能够获得在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板。
在第3实施方式的布线基板1中，若如图12以及图13所示的例子那样，使将俯视时为半长圆形的半球体截断的形状的缺口部12的深度不达到空腔18的底面的高度(深度)，则能够不易使绝缘基体11强度下降，能够在绝缘基体11的下表面，良好地形成缺口部12。
此外，若如图12以及图13所示的例子那样，使将俯视时为半长圆形的半球体截断的形状的缺口部12不与空腔18重叠，则能够不易使绝缘基体11的强度下降，能够在绝缘基体11的下表面，良好地形成缺口部12。
另外，绝缘基体11如图12以及图13所示的例子那样具有包含空腔18的上表面。这样的空腔18能够通过如下方式来形成，即，对陶瓷生片通过激光加工或模具的冲压加工等，在多个陶瓷生片形成成为空腔18的贯通孔，并将这些陶瓷生片层叠于未形成贯通孔的陶瓷生片。此外，在绝缘基体11的厚度较薄的情况下，若在层叠了陶瓷生片之后，通过激光加工或模具的冲压加工等来形成空腔18用的贯通孔，则能够高精度地进行加工，故优选。此外，如图12以及图13所示的例子那样，缺口部12的宽度为空腔18的侧壁部的宽度的25％～75％程度。
在空腔18是用于搭载发光元件的空间的情况下，空腔18的内侧面与空腔18的底面所成的角度θ为钝角，特别是可以设为110度～145度。若将角度θ设为这样的范围，则容易通过冲压加工来稳定并且高效地形成成为空腔18的贯通孔的内侧面，容易实现使用了该布线基板1的发光装置小型化。此外，能够使发光元件所发出的光朝向外部良好地辐射。具有这样的角度θ的内侧面的空腔18通过使用将冲头的直径与冲模的孔穴的直径的间隙设定得较大的冲压模具对陶瓷生片进行冲压来形成。即，通过将冲模的孔穴的直径相对于冲压模具的冲头的直径的间隙设定得较大，从而在对陶瓷生片从主面侧朝向另一个主面侧进行冲压时从生片与冲头的接触面的边缘朝向生片与冲模的孔穴的接触面的边缘被剪切，贯通孔的直径形成为从主面侧向另一个主面侧扩大。此时，通过根据陶瓷生片的厚度等来设定冲头的直径与冲模的孔穴的直径的间隙，从而能够调节形成于陶瓷生片的贯通孔的内侧面的角度。这样的冲压方法仅通过冲压加工便能够将空腔18的内侧面与空腔18的底面所成的角度θ形成为所希望的角度，所以生产性高。
此外，也可以在通过利用冲头的直径与冲模的孔穴的直径的间隙较小的冲压模具的加工而形成了角度θ为大约90度的贯通孔之后，对贯通孔的内侧面按压圆锥台形或棱锥台形的模具，由此来形成具有上述那样的从一个主面侧向另一个主面侧扩大的角度θ的贯通孔。在这样的情况下，能够更高精度地调整空腔18的内侧面与空腔18的底面所成的角度θ。
在布线基板1具有例如具有包含搭载发光元件的空腔18的上表面的绝缘基体11的情况下，也可以在空腔18的内壁面设置用于使发光元件所发出的光反射的反射层。反射层例如具有设置于空腔18的内壁面的金属导体层和粘附在金属导体层上的镀覆层。金属导体层能够通过与内面电极13以及布线导体14或主面电极15同样的材料以及方法来形成。
例如，在将发光元件搭载于布线基板1的情况下，优选在金属导体层的最表面粘附镀银层，在内面电极13以及布线导体14、主面电极15的最表面粘附镀金层。这是因为镀金层与镀银层相比较，在与电子部件2、连接构件3以及焊料6的接合性上优异，镀银层与镀金层相比较，对于光的反射率较高。此外，也可以将搭载发光元件的部位的布线和金属导体层的最表面设为银和金的合金镀层，例如银和金的完全固溶的合金镀层。
第3实施方式的布线基板1与第1实施方式同样地，能够在小型且高输出的电子装置中适宜使用，能够良好地进行布线基板1中的电连接。例如，作为电子部件2，能够适宜作为搭载高发光的发光元件的发光元件搭载用的小型的布线基板来使用。
第3实施方式的布线基板1能够使用与第1实施方式同样的制造方法来制作。
(第4实施方式)
接下来，参照图14对本发明的第4实施方式所涉及的电子装置进行说明。
在本发明的第4实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同之处在于，如图14所示的例子那样，缺口部12在与电子部件2的搭载面相同的一个主面(以下也称为上表面)和侧面进行了开口。
根据本发明的第4实施方式中的布线基板，能够与第1实施方式的布线基板同样地，抑制焊料6粘附于内面电极13的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于内面电极13的外缘部，能够降低内面电极13从绝缘基体11剥离的可能性。结果，能够获得在长时间内与模块基板5的电连接可靠性优异的小型且高精度的布线基板。
此外，这样的布线基板1能够通过焊料6在布线基板1的上表面侧与模块基板5进行接合，因而能够在布线基板1的下表面侧的整个面接合热传导率比绝缘基体11高的构件，从而提高布线基板1的散热性。作为热传导率比绝缘基体11高的材料，在绝缘基体11由氧化铝质烧结体构成的情况下，可以列举铜(Cu)、铜-钨(Cu-W)或铝(Al)等金属材料、由氮化铝质烧结体构成的绝缘体等。在这样的布线基板1中，能够抑制从搭载于布线基板1的电子部件2向缺口部12侧传导的热量，能够获得在长时间内与模块基板5的电连接可靠性以及散热性优异的布线基板。
第4实施方式的布线基板1与第1实施方式同样地，能够在小型且高输出的电子装置中适宜使用，能够良好地进行布线基板1中的电连接。例如，作为电子部件2，能够适宜作为搭载高发光的发光元件的发光元件搭载用的小型的布线基板来使用。
第4实施方式的布线基板1能够使用与第2实施方式同样的制造方法来制作。
(第5实施方式)
接下来，参照图15对本发明的第5实施方式所涉及的电子装置进行说明。
在本发明的第5实施方式中的电子装置中，与上述的第1实施方式的电子装置的不同之处在于，如图15所示的例子那样，在主面电极15的外缘部，使从镍层、铬层、铂层以及钛层之中选择的至少1个金属层15a露出。
根据本发明的第5实施方式中的布线基板，能够抑制焊料6粘附于主面电极15的外缘部。由此，能够抑制布线基板1与模块基板5的热膨胀差所引起的应力经由焊料6施加于主面电极15的外缘部，能够降低主面电极15从绝缘基体11剥离的可能性。此外，在绝缘基体11的主面，即使多个主面电极15的间隔较窄，也能够抑制短路的发生，能够获得与模块基板5的电连接可靠性优异的小型且高精度的布线基板。
主面电极15中的金属层15a能够使用与使内面电极13的金属层17b露出的方法同样的方法来形成。
第5实施方式的布线基板1能够使用与第1实施方式同样的制造方法来制作。
本发明并不限定于上述的实施方式的示例，能够进行各种变更。在上述的示例中，示出了缺口部12以及内面电极13在绝缘基体11的对置的2个侧面各设置1个的示例，但也可以是在绝缘基体11的全部4个侧面设置了缺口部12以及内面电极13的布线基板1，还可以是在各边设置了多个缺口部12以及内面电极13的布线基板1。此外，在图1～图15所示的例子中，绝缘基体11由2层或3层的绝缘层11a形成，但也可以由单层或4层以上的绝缘层11a构成。
此外，在图1～图15所示的例子中，缺口部12在绝缘基体11的一个主面以及侧面开口，但也可以在绝缘基体11的两个主面以及侧面开口。
此外，如图12以及图13所示的例子那样，布线基板1也可以具有作为布线以外的导体的电子部件搭载层19、中央端子层20等。这些导体例如在包含薄膜层16和镀覆层17的情况下，能够通过与上述的内面电极13、主面电极15同样的材料以及方法来制作。另外，在通过与布线导体14同样的方法来形成的情况下，在露出的表面设置金属的镀覆层17。电子部件搭载层19例如用于电子部件2的搭载，中央端子层20例如与内面电极13以及主面电极15同样地，用于与模块基板5的接合。此外，如图12所示的例子那样，关于中央端子层20，也可以使其与设置于缺口部12的内面的内面电极13连接。
此外，第1～第5实施方式中的布线基板1分别可以是平板状的布线基板1，也可以是具有空腔18的布线基板1。此外，在第1～第5实施方式中的布线基板1中，也可以具备电子部件搭载层19、中央端子层20。
此外，在上述的示例中，在布线基板1上，搭载了1个电子部件2，但也可以是搭载多个电子部件2的布线基板1。此外，布线基板1也可以以多个组合式布线基板的形态来制作。
符号说明
1····布线基板
11····绝缘基体
11a···绝缘层
12····缺口部
13····内面电极
14····布线导体
15····主面电极
16····薄膜层
17····镀覆层
17a···最外层(的金属层)
17b···金属层
18····空腔
19····电子部件搭载层
20····中央端子层
2····电子部件
3····连接构件
4····密封材料
5····模块基板
51····连接焊盘
6····焊料

Claims (6)

1.一种布线基板，具有：
绝缘基体，其具有在主面以及侧面开口的缺口部，所述主面是所述绝缘基体朝向模块基板一侧的面；和
内面电极，其设置于所述缺口部的内面，并且包含多个金属层，
该内面电极在内层具有从镍层、铬层、铂层以及钛层之中选择的至少1个金属层，在最外层具有金层，在从垂直于所述主面的方向观察时，所述金属层的靠近所述侧面的外缘部未被所述金层覆盖而露出。
2.根据权利要求1所述的布线基板，其中，
所述外缘部沿着所述侧面侧的所述缺口部的开口而设置。
3.根据权利要求1或2所述的布线基板，其中，
所述缺口部的内面为曲面状。
4.根据权利要求1或2所述的布线基板，其中，
所述缺口部为将所述主面侧的开口的宽度比底部的宽度大的四棱锥台形进行了分割的形状。
5.一种电子装置，具有：
权利要求1至4中任一项所述的布线基板；和
电子部件，其搭载于该布线基板，且与所述内面电极电连接。
6.一种电子模块，具有：
模块基板，其在主面具有连接焊盘；和
权利要求5所述的电子装置，其经由焊料将所述内面电极连接于所述连接焊盘。
CN201580048578.7A 2014-09-26 2015-09-25 布线基板、电子装置以及电子模块 Active CN106688091B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014196858 2014-09-26
JP2014-196858 2014-09-26
PCT/JP2015/077102 WO2016047755A1 (ja) 2014-09-26 2015-09-25 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN106688091A CN106688091A (zh) 2017-05-17
CN106688091B true CN106688091B (zh) 2020-03-13

Family

ID=55581271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580048578.7A Active CN106688091B (zh) 2014-09-26 2015-09-25 布线基板、电子装置以及电子模块

Country Status (5)

Country Link
US (1) US10157753B2 (zh)
EP (1) EP3200223B1 (zh)
JP (1) JP6267803B2 (zh)
CN (1) CN106688091B (zh)
WO (1) WO2016047755A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
DE102016109898A1 (de) * 2016-05-30 2017-11-30 Biotronik Se & Co. Kg Durchführungsbauteil mit strukturierter Metallbeschichtung und Verfahren zur Herstellung eines solchen Durchführungsbauteils
JP6565895B2 (ja) 2016-12-26 2019-08-28 日亜化学工業株式会社 半導体装置用パッケージ及び半導体装置
US11145587B2 (en) * 2017-05-26 2021-10-12 Kyocera Corporation Electronic component mounting substrate, electronic device, and electronic module
WO2019003725A1 (ja) * 2017-06-28 2019-01-03 京セラ株式会社 パワーモジュール用基板およびパワーモジュール
EP3503226A3 (en) * 2017-08-27 2019-09-18 Everlight Electronics Co., Ltd. Semiconductor package structure
JP7187008B2 (ja) * 2018-08-20 2022-12-12 リバーエレテック株式会社 電子部品パッケージ
CN113228259A (zh) * 2018-12-26 2021-08-06 京瓷株式会社 布线基板、电子装置以及电子模块
EP4213197A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703871A (zh) * 2011-12-27 2014-04-02 日本特殊陶业株式会社 配线基板和多片式配线基板
CN103856181A (zh) * 2012-12-04 2014-06-11 精工爱普生株式会社 基底基板、安装构造体、模块、电子设备以及移动体
WO2014104300A1 (ja) * 2012-12-27 2014-07-03 京セラ株式会社 配線基板、電子装置および発光装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3286917B2 (ja) * 1999-05-06 2002-05-27 株式会社村田製作所 電子部品用パッケージおよび電子部品
JP2002158509A (ja) 2000-11-21 2002-05-31 Mitsubishi Electric Corp 高周波回路モジュールおよびその製造方法
JP2006086453A (ja) * 2004-09-17 2006-03-30 Yamato Denki Kogyo Kk 表面処理方法、および電子部品の製造方法
JP2013065602A (ja) * 2011-09-15 2013-04-11 Kyocera Corp 電子部品収納用パッケージ
US9795034B2 (en) 2012-05-30 2017-10-17 Kyocera Corporation Wiring board and electronic device
JP2014127678A (ja) * 2012-12-27 2014-07-07 Kyocera Corp 配線基板および電子装置
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103703871A (zh) * 2011-12-27 2014-04-02 日本特殊陶业株式会社 配线基板和多片式配线基板
CN103856181A (zh) * 2012-12-04 2014-06-11 精工爱普生株式会社 基底基板、安装构造体、模块、电子设备以及移动体
WO2014104300A1 (ja) * 2012-12-27 2014-07-03 京セラ株式会社 配線基板、電子装置および発光装置

Also Published As

Publication number Publication date
EP3200223A1 (en) 2017-08-02
US10157753B2 (en) 2018-12-18
EP3200223B1 (en) 2019-06-12
US20170294322A1 (en) 2017-10-12
JPWO2016047755A1 (ja) 2017-06-22
WO2016047755A1 (ja) 2016-03-31
JP6267803B2 (ja) 2018-01-24
EP3200223A4 (en) 2018-03-14
CN106688091A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
CN106688091B (zh) 布线基板、电子装置以及电子模块
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
WO2016136733A1 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
EP3062590B1 (en) Wiring board and electronic device
US9848491B2 (en) Wiring board, electronic device, and electronic module
US10251269B2 (en) Wiring board, electronic device, and light emitting apparatus
JP2014127678A (ja) 配線基板および電子装置
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6271882B2 (ja) 配線基板および電子装置
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP7383116B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP2006066648A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
EP4036965A1 (en) Electronic component mounting base and electronic device
JP2014029909A (ja) 電子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant