JPWO2016047755A1 - 配線基板、電子装置および電子モジュール - Google Patents

配線基板、電子装置および電子モジュール Download PDF

Info

Publication number
JPWO2016047755A1
JPWO2016047755A1 JP2016550396A JP2016550396A JPWO2016047755A1 JP WO2016047755 A1 JPWO2016047755 A1 JP WO2016047755A1 JP 2016550396 A JP2016550396 A JP 2016550396A JP 2016550396 A JP2016550396 A JP 2016550396A JP WO2016047755 A1 JPWO2016047755 A1 JP WO2016047755A1
Authority
JP
Japan
Prior art keywords
layer
surface electrode
wiring board
notch
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016550396A
Other languages
English (en)
Other versions
JP6267803B2 (ja
Inventor
幸雄 森田
幸雄 森田
健治 杉本
健治 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of JPWO2016047755A1 publication Critical patent/JPWO2016047755A1/ja
Application granted granted Critical
Publication of JP6267803B2 publication Critical patent/JP6267803B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H01P3/085—Triplate lines
    • H01P3/087—Suspended triplate lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

本発明の配線基板（１）は、主面および側面に開口する切欠き部（12）を有している絶縁基体（11）と、切欠き部（12）の内面に設けられた、複数の金属層を含む内面電極（13）とを有しており、内面電極（13）は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層（17ｂ）を内層に有し、金層を最外層（17ａ）に有しているとともに、外縁部において金属層（17ｂ）が露出している。

Description

本発明は、配線基板、電子装置および電子モジュールに関するものである。
従来、配線基板には、絶縁基体の内部または表面に配線導体が、また絶縁基体の側面から下面にかけて切欠き部およびその内面に配線導体に接続される内面電極が設けられたものがある。電子部品および配線基板を含む電子装置をはんだによって例えばモジュール基板に接合する場合には、内面電極がはんだを介してモジュール基板に接合される（特開2002−158509号公報参照）。
近年、配線基板の高精度化に伴い、薄膜法を用いて絶縁基体の表面に配線導体等を形成するということが行なわれているが、薄膜法を用いて切欠き部の内面に内面電極を形成すると、切欠き部の内面に設けられる内面電極は、絶縁基体の表面に設けられる配線導体と比較すると、密着性が優れたものとして形成されにくい。このため、配線基板の内面電極とモジュール基板の接続パッドとをはんだによって接合した際に、はんだが内面電極の外縁部まで被着すると、配線基板とモジュール基板との熱膨張差による応力がはんだを介して内面電極の外縁部に加わってしまうことにより、内面電極が絶縁基体から剥離してしまうことが懸念される。
本発明の１つの態様によれば、配線基板は、主面および側面に開口する切欠き部を有している絶縁基体と、前記切欠き部の内面に設けられた、複数の金属層を含む内面電極とを有しており、該内面電極は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層を内層に有し、金層を最外層に有しているとともに、外縁部において前記金属層が露出している。
本発明の他の態様によれば、電子装置は、上記構成の配線基板と、該配線基板に搭載され、前記内面電極に電気的に接続された電子部品とを有する。
本発明の他の態様によれば、電子モジュールは、主面に接続パッドを有するモジュール基板と、前記接続パッドにはんだを介して前記内面電極が接続された上記構成の電子装置とを有する。
本発明の１つの態様による配線基板において、主面および側面に開口する切欠き部を有している絶縁基体と、切欠き部の内面に設けられた、複数の金属層を含む内面電極とを有しており、内面電極は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層を内層に有し、金層を最外層に有しているとともに、外縁部において金属層が露出している。このような構成を有していることから、はんだが内面電極の外縁部に被着することが抑制される。これにより、はんだを介して配線基板の内面電極をモジュール基板に接続した場合に、配線基板とモジュール基板との熱膨張差による応力がはんだを介して内面電極の外縁部に加わるのを抑制し、内面電極が絶縁基体から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板との電気接続信頼性に優れた小型で高精度の配線基板とすることができる。
本発明の他の態様による電子装置は、上記構成の配線基板と、配線基板に搭載され、内面電極に電気的に接続された電子部品とを有していることによって、電気的信頼性に関して優れている。
本発明の他の態様による電子モジュールは、主面に接続パッドを有するモジュール基板と、接続パッドにはんだを介して内面電極が接続された上記構成の電子装置とを有していることから、長期間にわたって配線基板とモジュール基板との電気接続信頼性に優れたものとすることができる。
（ａ）は本発明の第１の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は図１（ａ）のＢ方向における側面図であり、（ｂ）は（ａ）のＣ部における要部拡大側面図である。 （ａ）は図１（ａ）に示した電子装置のＡ−Ａ線における断面図である。 （ａ）は図３のＣ部における要部拡大断面図であり、（ｂ）は（ａ）のＤ部における要部拡大断面図である。 （ａ）および（ｂ）は、それぞれ本発明の第１の実施形態における電子装置の他の例における要部拡大断面図である。 （ａ）〜（ｄ）は、それぞれ本発明の第１の実施形態における配線基板の製造方法を示す断面図である。 図１における電子装置をモジュール基板に実装した電子モジュールを示す要部拡大断面図である。 （ａ）は本発明の第２の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 （ａ）は図８（ａ）のＢ方向における側面図であり、（ｂ）は（ａ）のＣ部における要部拡大側面図である。 （ａ）は図８（ａ）に示した電子装置のＡ−Ａ線における断面図であり、（ｂ）は（ａ）のＣ部における要部拡大断面図である。 図８における電子装置をモジュール基板に実装した電子モジュールを示す要部拡大断面図である。 （ａ）は本発明の第３の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）の下面図である。 図12（ａ）に示した電子装置のＡ−Ａ線における断面図である。 （ａ）は本発明の第４の実施形態における電子装置を示す上面図であり、（ｂ）は（ａ）のＡ−Ａ線における断面図である。 本発明の第５の実施形態における電子装置を示す下面図である。
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。
（第１の実施形態）
本発明の第１の実施形態における電子装置は、図１〜図４および図７に示すように、配線基板１と、配線基板１の上面に設けられた電子部品２とを含んでいる。電子装置は、図７に示す例のように、例えば電子モジュールを構成する場合には、モジュール基板５上にはんだ６を用いて接続される。
配線基板１は、主面および側面に開口する切欠き部12を有している絶縁基体11と、切欠き部12の内面に設けられた、複数の金属層を含む内面電極13とを有している。内面電極13は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層17ｂを内層に有し、金層を最外層17ａに有しているとともに、外縁部において金属層17ｂが露出している。図１〜図４および図７において、電子装置は仮想のｘｙｚ空間におけるｘｙ平面に実装されている。図１〜図４および図７において、上方向とは仮想のｚ軸の正方向のことをいう。なお、以下の説明における上下の区別は便宜的なものであり、実際に配線基板１等が使用される際の上下を限定するものではない。
絶縁基体11は、単層もしくは複数層の絶縁層11ａからなり、電子部品２の搭載領域を含む上面を有しており、平面視、すなわち上面に垂直な上方向から見ると、矩形状の板状の形状を有している。絶縁基体11は、電子部品２を支持するための支持体として機能し、上面中央部の搭載領域上に電子部品２が低融点ろう材または導電性樹脂等の接合部材を介して接着され固定される。
絶縁基体11には、例えば酸化アルミニウム質焼結体（アルミナセラミックス）、窒化アルミニウム質焼結体、ムライト質焼結体またはガラスセラミック焼結体等のセラミックスを用いることができる。
絶縁基体11が、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム、酸化珪素、酸化マグネシウムおよび酸化カルシウム等の原料粉末に適当な有機バインダーおよび溶剤等を添加混合して泥漿状とする。次に、これをドクターブレード法やカレンダーロール法等によってシート状に成形してセラミックグリーンシートを得る。しかる後、セラミックグリーンシートに適当な打抜き加工を施すとともにこれを必要に応じて複数枚積層する。そして、高温（約1600℃）で焼成することによって製作される。 切欠き部12は、絶縁基体11の主面および側面に開口している。切欠き部12は、図１〜図４および図７に示す例においては、絶縁基体11の下側主面（下面）および側面の２方向に開口している。なお、切欠き部12は、絶縁基体11の上側主面（上面）、下側主面（下面）および側面の３方向に開口していても構わない。切欠き部12は、図１〜図３に示す例においては、平面視にて半楕円形状に形成されており、楕円体を分断した形状、すなわち内面が曲面状に形成されている。切欠き部12は、平面視において、半円形状や半長円形状である半球体を分断した形状であっても構わない。
このような切欠き部12は、ブラスト加工等によって、絶縁基体11に切欠き部12となる穴を形成することによって設けられる。この場合に、切欠き部12の内面は曲面状に形成される。また、切欠き部12は、平面視にて角部が円弧状の矩形状に形成された柱状または錐台を分断した形状、あるいは平面視において半円形状、半楕円形状または半長円形状、あるいは複数の大きさの切欠き部12が重なった柱状または錐台を分断した形状であっても構わない。このような切欠き部12は、絶縁基体11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打抜き加工等により、切欠き部12となる貫通孔を形成しておくことによって形成される。
内面電極13は、切欠き部12の内面に設けられており、配線導体14は、絶縁基体11の表面および内部に設けられている。図１〜図３に示す例において、内面電極13は、切欠き部12の内面の全面に設けられている。図１〜図３に示す例において、切欠き部12が開口している主面には、内面電極13に接続した主面電極15が設けられている。これら内面電極13と主面電極15とを含む構成で外部電極となっている。配線導体14と主面電極15とは、絶縁基体11の下面において接続されている。内面電極13と配線導体14とは、主面電極15を介して電気的に接続されている。
内面電極13と主面電極15とを含む外部電極は、モジュール基板５に配線基板１を接合するためのものである。内面電極13、配線導体14および主面電極15は、配線基板１に搭載された電子部品２とモジュール基板５とを電気的に接続するためのものである。配線導体14は、絶縁基体11の表面または内部に設けられた配線導体と、絶縁基体11を構成する絶縁層11ａを貫通して上下に位置する配線導体同士を電気的に接続する貫通導体とを含んでいる。
内面電極13または主面電極15は、複数の金属層、すなわち薄膜層16およびめっき層17を含んでいる。薄膜層16は、例えば密着金属層とバリア層とを有している。薄膜層16を構成する密着金属層は、絶縁基体11の主面および切欠き部12の内面に形成される。密着金属層は、例えば窒化タンタル、ニッケル−クロム、ニッケル−クロム−シリコン、タングステン−シリコン、モリブデン−シリコン、タングステン、モリブデン、チタンまたはクロム等から成り、蒸着法、イオンプレーティング法またはスパッタリング法等の薄膜形成技術を採用することにより、絶縁基体11の表面および切欠き部12の内面に被着される。例えば真空蒸着法を用いて形成する場合には、絶縁基体11を真空蒸着装置の成膜室内に設置して、成膜室内の蒸着源に密着金属層となる金属片を配置する。その後、成膜室内を真空状態（10−２Ｐａ以下の圧力）にするとともに、蒸着源に配置された金属片を加熱して蒸発させる。この蒸発した金属片の分子を絶縁基体11に被着させることにより、密着金属層となる薄膜金属の層を形成する。そして、薄膜金属層が形成された絶縁基体11にフォトリソグラフィ法を用いてレジストパターンを形成した後、エッチングによって余分な薄膜金属層を除去することにより、密着金属層が形成される。密着金属層の上面にはバリア層が被着される。バリア層は密着金属層およびめっき層と接合性および濡れ性が良く、密着金属層およびめっき層が強固に接合するとともに密着金属層とめっき層との相互拡散を防止する作用を有する。バリア層は、例えばニッケル−クロム、白金、パラジウム、ニッケルまたはコバルト等から成り、蒸着法、イオンプレーティング法またはスパッタリング法等の薄膜形成技術によって密着金属層の表面に被着される。
密着金属層の厚さは0.01〜0.5μｍ程度がよい。厚さが0.01μｍ未満では、絶縁基体11上に密着金属層を強固に密着させることが困難となる傾向がある。厚さが0.5μｍを超える場合は密着金属層の成膜時の内部応力によって密着金属層の剥離が生じ易くなる。また、バリア層の厚さは0.05〜１μｍ程度がよい。厚さが0.05μｍ未満では、バリア層にピンホール等の欠陥が発生してバリア層としての機能を果たしにくくなる傾向がある。厚さが１μｍを超える場合は、成膜時の内部応力によってバリア層の剥離が生じ易くなる。
めっき層17は、電気めっき法または無電解めっき法によって、薄膜層16の表面に被着される。めっき層は17、ニッケル，銅，金または銀等の耐食性および接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜５μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが順次被着される。これによって、内面電極13および主面電極15が腐食することを効果的に抑制できるとともに、内面電極13および主面電極15とモジュール基板５に形成された接続用の接続パッド51との接合を強固にできる。
また、バリア層上に、銅（Ｃｕ）や金（Ａｕ）等の金属層を配置し、めっき層17が良好に形成されるようにしても構わない。このような金属層は、薄膜層16と同様な方法によって形成される。
配線導体14には、タングステン（Ｗ）、モリブデン（Ｍｏ）、マンガン（Ｍｎ）、銀（Ａｇ）または銅（Ｃｕ）等の金属材料を用いることができる。例えば、絶縁基体11が酸化アルミニウム質焼結体から成る場合であれば、Ｗ、ＭｏまたはＭｎ等の高融点金属粉末に適当な有機バインダーおよび溶媒等を添加混合して得た導体ペーストを、絶縁基体11となるセラミックグリーンシートに予めスクリーン印刷法によって所定のパターンに印刷塗布する。そして、絶縁基体11となるセラミックグリーンシートと同時に焼成することによって、絶縁基体11の所定位置に配線導体14が被着形成される。配線導体14が貫通導体である場合は、金型やパンチングによる打抜き加工やレーザー加工によってグリーンシートに貫通孔を形成して、この貫通孔に印刷法によって配線導体14用の導体ペーストを充填しておくことによって形成される。
なお、配線導体14の露出する表面には、内面電極13の薄膜層16および主面電極15の薄膜層16と同様に、電気めっき法または無電解めっき法によってめっき層17が被着される。めっき層17は、ニッケル、銅、金または銀等の耐食性および接続部材との接続性に優れる金属から成るものであり、例えば、厚さ0.5〜５μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが、あるいは厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜１μｍ程度の銀めっき層とが順次被着される。これによって、配線導体14が腐食することを効果的に抑制できるとともに、配線導体14と電子部品２との固着や配線導体14とボンディングワイヤ等の接続部材３との接合を強固にできる。
内面電極13は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層17ｂを内層に有し、金層を最外層に有しているとともに、外縁部において金属層17ｂが露出している。ここで、内面電極13の外縁部とは、内面電極13における絶縁基体11の側面側の外縁部を指している。図１〜図４に示す例において、金属層17ｂは、内面電極13における絶縁基体11の側面側の外縁部に、絶縁基体11の側面側の切欠き部12の開口に沿って設けられた帯状の段差部分に露出している。金属層17ｂは、図１および図２において、網掛けで示している。内面電極13の外縁部における露出した金属層17ｂの幅Ｗは、平面視で0.01ｍｍ≦Ｗ≦0.2ｍｍ程度の幅としておくと、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板１とすることができる。なお、金層である最外層（の金属層）17ａおよびニッケル層、クロム層、白金層およびチタン層の中から選ばれる金属層17ｂのはんだ６に対する濡れ性については、金層である最外層17ａおよびニッケル層、クロム層、白金層およびチタン層の中から選ばれる金属層17ｂに微量のはんだ６を配置し、約200℃でリフローして、はんだ６の濡れ広がりの差によって確認することができる。この場合、最外層17ａの表面粗さＲａ１と金属層17ｂの表面粗さＲａ２とは同等な値が好ましいが、少なくとも±30％以内で比較する。
このような金属層17ｂは、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、チタン（Ｔｉ）等のはんだ６に濡れにくい金属からなるものであり、内面電極13における絶縁基体11の側面側の外縁部において、はんだ６に濡れやすい金（Ａｕ）等の金属からなる最外層17ａを帯状に除去することによって形成することができる。例えば、薄膜層16とめっき層17とを含んでいる内面電極13における絶縁基体11の側面側の外縁部にレーザー照射を行ない、最外層17ａを帯状に除去して、内層の金属層17ｂを露出させればよい。例えば、内面電極13のめっき層17がＮｉめっき層とＡｕめっき層との２層からなる場合であれば、内面電極13における絶縁基体11の側面側の外縁部にレーザー照射を行ない、最外層17ａであるＡｕめっき層を帯状に除去し、内層の金属層17ｂであるＮｉめっき層を露出させる、すなわち、表面にＡｕ層よりもはんだ６に濡れにくいＮｉ層を露出させることで、内面電極13の外縁部に金属層17ｂを形成することができるとともに、内面電極13の内側や主面電極15においては、はんだ６に濡れやすい状態としておくことができる。
また、図４に示す例のように、内面電極13における絶縁基体11の側面側の外縁部において、最外層17ａとともに、金属層17ｂの厚み方向の途中まで除去するようにしておくと、内面電極13の外縁部において、最外層17ａが確実に除去され、金属層17ｂを露出させることができるので好ましい。
なお、めっき層17は、Ｎｉめっき層／Ａｕめっき層に限られるものではなく、例えば、Ｃｕめっき層／Ｎｉめっき層／Ａｕめっき層、Ｎｉめっき層／Ｐｄめっき層／Ａｕめっき層等を含むその他のめっき層であっても構わない。また、３層以上からなるめっき層の場合は、内面電極13の外縁部に対して、最外層17ａを含む表面側の複数の金属層を帯状に除去し、内層の金属層17ｂを露出させても構わない。
また、はんだ６は、錫（Ｓｎ）−銅（Ｃｕ）、錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）、金（Ａｕ）−錫（Ｓｎ）等の合金からなるものである。例えば金（Ａｕ）等の金属からなる最外層17ａに濡れやすく、ニッケル（Ｎｉ）、クロム（Ｃｒ）、白金（Ｐｔ）、チタン（Ｔｉ）等からなり、最外層17ａよりも（はんだ６に濡れにくい）金属層17ｂに濡れにくいものであればよい。このようなはんだ６を介して電子装置がモジュール基板５上に接続される。
このように配線基板１に対して部分的にレーザーを照射することにより、内面電極13、配線導体14および主面電極15等へ熱が伝わることを抑制し、伝熱による各導体の変質を抑制することができる。これにより、配線導体14と電子部品２との固着、配線導体14とボンディングワイヤ等の接続部材３との接合、ならびに内面電極13および主面電極15とモジュール基板５に形成された接続パッド51との接合を良好な配線基板１とすることができる。
また、内面電極13の外縁部に露出した金属層17ｂは、絶縁基体11の側面側の切欠き部12の開口から離して設けていてもよいが、切欠き部12の開口に沿って設けられていると、内面電極13の外縁部にはんだ６に濡れやすい部分が配置されず、内面電極13の内側の領域を広くすることができるので、内面電極13および主面電極15とモジュール基板５に形成された接続パッド51との接合が良好な配線基板１とすることができる。
配線基板１は、主面および側面の２方向に開口する切欠き部12を有している絶縁基体11と、切欠き部12の内面に設けられ、複数の金属層を含む内面電極13とを有しており、内面電極13は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層17ｂを内層に有し、金層を最外層17ａに有しているとともに、外縁部において金属層17ｂが露出していることから、はんだ６が内面電極13の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板１とすることができる。
図１〜図４に示す例においては、配線導体14と主面電極15とが絶縁基体11の主面（下面）にて接続されている。図５（ａ）に示す例においては、内面電極13と配線導体14とが、内面電極13のうち絶縁基体11の主面（下面）とは反対側となる切欠き部12の内面の部位にて接続されており、配線導体14と主面電極15とは内面電極13を介して接続されている。図５（ｂ）に示す例においては、内面電極13と配線導体14とが切欠き部12の内面にて接続され、配線導体14と主面電極15とが、切欠き部12の内面から内面電極13を介して、および絶縁基体11の主面（下面）で直接に、それぞれ接続されている。配線導体14が主面電極15に接続されている場合には、主面電極15が絶縁基体11の主面に強固に密着されるため、切欠き部12の内面にて内面電極13と配線導体14とが接続されている場合と比較して、電子部品２が搭載された配線基板１とモジュール基板５との電気的接続を良好なものとすることができる。
本発明の第１の実施形態における配線基板１は、例えば以下の製造方法により製作することができる。
図６（ａ）に示した例のように、内部および表面に配線導体14が形成された、複数の絶縁層111ａからなる絶縁母基板111を準備する。絶縁母基板111は、複数の絶縁基体11がつながっている形状、例えば多数個取り用配線基板の形状をしており、下側主面に開口する切欠き部12となる半球体状の凹部112を有している。このような凹部112は、上述したように、例えばブラスト加工等を用いて形成される。次に、図６（ｂ）に示した例のように、絶縁母基板111の切欠き部12となる凹部112の内面に、薄膜層16およびめっき層17を含んでいる内面電極13を形成し、絶縁母基板111の表面に薄膜層16およびめっき層17を含んでいる主面電極15を形成する。次に、図６（ｃ）に示した例のように、凹部112の内面の内面電極13の所定の領域にレーザー照射を行なって、配線基板１となる外縁に沿って最外層17ａを帯状に除去し、除去した部分に内層の金属層17ｂが露出する。その後、図６（ｄ）に示した例のように、スライシング法等を用いて凹部112を分断することにより、内面電極13の外縁部に、金属層17ｂが露出している内面電極13を有する配線基板１を製作することができる。
なお、図６（ａ）に示した例のように、凹部112の幅Ｗ２は、凹部112の深さＨ２以上である（Ｗ２≧Ｈ２）と、凹部112の内面に、内面電極13および外縁部となる部分において露出した金属層17ｂを良好に形成しやすい。
また、凹部112の内面に形成され、最外層17ａを除去して露出する金属層17ｂは、凹部112をスライシング法によって分断する際のブレード幅よりも大きく、具体的にはブレード幅の110％以上となるように形成しておくと、開口の縁に沿った内面電極13の外縁部に、金属層17ｂを帯状に露出させた内面電極13を有する配線基板１を良好に製作することができる。
なお、凹部112の内面に形成される内面電極13に複数列の金属層17ｂを帯状に露出させておき、凹部112を分断し、内面電極13の外縁部に金属層17ｂが露出している内面電極13を有する配線基板１を製作しても構わない。
上述の製造方法を用いると、生産性良く、電子部品２と配線基板１との電気的接続、およびモジュール基板５との電気的接続が良好な配線基板１を製作することができる。
内面電極13の外縁部において金属層17ｂが露出しておくことで、凹部112を分断することにより、図１〜図４に示した例のように、内面電極13の薄膜層16およびめっき層17が絶縁基体11の側面に露出したとしても、内面電極13の薄膜層16の露出する端部にまで流れることを抑制することができる。
また、図５に示す例のように、切欠き部12の内面にて内面電極13と配線導体14とを接続する場合には、平面視にて、絶縁母基板111の内部の凹部112と重なる領域に配線導体14を形成しておき、ブラスト加工等によって配線導体14を凹部112の内部に露出させた後、凹部112の内面に内面電極13を形成し、内面電極13と配線導体14とを接続すればよい。
なお、凹部112を分断した後、切欠き部12の内面に設けられた内面電極13の外縁部にレーザー照射を行ない、最外層17ａを除去して、内層の金属層17ｂを露出させても構わない。この場合は、分割後に絶縁基体11の側面方向から内面電極13の外縁部にレーザーを照射することができるので、切欠き部12が小さい場合または切欠き部12（凹部112）の深さが深い場合等において、内面電極13の外縁部に金属層17ｂが露出している内面電極13を精度よく形成しやすく、より小型の電子部品２と配線基板１およびモジュール基板５との電気的接続が良好な配線基板１を製作することができる。
配線基板１の上面には、電子部品２が搭載されることによって電子装置を作製できる。配線基板１に搭載される電子部品２は、ＩＣチップやＬＳＩチップ等の半導体素子、発光素子、水晶振動子ならびに圧電振動子等の圧電素子および各種センサ等である。例えば、電子部品２がワイヤボンディング型の半導体素子である場合には、半導体素子は、低融点ろう材または導電性樹脂等の接合部材によって、配線導体14上に固定された後、ボンディングワイヤ等の接続部材３を介して半導体素子の電極と配線導体14とが電気的に接続されることによって配線基板１に搭載される。また、例えば、電子部品２がフリップチップ型の半導体素子である場合には、半導体素子は、はんだバンプや金バンプまたは導電性樹脂（異方性導電樹脂等）等の接続部材３を介して、半導体素子の電極と配線導体14とが電気的および機械的に接続されることによって配線基板１に搭載される。また、配線基板１には、複数の電子部品２を搭載してもよいし、必要に応じて、抵抗素子や容量素子等の小型の電子部品を搭載してもよい。また、電子部品２は必要に応じて、樹脂やガラス等からなる封止材４、樹脂やガラス、セラミックス、金属等からなる蓋体等によって封止される。
本実施形態の電子装置が、図７に示した例のように、モジュール基板５の接続パッド51にはんだ６を介して接続されて、電子モジュールとなる。はんだ６は、切欠き部12内にて内面電極13、また絶縁基体11の下面にて主面電極15に接合されている。また、はんだ６は、金属層17ｂを除く内面電極13の内側の端部から接続パッド51の外側の端部にかけて広がるように傾斜しているとともに、金属層17ｂにより、はんだ６が内面電極13の外縁部に被着することを抑制している。このような構成とすることによって、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥がれることを抑制することができる。その結果、電子装置がモジュール基板５に強固に接続されるものとなって、接続信頼性が向上した電子モジュールとすることができる。
本実施形態の配線基板１によれば、主面および側面に開口する切欠き部12を有している絶縁基体11と、切欠き部12の内面に設けられた、複数の金属層を含む内面電極13とを有しており、内面電極13は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層17ｂを内層に有し、金層を最外層17ａに有しているとともに、外縁部において金属層17ｂが露出していることから、はんだ６が内面電極13の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板１とすることができる。
本実施形態における配線基板１は、小型で高出力の電子装置において好適に使用することができ、配線基板１における電気的接続を良好に行なうことができる。例えば、電子部品２として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板１として好適に用いることができる。
また、後述する第２の実施形態の配線基板１と比較して、底を有する切欠き部12を形成する際に、単層の絶縁層11ａからなる絶縁基体11を用いて形成することができるので、薄型化の配線基板１として形成することができる。
また、切欠き部12の内面が曲面状であると、切欠き部12の内面電極13の外縁部となる箇所にレーザー照射しやすく、切欠き部12の内面に内面電極13および内面電極13の外縁部に露出した金属層17ｂを良好に形成できるとともに、はんだ６が内面電極13の内側の領域の全体に広がって配置されやすいので、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板１とすることができる。
本実施形態の電子装置によれば、上記構成の配線基板１を有していることによって、電気的信頼性に関して向上されている。
本発明の他の態様による電子モジュールによれば、主面に接続パッド51を有するモジュール基板５と、接続パッド51にはんだ６を介して内面電極13が接続された上記構成の電子装置とを有していることから、長期間にわたって配線基板１とモジュール基板５との電気接続信頼性に優れたものとすることができる。
（第２の実施形態）
次に、本発明の第２の実施形態による電子装置について、図８〜図11を参照しつつ説明する。
本発明の第２の実施形態における電子装置において、上記した第１の実施形態の電子装置と異なる点は、図８〜図11に示した例のように、切欠き部12は、平面視にて角部が円弧状の矩形状に形成されており、絶縁基体11の外辺に沿って長く形成されている四角錐台を分断した形状である点と、主面電極15が絶縁基体11の上面に設けられている点である。
本発明の第２の実施形態における配線基板によれば、第１の実施形態と同様に、はんだ６が内面電極13の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板とすることができる。
絶縁基体11の上面に設けられた主面電極15は、電子部品２を搭載する、もしくは接続部材３を接続するための配線として用いられる。主面電極15が絶縁基体11の上面に設けられていることにより、電子部品２を精度よく配線基板１に搭載することができる。例えば、電子部品２として発光素子が搭載される場合に、精度よく搭載することにより、精度よく発光することができる発光装置とすることができる。
なお、切欠き部12は、柱状を分断した形状としても構わないが、図８〜図11に示した例のように、切欠き部12の底部の幅よりも絶縁基体11の下面（主面）側の開口の幅が大きい四角錐台形状を分割した形状であると、切欠き部12の内面に内面電極13および内面電極13の外縁部に露出した金属層17ｂを良好に形成することができる。
第２の実施形態における配線基板１における切欠き部12は、上述のように、絶縁基体11用のセラミックグリーンシートのいくつかに、レーザー加工や金型による打抜き加工等により、切欠き部12となる貫通孔を形成しておくことによって形成される。
また、内面電極13は、図８〜図11に示した例のように、切欠き部12の内側面と底面とに設けておくと、モジュール基板５との電気接続信頼性に優れた配線基板１とすることができる。
第２の実施形態の配線基板１は、切欠き部12の形成方法を除いて、第１の実施形態と同様の方法を用いて製作することができる。
（第３の実施形態）
次に、本発明の第３の実施形態による電子装置について、図12および図13を参照しつつ説明する。
本発明の第３の実施形態における電子装置において、上記した第１の実施形態の電子装置と異なる点は、図12および図13に示した例のように、絶縁基体11の上面にキャビティ18を有している点である。
本発明の第３の実施形態における配線基板によれば、第１の実施形態と同様に、はんだ６が内面電極13の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板とすることができる。
第３の実施形態の配線基板１において、図12および図13に示した例のように、平面視で半長円形状である半球体を分断した形状の切欠き部12の深さが、キャビティ18の底面の高さ（深さ）に達しないものとしておくと、絶縁基体11の強度を低下させにくいものとすることができ、絶縁基体11の下面に、切欠き部12を良好に形成することができる。
また、図12および図13に示した例のように、平面視で半長円形状である半球体を分断した形状の切欠き部12が、キャビティ18と重ならないようにしておくと、絶縁基体11の強度を低下させにくいものとすることができ、絶縁基体11の下面に、切欠き部12を良好に形成することができる。
なお、絶縁基体11は、図12および図13に示した例のようにキャビティ18を含んでいる上面を有している。このようなキャビティ18は、セラミックグリーンシートにレーザー加工や金型による打抜き加工等によって、キャビティ18となる貫通孔を複数のセラミックグリーンシートに形成し、これらのセラミックグリーンシートを、貫通孔を形成していないセラミックグリーンシートに積層することで形成できる。また、絶縁基体11の厚みが薄い場合には、キャビティ18用の貫通孔は、セラミックグリーンシートを積層した後、レーザー加工や金型による打抜き加工等によって形成すると精度よく加工できるので好ましい。また、図12および図13に示した例のように、切欠き部12の幅は、キャビティ18の側壁部の幅の25％〜75％程度である。
キャビティ18が発光素子を搭載するための空間である場合には、キャビティ18の内側面とキャビティ18の底面とのなす角度θは鈍角であって、特に110度〜145度としても構わない。角度θをこのような範囲とすると、キャビティ18となる貫通孔の内側面を打抜き加工で安定かつ効率よく形成することが容易であり、この配線基板１を用いた発光装置を小型化しやすい。また、発光素子が発した光を外部に向かって良好に放射できる。このような角度θの内側面を有するキャビティ18は、パンチの径とダイスの穴の径とのクリアランスを大きく設定した打抜き金型を用いてセラミックグリーンシートを打ち抜くことによって形成される。すなわち、打抜き金型のパンチの径に対してダイスの穴の径のクリアランスを大きく設定しておくことで、セラミックグリーンシートを主面側から他方主面側に向けて打ち抜く際にグリーンシートがパンチとの接触面の縁からダイスの穴との接触面の縁に向けて剪断されて、貫通孔の径が主面側から他方主面側に広がるように形成される。このとき、セラミックグリーンシートの厚み等に応じてパンチの径とダイスの穴の径とのクリアランスを設定することで、セラミックグリーンシートに形成される貫通孔の内側面の角度を調節できる。このような打抜き方法は、打抜き加工のみで、キャビティ18の内側面とキャビティ18の底面とのなす角度θを所望の角度にできることから、生産性が高い。
また、パンチの径とダイスの穴の径とのクリアランスが小さい打抜き金型による加工によって角度θが約90度の貫通孔を形成した後に、貫通孔の内側面に円錐台形状または角錐台形状の型を押し当てることでも、上述のような一方の主面側から他方の主面側に広がる角度θを有する貫通孔を形成してもよい。このような場合には、キャビティ18の内側面とキャビティ18の底面とのなす角度θをより精度よく調整できる。
配線基板１が、例えば発光素子の搭載されるキャビティ18を含んだ上面を有する絶縁基体11を有する場合には、キャビティ18の内壁面に発光素子が発する光を反射させるための反射層が設けてられていてもよい。反射層は、例えばキャビティ18の内壁面に設けられた金属導体層と金属導体層上に被着されためっき層とを有している。金属導体層は、内面電極13および配線導体14または主面電極15と同様の材料および方法によって形成することができる。
例えば、配線基板１に発光素子を搭載する場合には、金属導体層の最表面には銀めっき層を被着させ、内面電極13および配線導体14、主面電極15の最表面には金めっき層を被着させることが好ましい。金めっき層は、銀めっき層と比較して電子部品２、接続部材３およびはんだ６との接合性に優れており、銀めっき層は、金めっき層と比較して光に対する反射率が高いためである。また、発光素子が搭載される部位の配線と金属導体層の最表面を銀と金との合金めっき層として、例えば銀と金との全率固溶の合金めっき層としてもよい。
第３の実施形態の配線基板１は、第１の実施形態と同様に、小型で高出力の電子装置において好適に使用することができ、配線基板１における電気的接続を良好に行なうことができる。例えば、電子部品２として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板として好適に用いることができる。
第３の実施形態の配線基板１は、第１の実施形態と同様の製造方法を用いて製作することができる。
（第４の実施形態）
次に、本発明の第４の実施形態による電子装置について、図14を参照しつつ説明する。
本発明の第４の実施形態における電子装置において、上記した第１の実施形態の電子装置と異なる点は、図14に示した例のように、切欠き部12が電子部品２の搭載面と同じ一方主面（以下、上面ともいう）と側面とに開口している点である。
本発明の第４の実施形態における配線基板によれば、第１の実施形態の配線基板と同様に、はんだ６が内面電極13の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して内面電極13の外縁部に加わるのを抑制し、内面電極13が絶縁基体11から剥離する可能性を低減することができる。その結果、長期間にわたってモジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板とすることができる。
また、このような配線基板１は、配線基板１の上面側ではんだ６によってモジュール基板５に接合できるので、配線基板１の下面側の全面に絶縁基体11よりも熱伝導率の高い部材を接合して配線基板１の放熱性を向上できる。絶縁基体11よりも熱伝導率の高い材料としては、絶縁基体が11が酸化アルミニウム質焼結体からなる場合は、銅（Ｃｕ）、銅−タングステン（Ｃｕ−Ｗ）またはアルミニウム（Ａｌ）等の金属材料、窒化アルミニウム質焼結体からなる絶縁体等が挙げられる。このような配線基板１においては、配線基板１に搭載された電子部品２から切欠き部12側に伝わる熱量が抑制され、長期間にわたってモジュール基板５との電気接続信頼性および放熱性に優れた配線基板とすることができる。
第４の実施形態の配線基板１は、第１の実施形態と同様に、小型で高出力の電子装置において好適に使用することができ、配線基板１における電気的接続を良好に行なうことができる。例えば、電子部品２として、高発光の発光素子を搭載する発光素子搭載用の小型の配線基板として好適に用いることができる。
第４の実施形態の配線基板１は、第２の実施形態と同様の製造方法を用いて製作することができる。
（第５の実施形態）
次に、本発明の第５の実施形態による電子装置について、図15を参照しつつ説明する。
本発明の第５の実施形態における電子装置において、上記した第１の実施形態の電子装置と異なる点は、図15に示した例のように、主面電極15の外縁部において、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層15ａが露出している点である。
本発明の第５の実施形態における配線基板によれば、はんだ６が主面電極15の外縁部に被着することが抑制される。これにより、配線基板１とモジュール基板５との熱膨張差による応力がはんだ６を介して主面電極15の外縁部に加わるのを抑制し、主面電極15が絶縁基体11から剥離する可能性を低減することができる。また、絶縁基体11の主面において、複数の主面電極15の間隔が狭いものにおいても、短絡の発生を抑制することができ、モジュール基板５との電気接続信頼性に優れた小型で高精度の配線基板とすることができる。
主面電極15における金属層15ａは、内面電極13の金属層17ｂを露出させる方法と同様の方法を用いて形成することができる。
第５の実施形態の配線基板１は、第１の実施形態と同様の製造方法を用いて製作することができる。
本発明は、上述の実施の形態の例に限定されるものではなく、種々の変更は可能である。上述の例では、切欠き部12および内面電極13は、絶縁基体11の対向する２側面にそれぞれ１つずつ設けた例を示しているが、切欠き部12および内面電極13を絶縁基体11の４側面全てに設けた配線基板１であってもよく、複数の切欠き部12および内面電極13をそれぞれの辺に設けた配線基板１であってもよい。また、図１〜図15に示す例では、絶縁基体11は、２層または３層の絶縁層11ａから形成しているが、単層または４層以上の絶縁層11ａからなるものであっても構わない。
また、切欠き部12は、図１〜図15に示す例では、絶縁基体11の一方主面および側面に開口しているが、絶縁基体11の両方主面および側面に開口していても構わない。
また、図12および図13に示した例のように、配線基板１は、配線以外の導体である電子部品搭載層19、中央端子層20等を有していても構わない。これらの導体が、例えば薄膜層16とめっき層17とを含んでいる場合には、上述の内面電極13、主面電極15と同様の材料および方法によって製作することができる。なお、配線導体14と同様の方法によって形成される場合には、露出する表面に金属のめっき層17が設けられる。電子部品搭載層19は、例えば、電子部品２の搭載用に用いられ、中央端子層20は、例えば、内面電極13および主面電極15と同様に、モジュール基板５との接合に用いられる。また、図12に示した例のように、中央端子層20についても、切欠き部12の内面に設けられた内面電極13に接続させていても構わない。
また、第１〜第５の実施形態における配線基板１は、それぞれ平板状の配線基板１であっても構わないし、キャビティ18を有する配線基板１であっても構わない。また、第１〜第５の実施形態における配線基板１においては、電子部品搭載層19や中央端子層20を備えていても構わない。
また、上述の例では、配線基板１には、１つの電子部品２が搭載されているが、複数の電子部品２が搭載される配線基板１であっても構わない
また、配線基板１は多数個取り配線基板の形態で製作されていてもよい。
１・・・・配線基板
11・・・・絶縁基体
11ａ・・・絶縁層
12・・・・切欠き部
13・・・・内面電極
14・・・・配線導体
15・・・・主面電極
16・・・・薄膜層
17・・・・めっき層
17ａ・・・最外層（の金属層）
17ｂ・・・金属層
18・・・・キャビティ
19・・・・電子部品搭載層
20・・・・中央端子層
２・・・・電子部品
３・・・・接続部材
４・・・・封止材
５・・・・モジュール基板
51・・・・接続パッド
６・・・・はんだ

Claims (6)

  1. 主面および側面に開口する切欠き部を有している絶縁基体と、
    前記切欠き部の内面に設けられた、複数の金属層を含む内面電極とを有しており、
    該内面電極は、ニッケル層、クロム層、白金層およびチタン層の中から選ばれる少なくとも１つの金属層を内層に有し、金層を最外層に有しているとともに、外縁部において前記金属層が露出している配線基板。
  2. 前記外縁部は、前記絶縁基体の側面側の前記切欠き部の開口に沿って設けられている請求項１に記載の配線基板。
  3. 前記切欠き部は、内面が曲面状である請求項１または請求項２に記載の配線基板。
  4. 前記切欠き部は、底部の幅よりも前記主面側の開口の幅が大きい四角錐台形状を分割した形状である請求項１または請求項２に記載の配線基板。
  5. 請求項１乃至請求項４のいずれかに記載の配線基板と、
    該配線基板に搭載され、前記内面電極に電気的に接続された電子部品とを有する電子装置。
  6. 主面に接続パッドを有するモジュール基板と、
    前記接続パッドにはんだを介して前記内面電極が接続された請求項５に記載の電子装置とを有する電子モジュール。
JP2016550396A 2014-09-26 2015-09-25 配線基板、電子装置および電子モジュール Active JP6267803B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014196858 2014-09-26
JP2014196858 2014-09-26
PCT/JP2015/077102 WO2016047755A1 (ja) 2014-09-26 2015-09-25 配線基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
JPWO2016047755A1 true JPWO2016047755A1 (ja) 2017-06-22
JP6267803B2 JP6267803B2 (ja) 2018-01-24

Family

ID=55581271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016550396A Active JP6267803B2 (ja) 2014-09-26 2015-09-25 配線基板、電子装置および電子モジュール

Country Status (5)

Country Link
US (1) US10157753B2 (ja)
EP (1) EP3200223B1 (ja)
JP (1) JP6267803B2 (ja)
CN (1) CN106688091B (ja)
WO (1) WO2016047755A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
DE102016109898A1 (de) * 2016-05-30 2017-11-30 Biotronik Se & Co. Kg Durchführungsbauteil mit strukturierter Metallbeschichtung und Verfahren zur Herstellung eines solchen Durchführungsbauteils
JP6565895B2 (ja) 2016-12-26 2019-08-28 日亜化学工業株式会社 半導体装置用パッケージ及び半導体装置
CN110622300B (zh) * 2017-05-26 2024-03-12 京瓷株式会社 电子部件搭载用基板、电子装置以及电子模块
EP3648557B1 (en) * 2017-06-28 2023-08-30 Kyocera Corporation Power module substrate and power module
TWI683454B (zh) * 2017-08-27 2020-01-21 億光電子工業股份有限公司 半導體封裝結構
JP7187008B2 (ja) * 2018-08-20 2022-12-12 リバーエレテック株式会社 電子部品パッケージ
CN113228259A (zh) * 2018-12-26 2021-08-06 京瓷株式会社 布线基板、电子装置以及电子模块
EP4213197A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. A semiconductor package substrate made from non-metallic material and a method of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323601A (ja) * 1999-05-06 2000-11-24 Murata Mfg Co Ltd 電子部品用パッケージおよび電子部品
JP2006086453A (ja) * 2004-09-17 2006-03-30 Yamato Denki Kogyo Kk 表面処理方法、および電子部品の製造方法
JP2013065602A (ja) * 2011-09-15 2013-04-11 Kyocera Corp 電子部品収納用パッケージ
JP2014127678A (ja) * 2012-12-27 2014-07-07 Kyocera Corp 配線基板および電子装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002158509A (ja) 2000-11-21 2002-05-31 Mitsubishi Electric Corp 高周波回路モジュールおよびその製造方法
US9215802B2 (en) * 2011-12-27 2015-12-15 Ngk Spark Plug Co., Ltd. Wiring substrate and multi-piece wiring substrate
US9795034B2 (en) * 2012-05-30 2017-10-17 Kyocera Corporation Wiring board and electronic device
JP2014110370A (ja) * 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、実装構造体、モジュール、電子機器、および移動体
JP6133901B2 (ja) * 2012-12-27 2017-05-24 京セラ株式会社 配線基板、電子装置および発光装置
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323601A (ja) * 1999-05-06 2000-11-24 Murata Mfg Co Ltd 電子部品用パッケージおよび電子部品
JP2006086453A (ja) * 2004-09-17 2006-03-30 Yamato Denki Kogyo Kk 表面処理方法、および電子部品の製造方法
JP2013065602A (ja) * 2011-09-15 2013-04-11 Kyocera Corp 電子部品収納用パッケージ
JP2014127678A (ja) * 2012-12-27 2014-07-07 Kyocera Corp 配線基板および電子装置

Also Published As

Publication number Publication date
CN106688091B (zh) 2020-03-13
EP3200223B1 (en) 2019-06-12
EP3200223A4 (en) 2018-03-14
EP3200223A1 (en) 2017-08-02
US10157753B2 (en) 2018-12-18
JP6267803B2 (ja) 2018-01-24
US20170294322A1 (en) 2017-10-12
WO2016047755A1 (ja) 2016-03-31
CN106688091A (zh) 2017-05-17

Similar Documents

Publication Publication Date Title
JP6267803B2 (ja) 配線基板、電子装置および電子モジュール
JP6298163B2 (ja) 配線基板、電子装置および電子モジュール
JP6133854B2 (ja) 配線基板および電子装置
JP6483800B2 (ja) 発光素子搭載用パッケージ、発光装置および発光モジュール
JP7142080B2 (ja) 電子部品搭載用パッケージ、電子装置および電子モジュール
EP3062590B1 (en) Wiring board and electronic device
JP6194104B2 (ja) 配線基板、電子装置および電子モジュール
JP2014127678A (ja) 配線基板および電子装置
JP6133901B2 (ja) 配線基板、電子装置および発光装置
JP6306474B2 (ja) 配線基板、電子装置および電子モジュール
JP6325346B2 (ja) 配線基板、電子装置および電子モジュール
JP6374293B2 (ja) 配線基板、電子装置および電子モジュール
JP3838935B2 (ja) 多数個取り配線基板
JP6271882B2 (ja) 配線基板および電子装置
JP6166194B2 (ja) 配線基板、電子装置および電子モジュール
JP6224473B2 (ja) 配線基板、電子装置および電子モジュール
JP6267068B2 (ja) 配線基板、電子装置および電子モジュール
JP5631268B2 (ja) 配線基板
CN115152040A (zh) 电子元件安装用封装和电子设备
JP2014029909A (ja) 電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

R150 Certificate of patent or registration of utility model

Ref document number: 6267803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150