JP2000323601A - 電子部品用パッケージおよび電子部品 - Google Patents

電子部品用パッケージおよび電子部品

Info

Publication number
JP2000323601A
JP2000323601A JP11126050A JP12605099A JP2000323601A JP 2000323601 A JP2000323601 A JP 2000323601A JP 11126050 A JP11126050 A JP 11126050A JP 12605099 A JP12605099 A JP 12605099A JP 2000323601 A JP2000323601 A JP 2000323601A
Authority
JP
Japan
Prior art keywords
base substrate
package
electronic component
concave portion
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11126050A
Other languages
English (en)
Other versions
JP3286917B2 (ja
Inventor
Kazunobu Shimoe
一伸 下江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=14925418&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2000323601(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP12605099A priority Critical patent/JP3286917B2/ja
Priority to US09/557,707 priority patent/US6372985B1/en
Priority to KR10-2000-0023898A priority patent/KR100372042B1/ko
Priority to EP00401253A priority patent/EP1050906A1/en
Priority to CNB001086510A priority patent/CN1160787C/zh
Publication of JP2000323601A publication Critical patent/JP2000323601A/ja
Application granted granted Critical
Publication of JP3286917B2 publication Critical patent/JP3286917B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】 【課題】電子デバイス素子をパッケージに収納する表面
実装タイプの電子部品において、プリント基板との電気
的機械的接続が良好で、パッケージングによる電子デバ
イス素子の電気的特性の劣化を防ぐことができ、かつ気
密性の高い電子部品用パッケージとそれを用いた電子部
品を提供する。 【解決手段】本発明は、ベース基板２と側壁３から構成
され、ベース基板２および側壁３の側面にはベース基板
２裏面に連なる凹部６，９が形成され、ベース基板２裏
面の電極５とベース基板の上面である素子搭載面の電極
８が前記凹部６、９の一部に形成された配線層７によっ
て電気的に接続されている電子部品用パッケージであっ
て、ベース基板に形成された凹部６の断面積は側壁に形
成された凹部９の断面積よりも広いことを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品用パッケ
ージおよびそれを用いた電子部品に関し、特に表面実装
タイプの電子部品用セラミックパッケージおよびそれを
用いた電子部品に関するものである。
【０００２】
【従来の技術】電子部品用パッケージにおいて、ベース
基板の上面である素子搭載面に形成された電極とベース
基板裏面に形成された電極の電気的導通を図るには、基
板の厚さ方向に設けたビアホールを用いる方法の他に、
基板の側面に設けた凹部（キャスタレーション）に形成
された配線層を用いる方法がある。
【０００３】基板の側面に凹部を設けた従来のセラミッ
クパッケージは、一般に図１９〜１５に示すような構造
をしている。図１９は従来のパッケージを上方から見た
分解斜視図、図２０は下方から見た斜視図、図２１は図
２０の一部の拡大斜視図を示す。パッケージ２１はベー
ス基板２２と側壁２３とから構成されており、このベー
ス基板２２および側壁２３はそれぞれＡｌ2Ｏ3等のセラ
ミック絶縁基板を１層あるいは２層以上積層することに
より形成されている。ベース基板２２の上面であるデバ
イス素子を搭載するための素子搭載面にはデバイス素子
（図示せず）とパッケージ２１を電気的に接続するため
の電極２４（図１９中の破線内の領域）が設けられてお
り、ベース基板２２の裏面にはパッケージ２１を実装基
板に接続するための外部電極端子２５が形成されてい
る。ベース基板２２および側壁２３の側面には、ベース
基板２２の裏面に連なる凹部２６、３０が設けられ、ベ
ース基板２２に設けられた凹部２６の側面部分には配線
層２７が形成されている。凹部２６、３０は互いに同一
の断面形状を有している。電極２４はそれに連なって外
部に延出したリードパターン２８（図１９中の破線外側
の領域）および凹部２６に形成されている配線層２７を
通じて外部電極端子２５に電気的に接続されている。ま
た、ベース基板２２および側壁２３のコーナー部には、
欠け防止のための面取り部３１、３１が設けられてい
る。
【０００４】次に、このようなパッケージの製造方法を
説明する。まず、ベース基板２２形成用のセラミックグ
リーンシートのマザーシートに凹部２６や面取り部３１
となるスルーホールを形成する。つづいて、凹部２６の
配線層２７および電極２４、２８、２５形成用の金属膜
を形成する。次に、側壁２３形成用のセラミックグリー
ンシートのマザーシートに、側壁２３で囲まれる部分の
打ち抜きや凹部３０、面取り部３１となるスルーホール
を形成する。つづいて、これらのベース基板用のセラミ
ックグリーンシートおよび側壁用のセラミックグリーン
シートを積層、圧着し、焼成する。次に、電極２４、２
５および配線層２７表面にめっきを行う。最後に凹部や
面取り部となるスルーホールの中心を通る境界線で切断
して多数の基板に分割し、パッケージ２１が完成する。
【０００５】図２２は、パッケージ２１に電子デバイス
素子が収容された電子部品３５が、基板上に実装されて
いる状態を示す断面図である。この図において、パッケ
ージ２１は、図２０におけるパッケージをＹ面で切断し
た部分を示す。このように、パッケージ２１の素子搭載
面に弾性表面波素子や半導体素子等の電子デバイス素子
３２が実装され、金属等の蓋２９でパッケージ２１が気
密封止される。こうして形成された電子部品は、実装用
はんだを用いてプリント基板３４に表面実装される。実
装は、はんだペーストを用いたリフロー法により、凹部
２６にはんだフィレット３３が形成される。はんだフィ
レット３３は電子部品３５とプリント基板３４とを電気
的機械的に接続する役割を果たす。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
電子部品用パッケージ２１には次のような問題があっ
た。すなわち、電子部品の小型化に伴いパッケージの側
壁２３の厚みＷは薄くなるが、蓋２９を用いてパッケー
ジを気密封止する際には、封止幅である側壁２３の厚み
Ｗをある程度確保する必要がある。特に側壁２３の厚み
Ｗは凹部２６、３０が形成される部分で最小（Ｗｍｉ
ｎ）となるため、封止幅を確保するためには凹部２６、
３０をなるべく小さくする必要がある。
【０００７】一方、はんだフィレット３３と配線層２７
の接触面積が大きいほど、外部電極端子２５と素子搭載
面の電極２４との電気的な接続経路が太くなり、この間
のインピーダンスＺ、例えば抵抗値を低下させることが
できる。また、電子部品３５をプリント基板等に実装す
る場合、はんだフィレット３３と配線層２７の接触面積
が大きい程、電子部品３５の固着性や曲げ強度等の機械
的強度を強くすることができる。このように、はんだフ
ィレット３３と配線層２７の接触面積を大きくし、素子
とプリント基板との電気的機械的接続を良好に保つには
凹部２６、３０をなるべく大きくする必要がある。
【０００８】そこで、本発明は上記問題を解決すべく、
電子デバイス素子をパッケージに収納する表面実装タイ
プの電子部品において、プリント基板との電気的機械的
接続が良好で、かつ気密性の高い電子部品用パッケージ
とそれを用いた電子部品を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明はかかる問題を解
決すべく、以下のような構成を有する。すなわち、本発
明における電子部品用パッケージは、ベース基板と側壁
から構成され、ベース基板および側壁の側面にはベース
基板裏面に連なる凹部が形成され、ベース基板裏面の電
極とベース基板の上面である素子搭載面の電極が前記凹
部の一部に形成された配線層によって電気的に接続され
ている電子部品用パッケージにおいて、ベース基板に形
成された凹部の断面積は側壁に形成された凹部の断面積
よりも広いことを特徴とする。
【００１０】このように、ベース基板および側壁に形成
された凹部のうち、ベース基板に形成された凹部の断面
積をその上に連なる側壁に形成された凹部の断面積より
も広くする、すなわち側壁の凹部は小さく、ベース基板
の凹部は大きく形成することで、封止幅であるパッケー
ジの側壁の厚みは最狭部においてもある程度の幅を確保
することができ、かつ、ベース基板裏面の電極と素子搭
載面の電極を電気的に接続するための配線層とはんだフ
ィレットとの接触面積を十分に確保することができる。
その結果、パッケージの気密性を保ちつつ、電子部品と
プリント基板との電気的機械的接続を良好にすることが
できる。
【００１１】また、凹部はパッケージのコーナー部に設
けてもよい。さらに、配線層はベース基板に形成された
凹部の側面部分に設けるだけでなく、凹部の上面部分、
すなわち側壁を構成する部材の底面部分にも設けてもよ
い。このように配線層の面積を広くすることで、配線層
とはんだフィレットとの接触面積をさらに大きくするこ
とができ、パッケージと基板との電気的機械的接続強度
をさらに向上させることができる。
【００１２】
【発明の実施の形態】本発明の一実施形態を図１〜４を
用いて説明する。図１は本発明のパッケージを上方から
見た分解斜視図、図２は下方から見た斜視図、図３は図
２の一部の拡大斜視図を示す。また、図４は、本発明の
パッケージに電子デバイス素子が収容された電子部品
が、基板上に実装されている状態を示す断面図であり、
図２におけるパッケージをＸ面で切断した部分を示す。
【００１３】本発明におけるパッケージ１はベース基板
２と側壁３とから構成され、素子搭載面には電極４（図
１中の破線内の領域）が、ベース基板２の裏面には外部
電極端子５が形成されている。ベース基板２および側壁
３の側面には凹部６、９が設けられ、ベース基板２に設
けられた凹部６の側面には配線層７が形成されている。
電極４はリードパターン８および配線層７を通じて外部
電極端子５に電気的に接続されている。以上の構造は、
従来のパッケージと同様である。しかし、本発明はパッ
ケージ側面に設けられた凹部の形状が従来のものとは異
なり、ベース基板の側面に形成された凹部６の断面積が
その上に連なる側壁に形成された凹部９の断面積よりも
広く形成されている。すなわち、ベース基板に形成され
た凹部６と側壁に形成された凹部９との間に段差が設け
られた形状となっている。このように、凹部６の形状を
大きくすることで、ベース基板２裏面の電極５と素子搭
載面の電極４を電気的に接続するための配線層７の面積
が十分に確保されている。なお、パッケージの製造方法
は従来の方法と同様である。形成されたパッケージ１
に、図４に示すように、その素子搭載面に例えば弾性表
面波素子１２を実装し、金属等の蓋１０でパッケージを
気密封止する。素子１２の実装方法は、ダイボンド、ワ
イヤボンド工法、フェースダウン工法等いずれの方法を
用いてもよい。こうして形成した電子部品１７を、はん
だペーストを用いたリフロー法によりプリント基板１４
等に表面実装する。凹部６には、はんだフィレット１３
が形成される。このように、凹部６の断面積を大きくす
ることで、凹部６に設けられた配線層の面積を大きくす
ることができ、この部分におけるインピーダンス（特に
抵抗値）を低下させることができる。
【００１４】例えば、パッケージの入出力電極用の外部
電極端子を本実施例の構造にした場合、インピーダンス
Ｚ（あるいは抵抗）は図７（ａ）のように回路上直列に
加わるが、該インピーダンスＺを小さくできるため、パ
ッケージに収納されることによる弾性表面波素子の挿入
損失を低減させ、電気的特性の劣化をある程度防ぐこと
ができる。図８に従来のパッケージと本発明のパッケー
ジで比較した電気的特性を示す。破線が従来のパッケー
ジを用いた場合の弾性表面波素子の電気的特性、実線が
本発明のパッケージを用いた場合の電気的特性である。
このように通過帯域内における損失が低減している。
【００１５】また、パッケージのアース電極用の外部電
極端子を本実施例の構造にした場合、図７（ｂ）あるい
は（ｃ）のように回路上にインピーダンスＺ（あるいは
抵抗）が加わるが、該インピーダンスＺを小さくでき、
接続される弾性表面波素子のアース電極とプリント基板
上のアース電位間の電位差を縮めることができるため、
挿入損失を低減でき、帯域外減衰量を大きくすることが
できる。図９に従来のパッケージと本発明のパッケージ
で比較した電気的特性を示す。破線が従来のパッケージ
を用いた場合の弾性表面波素子の電気的特性、実線が本
発明のパッケージを用いた場合の電気的特性である。通
過帯域内の損失が低減し、また、通過帯域外の減衰量が
大きくなっている。
【００１６】また、図４にも示されるように、凹部６に
設けられた配線層７の面積を大きくすることで、配線層
７とはんだフィレット１３との接触面積が大きくなるた
め、実装時における電子部品と基板との接合の機械的強
度を向上させることができる。
【００１７】さらに、側壁３に形成されるの凹部９の断
面積はベース基板２に形成される凹部６の断面積よりも
小さく形成される。したがって、キャップ１０の封止幅
である側壁３の厚みＷは最狭部Ｗｍｉｎにおいてもある
程度の幅を確保することができ、パッケージの気密性を
保つことができる。
【００１８】また、本発明は、図５、６のように外部電
極端子がパッケージのコーナー部分に設けられた場合に
も適用できる。さらに、図１０に示すように、配線層は
ベース基板２に形成された凹部６の側面部分４７に設け
るだけでなく、凹部６の上面部分１４７、すなわち側壁
３を構成する部材の底面部分にも設けてもよい。このよ
うに配線層の面積を広くすることで、配線層４７とはん
だフィレットとの接触面積をさらに大きくすることがで
き、パッケージと基板との電気的機械的接続強度をさら
に向上させることができる。また、凹部の形状は図４、
６に示したような同心円状に限られず、図１１〜図１８
のような様々な形状が考えられる。
【００１９】
【発明の効果】本発明では、ベース基板および側壁に形
成された凹部のうち、ベース基板に形成された凹部の断
面積をその上に連なる側壁に形成された凹部の断面積よ
りも広くすることで、封止幅であるパッケージの側壁の
厚みＷは最狭部Ｗｍｉｎにおいてもある程度の幅を確保
することができ、かつ、ベース基板裏面の電極と素子搭
載面の電極を電気的に接続するための配線層とはんだフ
ィレットとの接触面積を十分に得ることができる。その
結果、パッケージの気密性を保ちつつ、電子部品とプリ
ント基板との電気的機械的接続を良好にすることがで
き、パッケージングによる電子デバイス素子の電気的特
性の劣化を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の一実施形態における電子部品用パッケ
ージを上方から見た分解斜視図である。
【図２】本発明の一実施形態における電子部品用パッケ
ージを下方から見た斜視図である。
【図３】図２の本発明の一実施形態における電子部品用
パッケージの一部を拡大して示す斜視図である。
【図４】本発明の一実施形態における電子部品用パッケ
ージに電子デバイス素子が収容された電子部品が、基板
上に実装されている状態を示す断面図であり、電子部品
用パッケージは、図２における電子部品用パッケージを
Ｘ面で切断した部分を示す。
【図５】本発明の別の実施形態における電子部品用パッ
ケージを下方から見た斜視図である。
【図６】図５の本発明の別の実施形態における電子部品
用パッケージの一部を拡大して示す斜視図である。
【図７】本発明の一実施形態における電子部品用パッケ
ージに電子デバイス素子が収容された場合の回路図であ
る。
【図８】本発明の一実施形態における電子部品の電気的
特性を示す図である。
【図９】本発明の一実施形態における電子部品の電気的
特性を示す図である。
【図１０】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１１】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１２】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１３】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１４】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１５】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１６】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１７】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１８】本発明のさらに別の実施形態における電子部
品用パッケージの一部を拡大して示す斜視図である。
【図１９】従来の一実施形態における電子部品用パッケ
ージを上方から見た分解斜視図である。
【図２０】従来の一実施形態における電子部品用パッケ
ージを下方から見た斜視図である。
【図２１】図２０の従来の一実施形態における電子部品
用パッケージの一部を拡大して示す斜視図である。
【図２２】従来の一実施形態における電子部品用パッケ
ージに電子デバイス素子が収容された電子部品が、基板
上に実装されている状態を示す断面図であり、電子部品
用パッケージは、図２０における電子部品用パッケージ
をＸ面で切断した部分を示す。
【符号の説明】
１、２１ パッケージ ２、２２ ベース基板 ３、３３ 側壁 ４、２４ 電極 ５、２５ 外部電極端子 ６、９、２６、３０ 凹部 ７、２７ 配線層 ８、２８ リードパターン １０、２９ 蓋 １２、３２ 弾性表面波素子 １３、３３ はんだフィレット １４、３４ プリント基板

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】ベース基板と側壁から構成され、ベース基
    板および側壁の側面にはベース基板裏面に連なる凹部が
    形成され、ベース基板裏面の電極とベース基板の上面で
    ある素子搭載面の電極が前記凹部の一部に形成された配
    線層によって電気的に接続されている電子部品用パッケ
    ージにおいて、 ベース基板に形成された凹部の断面積は側壁に形成され
    た凹部の断面積よりも広いことを特徴とする電子部品用
    パッケージ。
  2. 【請求項２】前記凹部は、電子部品用パッケージのコー
    ナー部に形成されていることを特徴とする請求項１に記
    載の電子部品用パッケージ。
  3. 【請求項３】前記配線層は、ベース基板に設けられた凹
    部の側面部分および上面部分に設けられていることを特
    徴とする請求項１または２に記載の電子部品用パッケー
    ジ。
  4. 【請求項４】請求項３に記載の電子部品用パッケージの
    前記素子搭載面に電子デバイス素子が搭載されたことを
    特徴とする電子部品。
  5. 【請求項５】前記電子デバイス素子が弾性表面波素子で
    あることを特徴とする請求項４に記載の電子部品。
JP12605099A 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品 Expired - Lifetime JP3286917B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP12605099A JP3286917B2 (ja) 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品
US09/557,707 US6372985B1 (en) 1999-05-06 2000-04-25 Package for electronic components
KR10-2000-0023898A KR100372042B1 (ko) 1999-05-06 2000-05-04 전자부품용 패키지
EP00401253A EP1050906A1 (en) 1999-05-06 2000-05-05 Package for electronic components
CNB001086510A CN1160787C (zh) 1999-05-06 2000-05-08 用于电子部件的封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12605099A JP3286917B2 (ja) 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品

Publications (2)

Publication Number Publication Date
JP2000323601A true JP2000323601A (ja) 2000-11-24
JP3286917B2 JP3286917B2 (ja) 2002-05-27

Family

ID=14925418

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12605099A Expired - Lifetime JP3286917B2 (ja) 1999-05-06 1999-05-06 電子部品用パッケージおよび電子部品

Country Status (5)

Country Link
US (1) US6372985B1 (ja)
EP (1) EP1050906A1 (ja)
JP (1) JP3286917B2 (ja)
KR (1) KR100372042B1 (ja)
CN (1) CN1160787C (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270709A (ja) * 2001-03-08 2002-09-20 Toyo Commun Equip Co Ltd 表面実装用電子部品のパッケージ
JP2003133454A (ja) * 2001-10-26 2003-05-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2004079642A (ja) * 2002-08-12 2004-03-11 Kyocera Corp 配線基板
JP2004247627A (ja) * 2003-02-17 2004-09-02 Alps Electric Co Ltd 表面実装型回路モジュール及びその製造方法
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
JP2006270170A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 弾性表面波素子及び弾性表面波素子の製造方法
JP2007201041A (ja) * 2006-01-25 2007-08-09 Nichia Chem Ind Ltd 半導体素子搭載用の支持体
JP2007318084A (ja) * 2006-04-24 2007-12-06 Matsushita Electric Ind Co Ltd 光学デバイス用パッケージとその製造方法
JP2008505498A (ja) * 2004-06-30 2008-02-21 ハネウェル・インターナショナル・インコーポレーテッド マイクロ−キャステレイションを備えたインターポーザー
JP2009049071A (ja) * 2007-08-15 2009-03-05 Panasonic Corp 半導体デバイス
JP2011071373A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 配線基板
JP2012156428A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2015211361A (ja) * 2014-04-28 2015-11-24 日本電波工業株式会社 圧電デバイス
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール
WO2016047755A1 (ja) * 2014-09-26 2016-03-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2016174085A (ja) * 2015-03-17 2016-09-29 京セラ株式会社 電子部品収納用パッケージおよびその製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0021596D0 (en) * 2000-09-02 2000-10-18 Vlsi Vision Ltd Mounting electronic components
JP2002094204A (ja) * 2000-09-19 2002-03-29 Matsushita Electric Ind Co Ltd 高周波モジュールとその製造方法
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
KR20020091785A (ko) * 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
US7151310B2 (en) 2001-09-25 2006-12-19 Tdk Corporation Package substrate, integrated circuit apparatus, substrate unit, surface acoustic wave apparatus, and circuit device
JP2004357094A (ja) * 2003-05-30 2004-12-16 Fujitsu Media Device Kk 電子部品及びパッケージ
US7948069B2 (en) * 2004-01-28 2011-05-24 International Rectifier Corporation Surface mountable hermetically sealed package
JP4338666B2 (ja) * 2005-03-31 2009-10-07 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
KR100826393B1 (ko) * 2007-05-22 2008-05-02 삼성전기주식회사 전도성 패턴을 갖는 실링 라인으로 구비된 웨이퍼 레벨디바이스 패키지 및 그 패키징 방법
WO2010150297A1 (ja) * 2009-06-22 2010-12-29 三菱電機株式会社 半導体パッケージおよび当該半導体パッケージの実装構造
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
JP2016157880A (ja) * 2015-02-26 2016-09-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102241227B1 (ko) * 2019-03-12 2021-04-16 (주)파트론 센서칩 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2949184A1 (de) * 1979-12-06 1981-07-23 Siemens AG, 1000 Berlin und 8000 München Elektrische leiterplatte
JPS57115850A (en) * 1981-01-10 1982-07-19 Nec Corp Chip carrier for semiconductor ic
JPS5857742A (ja) * 1981-10-01 1983-04-06 Nec Corp チツプキヤリア
JPS60258938A (ja) * 1984-06-05 1985-12-20 Nec Kyushu Ltd 半導体装置用セラミツクパツケ−ジ
US5455385A (en) * 1993-06-28 1995-10-03 Harris Corporation Multilayer LTCC tub architecture for hermetically sealing semiconductor die, external electrical access for which is provided by way of sidewall recesses
US5369551A (en) * 1993-11-08 1994-11-29 Sawtek, Inc. Surface mount stress relief interface system and method
US5864092A (en) * 1996-05-16 1999-01-26 Sawtek Inc. Leadless ceramic chip carrier crosstalk suppression apparatus
JPH10284935A (ja) * 1997-04-09 1998-10-23 Murata Mfg Co Ltd 電圧制御発振器およびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270709A (ja) * 2001-03-08 2002-09-20 Toyo Commun Equip Co Ltd 表面実装用電子部品のパッケージ
JP2003133454A (ja) * 2001-10-26 2003-05-09 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2003218265A (ja) * 2002-01-21 2003-07-31 Tokyo Denpa Co Ltd 電子部品容器
JP2004079642A (ja) * 2002-08-12 2004-03-11 Kyocera Corp 配線基板
JP2004247627A (ja) * 2003-02-17 2004-09-02 Alps Electric Co Ltd 表面実装型回路モジュール及びその製造方法
JP2008505498A (ja) * 2004-06-30 2008-02-21 ハネウェル・インターナショナル・インコーポレーテッド マイクロ−キャステレイションを備えたインターポーザー
JP2006197554A (ja) * 2004-12-17 2006-07-27 Seiko Epson Corp 弾性表面波デバイス及びその製造方法、ｉｃカード、携帯用電子機器
JP2006270170A (ja) * 2005-03-22 2006-10-05 Seiko Epson Corp 弾性表面波素子及び弾性表面波素子の製造方法
JP2007201041A (ja) * 2006-01-25 2007-08-09 Nichia Chem Ind Ltd 半導体素子搭載用の支持体
JP2007318084A (ja) * 2006-04-24 2007-12-06 Matsushita Electric Ind Co Ltd 光学デバイス用パッケージとその製造方法
JP2009049071A (ja) * 2007-08-15 2009-03-05 Panasonic Corp 半導体デバイス
JP2011071373A (ja) * 2009-09-28 2011-04-07 Kyocera Corp 配線基板
JP2012156428A (ja) * 2011-01-28 2012-08-16 Kyocera Corp 電子部品収納用パッケージ、およびそれを備えた電子装置
JP2015211361A (ja) * 2014-04-28 2015-11-24 日本電波工業株式会社 圧電デバイス
JP2015225963A (ja) * 2014-05-28 2015-12-14 京セラ株式会社 配線基板、電子装置および電子モジュール
WO2016047755A1 (ja) * 2014-09-26 2016-03-31 京セラ株式会社 配線基板、電子装置および電子モジュール
JPWO2016047755A1 (ja) * 2014-09-26 2017-06-22 京セラ株式会社 配線基板、電子装置および電子モジュール
JP2016174085A (ja) * 2015-03-17 2016-09-29 京セラ株式会社 電子部品収納用パッケージおよびその製造方法

Also Published As

Publication number Publication date
JP3286917B2 (ja) 2002-05-27
CN1160787C (zh) 2004-08-04
US6372985B1 (en) 2002-04-16
CN1273457A (zh) 2000-11-15
KR100372042B1 (ko) 2003-02-14
KR20010049326A (ko) 2001-06-15
EP1050906A1 (en) 2000-11-08

Similar Documents

Publication Publication Date Title
JP3286917B2 (ja) 電子部品用パッケージおよび電子部品
US7095161B2 (en) Piezoelectric resonator
JPH11127055A (ja) 複合電子部品
JP2006339943A (ja) 圧電デバイス
JP2007158419A (ja) 表面実装用水晶発振器
JP4269412B2 (ja) 圧電発振器
JP2003218265A (ja) 電子部品容器
US5920242A (en) Multielement-type piezoelectric filter with through-hole connection of resonators to a base substrate circuit
JP2003124773A (ja) チップ型圧電共振部品
WO2024122576A1 (ja) 配線基板、配線基板を用いた電子部品実装用パッケージ、および電子モジュール
JP2005175520A (ja) 圧電振動子
JPH07106144A (ja) 表面実装型電子部品及びその製造方法
JP2002111385A (ja) 表面実装型圧電発振器
US20040195683A1 (en) Compact electronic device and package used therefor
JPS60200544A (ja) 混成集積回路素子
JP2000278041A (ja) 電圧制御発振器
JPH10163376A (ja) 高周波電力用半導体装置
JP3157975B2 (ja) ラダー型フィルタ
JPH01273390A (ja) 電気回路部品
JP2000049563A (ja) 弾性表面波装置
JPH10261880A (ja) 誘電体フィルタ用金属ケースおよび誘電体フィルタ
JPH09148371A (ja) 半導体モジュールの構造とその取り付け方法
JP2002299994A (ja) 電子部品
JPH0794670A (ja) 混成集積回路装置
JPH0457506A (ja) 弾性表面波装置