JPS5857742A - チツプキヤリア - Google Patents

チツプキヤリア

Info

Publication number
JPS5857742A
JPS5857742A JP15667581A JP15667581A JPS5857742A JP S5857742 A JPS5857742 A JP S5857742A JP 15667581 A JP15667581 A JP 15667581A JP 15667581 A JP15667581 A JP 15667581A JP S5857742 A JPS5857742 A JP S5857742A
Authority
JP
Japan
Prior art keywords
carrier
chip
substrate
integrated circuit
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15667581A
Other languages
English (en)
Inventor
Mitsuru Nitta
満 新田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP15667581A priority Critical patent/JPS5857742A/ja
Publication of JPS5857742A publication Critical patent/JPS5857742A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、チップキャリア、特に、半導体集積回路チッ
プを搭載するチップキャリアに関する。
従来のチップキャリアｔよ、半導体集積回路チップと、
前記半導体集積回路チップを搭載するとともに、キャリ
ア底面と同一平面内に設けられた基板接触面をもつ端子
部を含むキャリア本体と、前記キャリア本体と協働して
前記半導体集積回路チップを内包する蓋と、前記キャリ
ア本体に設けられ前記半導体集積回路チックに電気的に
接続される内部電極と前記基板接触面上に設けられた外
部電極とを接続するためのパターン４体とを含んで構成
される。
このような従来のチップキャリアは、セラミックなどの
端面、すなわち、キャリア底面と同一平面内に設けられ
た基板接触面にハンダ付可能な金属で、外部′電極が形
成され、基板面上に直接ハンダ付けされるが、この外部
電極が、チップキャリアの下面の平らなキャリア底面に
直接形成されているために、実装されたとｉに、・・ン
ダ付けされ九チップキャリアのキャリア底面と、基板面
との間には、約０．１ｍ以下の狭い空隙を生じ、この隙
間に、ハンダ付けの際に使用したフラックスなどが入シ
込んだシ、さらに工程改善のためにハンダペーストを用
いる場合では、５０／ｊｍ〜１００βｍ程度のハンダ粒
なども入シ込んでしまうことがある。
これらフラックス残渣やハンダ粒は、電極間のリーク電
流を増加したシ、電極や接続部などを腐蝕させたシ、間
欠的な短絡事故を起させたシする要因となシ、信頼性上
好ましくなく、洗浄にょシ完全に除去することが必要で
ある。
しかしながら、従来のチップキャリアでは、空隙が狭い
ために、洗浄が困難で、完全に除去することができない
場合があシ、信頼性を低下させる欠点がありた。
さらに、従来のチップキャリアでは、半導体集積回路チ
ップの高集積化に伴なって、端子数が増大し、チップキ
ャリアの形状は、大きく、基板接触面上に設けられた外
部電極の相互間の端子ピッチは、狭くなる傾向にＴｏシ
、これに伴なって上述した短絡事故の原因は、増々大き
くなるものと考えられる。
すなわち、従来のチップキャリアは、短絡事故の原因と
なるフラックスやハンダ粒を除去するための洗浄液の流
入流出が困難であり洗浄が容易でないという欠点があっ
た。
本発明の目的は洗浄が容易にできるチップキャリアを提
供することにある。
すなわち、本発明の目的は、基板に実装し九チップキャ
リアの下面の隙間を大きくすることにょム洗浄を容易に
し、上記欠点を解決し、高信頼性の実装を容易に実現で
きるチップキャリアを提供することにある。
すなわち、本発明は、半導体集積回路チップを搭載する
チップキャリアにおいて、基板に実装したときに外部と
接続するだけの端子部を凸にし、その先端部分である基
板接触面に外部電極を形成し、その外部電極を基板にハ
ンダ付けすることによ多、基板と、ハンダ付けされたチ
ップキャリアの下面との間に、洗浄に必要な空隙として
０．１５■以上を有するようにしそこに入シ込んだフラ
ックスやハンダ粒を洗浄によって容易に除去できるよう
Ｋするものである。
本発明のチップキャリアは、半導体集積回路チップと前
記半導体集積回路チップを搭載するとともにキャリア底
面から突出し前記キャリア底面から基板接触面までの端
子高さｆＯ，１５■以上の端子部を含むキャリア本体と
、前記キャリア本体と協働して前記半導体集積回路チッ
プを内包する蓋と、前記キャリア本体に設けられ前記半
導体集積回路チップに電気的に接続される内部電極と前
記基板接触面上に設けられた外部電極とを接続するため
のパターン導体とを含んで構成される。
すなわち、本発明のチップキャリアは、半導体集積回路
チップを搭載するチップキャリアにおいて、基板に実装
するための外部接続のための端子部を凸にし、基板面と
、実装されたチップキャリアの下面の間に、０．１５ｍ
以上の空隙を有するように構成される。
次に、本発明の実地例について、図面を参照して詳細に
説明する。
第１図は本発明の一実施例を示す斜視図であり、第２図
は第１図に示す実施例の中央断面図である。
第１図および第２図に示すテップキャリアは、キャリア
本体１と、このキャリア本体１と協働して半導体４＠積
回路チップ３を封止するための逼２の下に、半導体集積
回路チップ３が搭載されていて、半導体集積回路チップ
３のチップｔｆ＆３１と、キャリア本体１に設けられた
内部電極１１とが、金ワイヤーなどの接続導体３２で接
続され、さらに内部電極１１に接続している！−ｙリア
本体１に設けら？ｌたパターン導体１２によって、外部
電極１３に接続している。
外部ｔｉ１３は、キャリア本体１の下面であるキャリア
底面Ａに対して、部分的に凸にした、端子部ｌＯの先端
部分である基板接触面Ｂに形成されている。
このようにすることによって、ノ、！；板にハンダ付け
した場合、凸にした端子部１０によって支えられるため
に、キャリア底面Ｂと基板との間には、キャリア底面Ａ
から基板接触面Ｂ−ｉでの端子高さ１に相当する隙間が
でき、高密駁化されて端子部ｌＯが増大して端子ピッチ
ｂが小さくなっても洗渉の際、洗浄液が容易に出入する
ようになシ、７２ツクス中ハンダ粒を洗い流すことがで
きるようになる。
この端子高さａは、ノ・ンダ粒の大きさ、洗浄の方法、
７シツクスなどの汚れの程度などによるが、通常ハンダ
粒は、５０μｍ〜１００μｍ程度の大きさであシ、洗浄
液は有接溶剤や界Ｉ活性剤などの水溶液が用いられ、Ｑ
、１５ｍｍ〜ＱＪｍｍ程度以上の隙間があれば、比較的
容易に、７ラツクスやノ・ンダ粒を除去できることから
０．１５ｍｍ　以上にすればよい。
なお、上述の実施例では、端子部を凸にし、その先端部
分に、ノ・ンダ付は可能表外部電極を形成しているが、
この外部電極が、キャリア底面から０．１５ｍｍ以上の
高さを有するように直接形成して、凸にしても良いこと
は言うまでもない。
また、上述の実施例では、端子部は周縁部に設けるよう
に図示したが周縁部に限らず、中央部にも設けてもよい
。
本発明のチップキャリアは、端子部の基板接触面をキャ
リア底面と同一平面とする代シに、キャリア底面から突
出させることにより、短絡事故の原因となるフラックス
やノ・ンダ粒を除去するための洗浄液の流入派出が容易
になるので、洗浄を容易にできるという効果がある。
すなわち、本発明のチップキャリアは、外部接続のだめ
の端子部を凸にすることによって、洗浄を容易にし、烏
も転性のチップキャリア実装を実現できるという効果が
ある。
【図面の簡単な説明】
第１図は不発ゆｊの一実施例を示す斜視ド、第２図は第
１図に示す実施例の中央断面図である。 ｌ・・・・・キャリア本体、２・・・・・・象、３・・
・・・・半導体集積回路チップ、１０・・・・・・端子
部、１１・・・・・・内部電極、１２・・・・・・パタ
ーン導体、１３・・・・・・外部電極、３１・・・・・
・チップを似、３２・・・・・・接続樋体、Ａ・・・・
・・キャリア底面、Ｂ・・・・・・基板接触面、ａ・・
・・・・扇子高弟１図 第２図

Claims (1)

  1. 【特許請求の範囲】 半導体集積回路チップと、前記半導体集積回路チップを
    搭載するとともにキャリア底面から突出し前記キャリア
    底面から基板接触面までの端子高い“ さｆｏ、１５−以上の端子部を含むキャリア本体と、前
    記キャリア本体と協働して前記半導体集積回路チップを
    内包する壷と、前記キャリア本体に設けられ前記半導体
    集積回路チップに電気的に接続される内部電極と前記基
    板接触面上に設けられた外部電極とを接続するためのパ
    ターン導体とを含むことを特徴とするチップキャリア。
JP15667581A 1981-10-01 1981-10-01 チツプキヤリア Pending JPS5857742A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15667581A JPS5857742A (ja) 1981-10-01 1981-10-01 チツプキヤリア

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15667581A JPS5857742A (ja) 1981-10-01 1981-10-01 チツプキヤリア

Publications (1)

Publication Number Publication Date
JPS5857742A true JPS5857742A (ja) 1983-04-06

Family

ID=15632849

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15667581A Pending JPS5857742A (ja) 1981-10-01 1981-10-01 チツプキヤリア

Country Status (1)

Country Link
JP (1) JPS5857742A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234539A (ja) * 1985-04-11 1986-10-18 Nec Corp チツプキヤリアの実装方法
JPS63128737U (ja) * 1987-02-16 1988-08-23
EP1050906A1 (en) * 1999-05-06 2000-11-08 Murata Manufacturing Co., Ltd. Package for electronic components
EP1510825A1 (en) * 2002-05-31 2005-03-02 Matsushita Electric Works, Ltd. Sensor package

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4941901A (ja) * 1972-08-29 1974-04-19
JPS4942624A (ja) * 1972-08-23 1974-04-22
JPS51126065A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Semi-conductor equipment

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4942624A (ja) * 1972-08-23 1974-04-22
JPS4941901A (ja) * 1972-08-29 1974-04-19
JPS51126065A (en) * 1975-04-25 1976-11-02 Hitachi Ltd Semi-conductor equipment

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61234539A (ja) * 1985-04-11 1986-10-18 Nec Corp チツプキヤリアの実装方法
JPS63128737U (ja) * 1987-02-16 1988-08-23
EP1050906A1 (en) * 1999-05-06 2000-11-08 Murata Manufacturing Co., Ltd. Package for electronic components
EP1510825A1 (en) * 2002-05-31 2005-03-02 Matsushita Electric Works, Ltd. Sensor package
EP1510825A4 (en) * 2002-05-31 2009-01-07 Matsushita Electric Works Ltd SENSOR HOUSING

Similar Documents

Publication Publication Date Title
US4493145A (en) Integrated circuit device having easily cleaned region between mother board and chip carriers mounted thereon
JPS5857742A (ja) チツプキヤリア
JP2000091488A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH05218509A (ja) 光半導体装置
JPH0755015Y2 (ja) チップキャリヤ搭載用厚膜基板
JPH10256308A (ja) 半導体チップ実装構造及びその実装方法
JPH09214095A (ja) 基板および回路モジュールおよび回路モジュールの製造方法
JPH05259306A (ja) 半導体装置
JP3728813B2 (ja) 電子部品
JP2001077142A (ja) 半導体装置及びその製造方法
JPH0917918A (ja) 混成集積回路
JP2656619B2 (ja) 多極コネクタ
JPH04127660U (ja) チツプコンデンサ搭載型半導体装置
JP2561023Y2 (ja) 高周波回路装置
JP3333887B2 (ja) 電子部品のパッケージ
JP2531060B2 (ja) 印刷配線板の製造方法
KR100671048B1 (ko) 회로기판용 표면실장부품 및 그 제조방법
JPH0750379A (ja) 半導体装置
JPS6171652A (ja) 半導体装置
JP2705566B2 (ja) 半導体集積回路装置の製造方法
JP2005011854A (ja) 半導体装置およびその製造方法
JPH03149893A (ja) 半導体装置
JPH05191025A (ja) プリント印刷配線板への部品実装方法
JPH02268459A (ja) 半導体パッケージ
JPS61145852A (ja) 半導体装置