CN103703871A - 配线基板和多片式配线基板 - Google Patents
配线基板和多片式配线基板 Download PDFInfo
- Publication number
- CN103703871A CN103703871A CN201280036832.8A CN201280036832A CN103703871A CN 103703871 A CN103703871 A CN 103703871A CN 201280036832 A CN201280036832 A CN 201280036832A CN 103703871 A CN103703871 A CN 103703871A
- Authority
- CN
- China
- Prior art keywords
- cavity
- wiring substrate
- conductor layer
- main body
- base main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 167
- 239000000919 ceramic Substances 0.000 claims abstract description 56
- 230000011218 segmentation Effects 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 abstract description 40
- 239000002184 metal Substances 0.000 abstract description 40
- 238000005219 brazing Methods 0.000 abstract description 4
- 150000002739 metals Chemical class 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 2
- 239000000945 filler Substances 0.000 abstract 1
- 238000007747 plating Methods 0.000 description 38
- 239000011248 coating agent Substances 0.000 description 14
- 238000000576 coating method Methods 0.000 description 14
- 239000002002 slurry Substances 0.000 description 14
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 12
- 230000015572 biosynthetic process Effects 0.000 description 11
- 229910000679 solder Inorganic materials 0.000 description 10
- 238000004080 punching Methods 0.000 description 8
- 238000010304 firing Methods 0.000 description 7
- 238000005520 cutting process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005476 soldering Methods 0.000 description 6
- 238000002788 crimping Methods 0.000 description 5
- 238000005868 electrolysis reaction Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 238000007639 printing Methods 0.000 description 5
- 229910052721 tungsten Inorganic materials 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000005538 encapsulation Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- -1 resistance welded Chemical class 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910017944 Ag—Cu Inorganic materials 0.000 description 1
- 229910017083 AlN Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/0909—Preformed cutting or breaking line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/09181—Notches in edge pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09354—Ground conductor along edge of main surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Structure Of Printed Boards (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
提供使包围腔体的侧壁实现薄壁化且整体实现小型化的陶瓷制的配线基板，并且提供如下的多片式配线基板：一起设置有多个该配线基板，并且很难产生在接合金属框时焊料彼此连接成架桥状的问题，其中该焊料配置于在相邻的每个配线基板的表面形成的各导体层之上。配线基板（1）具有：基板主体（2），由板状的陶瓷（S）构成，具有表面（3）和背面（4），该表面（3）与该背面（4）之间的高度（H）为0.8mm以下；腔体（10），在该基板主体（2）的表面（3）开口且俯视时呈矩形；以及侧壁（5），使该腔体（10）的侧面（12）与基板主体（2）的侧面之间的厚度（T）成为0.3mm以下，该配线基板（1）具有：俯视时呈框形状的导体层（16），形成于所述基板主体（2）的表面（3）且以包围所述腔体（10）的开口部的方式形成；俯视时呈框形状的陶瓷面（7），与该导体层（16）相邻且沿着基板主体（2）的表面（3）的外周侧设置；以及通路导体（15），沿着腔体（10）的侧面（12）中的该腔体（10）的底面（11）与所述表面（3）之间形成于基板主体（2）内，一部分（15a）露出到腔体（10）的侧面（12），在上端侧与所述导体层（16）连接。
Description
技术领域
本发明涉及使包围腔体的侧壁实现薄壁化且整体实现小型化的陶瓷制的配线基板（陶瓷封装），并且涉及如下所述的多片式配线基板：一起设置有多个该配线基板，且很难产生在接合金属框时焊料彼此连接成架桥状的问题、和由于被覆在所述导体层的表面的镀层的塌边而使应电阻焊接的金属盖的接合不良，其中，该焊料配置于在相邻的每个配线基板的表面形成的导体层之上。
背景技术
具有用于安装水晶振子等电子部件的腔体的箱形状的配线基板，为了实现整体的小型化，要求包围所述腔体的侧壁的薄壁化。例如，公开有如下所述的封装：将俯视时呈圆弧形状且一部分作为平坦的垂直面而露出到腔体的内侧面的多个通路导体形成在侧壁，将每个该通路导体的上端分别连接到多个引线接合用的焊垫，该多个引线接合用的焊垫形成于包围所述腔体的开口部的俯视时呈矩形框状的表面，并且将每个所述通路导体的下端，分别连接到形成于所述腔体的底面的多个电极焊垫（例如，参照专利文献1）。
但是，当使包围所述腔体的包含俯视时呈矩形框状的表面的侧壁实现薄壁化时，当在多片式配线基板中相邻配置的多个配线基板的每个导体层上，融化了为了在所述表面上钎焊金属框而配置的焊料时，存在产生相邻的焊料彼此以架桥状连接的问题的情况。
另一方面，存在如下的问题：在为了使设置于矩形框状的表面的导体层与形成于腔体的底面的导体层导通，沿着所述腔体的侧壁通过印刷而形成了连接两导体层之间的壁面导体层时，存在由产生未连接部引起的断线、生产性的下降、或者由壁面导体层向表面导体层侧的翘起引起的钎焊在该表面导体层上的金属框很难成为水平姿势的情况。
而且，当所述导体层形成于框状的所述表面的宽度整体上时，由于产生被覆在该导体层的表面的Ni或Au的镀层的一部分从所述表面脱落并下垂到侧壁的外面侧或腔体的内面侧的、所谓的电镀塌边，因此在将金属盖通过电阻焊接接合到所述导体层之上时，电阻值容易根据所述塌边量而变化。因此，还存在如下的情况：由于焊接不良而在所述导体层侧的镀层与被覆在所述金属盖的表面的镀层之间产生密封不良，从而安装在所述腔体内的电子部件无法正常工作。
现有技术文献
专利文献
专利文献1：日本特开2009-170499号公报（第1～11页，图1～7）
发明内容
发明所要解决的课题
本发明的目的在于，解决在背景技术中说明的问题点，提供使包围腔体的侧壁实现薄壁化且整体小型化的陶瓷制的配线基板，并且提供如下所述的多片式配线基板：一起设置有多个该配线基板，且很难产生如下所述的问题：在接合金属框时焊料彼此连接成架桥状的问题、和由于被覆在所述导体层的表面的镀层的电镀塌边而使应电阻焊接到该导体层之上的金属盖的接合不良，其中该焊料配置于在相邻的每个配线基板的表面形成的各导体层之上。
用于解决课题的技术方案和发明效果
本发明是为了解决所述课题，而着眼于以下内容完成的：使应形成于矩形框状的表面上的导体层在内外方向上靠近腔体侧，该矩形框状的表面包围在预定尺寸以下的基板主体的表面开口的腔体，并且将一端连接于该导体层的通路导体的一部分以露出到所述腔体的侧面的方式配置于基板主体的内部。
即，本发明的第1配线基板（技术方案1），具有：基板主体，由板状的陶瓷构成，具有表面和背面，该表面与该背面之间的高度为0.8mm以下；腔体，在该基板主体的表面开口；侧壁，使该腔体的侧面与基板主体的侧面（外侧面）之间的厚度成为0.3mm以下，所述配线基板的特征在于，具有：俯视时呈框形状的导体层，形成于所述基板主体的表面且以包围所述腔体的开口部的方式形成；俯视时呈框形状的陶瓷面，与该导体层相邻且沿着所述基板主体的表面的外周侧设置；以及通路导体，沿着所述腔体的侧面中的该腔体的底面与所述表面之间形成于所述基板主体内，一部分露出到所述腔体的侧面，在一端侧与所述导体层连接。
由此，由于一端连接于所述导体层且一部分露出到腔体的侧面的通路导体，俯视中的截面如后所述相比于圆形状实现薄壁化，因此成为如下的小型化的配线基板：包围内设该通路导体的所述腔体的侧壁为厚度是0.3mm以下的薄壁，且基板主体中的表面与背面之间的高度为0.8mm以下。
而且，在俯视时呈矩形框状的基板主体的表面中，由于沿着形成于该表面的导体层的外周侧设置框形状的陶瓷面，因此当在用于得到多个配线基板的后述的多片式配线基板的状态下，使为了将金属框（环）钎焊到形成于相邻的每个配线基板的表面的每个导体层之上而配置的焊料熔化时，能够可靠地防止所述相邻的每个配线基板的焊料彼此连接成架桥状的问题。其结果，通过在所述金属框上接合金属盖等，从而能够可靠地密封每个配线基板的腔体。
而且，由于设置有在所述基板主体的表面形成为框状的导体层和相邻于该导体层而沿着所述表面的外周侧的俯视时呈框形状的陶瓷面，因此很难产生如上所述的电镀塌边。其结果，在通过电阻焊接将金属盖接合到所述导体层上时，由于电阻值稳定，能够良好地接合所述导体层侧的镀层与被覆了金属盖的表面的镀层，因此密封性提高而能够保证安装于所述腔体内的电子部件的正常的工作。
而且，本发明的第2配线基板（技术方案2），具有：基板主体，由板状的陶瓷构成，具有表面和背面，该表面与该背面之间的高度为0.8mm以下；腔体，在该基板主体的表面开口；侧壁，使该腔体的侧面与基板主体的侧面之间的厚度成为0.3mm以下，所述配线基板的特征在于，具有：俯视时呈框形状的导体层，形成于所述基板主体的表面且以包围所述腔体的开口部的方式形成；俯视时呈框形状的陶瓷面，与该导体层相邻且沿着所述基板主体的表面的外周侧设置；以及内侧面导体，形成于所述腔体的底面与所述表面之间的该腔体的侧面，在一端侧与所述导体层连接。
由此，由于一端连接于所述导体层且形成于腔体的侧面的内侧面导体薄，因此成为如下的小型化的配线基板：包围内设该内侧面导体的所述腔体的侧壁为厚度是0.3mm以下的薄壁，且基板主体中的表面与背面之间的高度为0.8mm以下。
而且，由于与所述同样地沿着形成于基板主体的表面的导体层的外周侧设置框形状的陶瓷面，因此当在多片式配线基板的状态下，使为了将金属框钎焊到形成于相邻的每个配线基板的表面的每个导体层之上而配置的焊料熔化时，能够可靠地防止相邻的每个配线基板的焊料彼此连接成架桥状的问题。其结果，通过在金属框之上接合金属盖等，从而能够可靠地密封每个配线基板的腔体。
而且，由于设置有在基板主体的表面形成为框状的导体层和相邻于该导体层而沿着所述表面的外周侧的俯视时呈框形状的陶瓷面，因此很难产生所述的电镀塌边，在通过电阻焊接将金属盖接合到所述导体层之上时，由于电阻值稳定，能够良好地接合所述导体层侧的镀层与被覆到金属盖的表面的镀层，因此提高密封性而能够保证安装于所述腔体内的电子部件的正常工作。
另外，在所述陶瓷中例如包含氧化铝等高温烧制陶瓷、和作为低温烧制陶瓷的一种的玻璃陶瓷。
另外，所述基板主体是由将2层以上的坯片层压并压接、且烧制了该层压体的多个陶瓷层构成的层压体。
而且，所述基板主体也可以是如下所述的方式：除了在其表面开口的俯视时呈矩形等的所述腔体以外，在该基板主体的背面也具有与所述腔体对称地开口的其他的腔体。换言之，所述腔体包含如下的方式：仅在基板主体的表面或背面开口的方式；以及在相同基板主体的表面和背面双方开口的方式。另外，腔体不限于俯视时呈矩形（正方形或长方形）的形状。
另外，在所述基板主体中，使表面与背面之间的高度为0.8mm以下、且使包含该表面的侧壁的厚度为0.3mm以下，从而使包含该基板主体的主配线基板实现小型化，并且由于使侧壁的厚度为0.3mm以下，因此构成为使所述通路导体的一部分露出到腔体的侧面。
而且，对于每一个配线基板至少形成有一个所述通路导体。
另外，在所述腔体的底面形成有用于安装水晶振子、SAW滤波器、晶体管、电感器、半导体元件或电容器等电子部件和发光二极管等发光元件的一对电极。
另外，在所述导体层中，在其表面被覆有镀Ni膜，在该镀Ni膜之上经由银焊剂和镀Au膜而接合有框形状的配件。或者，在所述导体层中，在其表面被覆有镀Ni膜和镀Au膜，在该镀Au膜之上接合有用于闭塞（密封）所述腔体的金属制的盖。
另外，本发明还包含如下的第1配线基板：所述通路导体的截面为半圆形、圆弧形、半长圆形或者半椭圆形中的任意一个，且截面积为成为基础的圆形、长圆形或者椭圆形的截面积的50～90%。
此时，所述通路导体的截面为半圆形、圆弧形、半长圆形或者半椭圆形，且这些截面积是成为基础的圆形、长圆形或者椭圆形的截面积的50～90%，因此能够使包围内设该通路导体的所述腔体的所述基板主体的侧壁可靠地实现薄壁化，伴随于此配线基板（封装）整体的小型化也变得更容易。
另外，当所述通路导体的截面积小于成为基础的圆形、长圆形或者椭圆形的截面积的50%时，通电时的电阻值开始显著地提高，而另一方面，当超过所述截面积的90%时，由于很难实现包围腔体的侧壁的薄壁化，因此去除了这些范围。
另外，具有如上所述的截面形状的通路导体能够如下形成：在对坯片穿孔的截面圆形状的通路孔内填充包含W粉末或Mo粉末等的导电浆料而预先形成了截面为圆形状且未烧制的通路导体之后，对包含与沿着该通路导体的径向、或者在该径向与接线方向之间与它们平行的方向的所述通路导体的截面交叉的垂直面的、俯视时呈矩形状且与腔体相当的内侧部分进行冲孔加工而形成。
而且，所述第2配线基板中的内侧面导体，除了形成于所述腔体的一侧面中的中间以外，也可以是形成于相邻的一对侧面间的角部的方式。
另一方面，本发明的多片式配线基板（技术方案3），其特征在于，将多个所述配线基板以纵横相邻而一起设置的产品区域；俯视时呈矩形框状的边缘部，由与所述配线基板相同的陶瓷构成，位于所述产品区域的周围；以及分割槽，沿着在相邻的配线基板彼此的表面侧相邻的所述陶瓷面彼此间的边界、以及在俯视时位于所述产品区域的最外侧的配线基板的所述陶瓷面与所述边缘部之间的表面侧的边界而形成。
由此，能够使各个配线基板中的基板主体的表面（侧壁）实现薄壁化且使各配线基板和产品区域整体实现小型化，并且当使在形成于相邻的每个配线基板的表面的每个导体层之上配置的焊料熔化时，能够可靠地防止所述相邻的每个配线基板的焊料彼此连接成架桥状的问题。其结果，通过所述焊料将金属盖等接合到金属框或该金属框之上，从而能够可靠地密封相邻的每个配线基板的腔体内。
另外，所述多片式配线基板也可以是如下的方式：除了在各个配线基板的基板主体中的表面开口的所述腔体以外，还在各基板主体的背面具有对称地开口的腔体。
另外，所述分割槽除了通过将刀具插入到坯片层压体的开槽加工形成以外，也可以通过经多次的激光加工来形成。
而且，例如，在所述分割槽为约30μm时，设置于夹着所述分割槽而相邻的每个配线基板的表面的外周侧的各陶瓷面的宽度各为约10μm。
附图说明
图1是示出本发明的第1配线基板的斜向下的斜视图。
图2是沿着图1中的X-X线的箭头的垂直剖视图。
图3是示出包含所述配线基板的第1多片式配线基板的俯视图。
图4是沿着图3中的Y-Y线的箭头的垂直剖视图。
图5是示出所述多片式配线基板的应用方式的与图4同样的垂直剖视图。
图6是示出本发明的第2配线基板的斜向下的斜视图。
图7是示出图6中的角部Y的在一部分中包含透视部的斜向下的斜视图。
图8是示出包含所述配线基板的第2多片式配线基板的俯视图。
图9是沿着图8中的Z-Z线的箭头的垂直剖视图。
图10是示出第2多片式配线基板的一制造工序的概略图。
具体实施方式
以下，对用于实施本发明的方式进行说明。
图1是示出本发明的第1配线基板（封装）1的斜视图，图2是沿着图1中的X-X线的箭头的垂直剖视图。
如图1、图2所示，所述配线基板1具有：整体为板状且具有表面3和背面4的基板主体2；在该基板主体2的表面3开口的腔体10；以及包围该腔体10的四边的侧壁5。
所述基板主体2例如整体呈板状且由氧化铝等陶瓷S构成，由俯视时呈长方形（矩形）的背面4、俯视时的形状与该背面4相同且包围与所述长方形大致相似形状的长方形（矩形）状的腔体10的俯视时呈矩形框状的表面3、包围该腔体10的四边的侧壁5构成。
另外，在所述基板主体2中，表面3与背面4之间的高度（H：厚度）为0.8mm以下，且夹在基板主体2的（外）侧面与腔体10的侧面12之间的四边的侧壁5的厚度（T）为0.3mm以下。
另外，所述腔体10具有：俯视时呈长方形（矩形）状的底面11；从该底面11的四边竖立设置的长方形（矩形）状的侧面12；以及在图1中突出设置于右侧的短边侧的由所述陶瓷S构成的一对底座13。在各底座13的上表面，分别配置有例如用于与以后应安装的水晶振子等电子部件的连接端子（都未图示）连接的由W或Mo构成的一对电极14。
如图1、图2所示，在俯视时呈矩形框状的表面3上，沿着作为腔体10的开口部侧的内周的四边，形成有俯视时呈矩形框状的导体层16。在与该导体层16相邻的表面3的除了各角附近的四边各自的外周侧，设置有俯视时整体呈框形状的陶瓷面7。
所述导体层16存在如下两种方式：如图2中的左侧的单点划线部分的部分放大图所示，通过由W或Mo构成的金属化层16a、与在其表面上依次被覆的镀Ni膜17和镀Au膜18构成，用于在该镀Au膜18的上方电阻焊接表面被覆有镀Ni膜的金属盖（未图示）的方式；或者，如图2中的右侧的单点划线部分的部分放大图所示，由所述同样的金属化层16a、在其表面上依次被覆的镀Ni膜17和焊料层19构成，在该焊料层19的上方钎焊未图示的金属框（环）的方式。对于所述焊料层19，例如，适用有Ag-Cu合金、或者Au-Sn合金。
另外，如图1所示，在基板主体2的各角处相邻的侧壁5、5之间，设置有在俯视时凹入的约4分之1的圆弧面6，在每个该圆弧面6的下部形成有凹形导体层8。该凹形导体层8分别与作为主配线基板1的外部连接端子的形成于背面4的四角侧的背面导体层9连接，且构成用于导通该背面导体层9与所述电极14之间的电路的一部分。该电路还包含水平贯通所述侧壁5的未图示的导体。另外，凹形导体层8和背面导体层9也由所述同样的W或Mo等构成。
而且，如图1、图2所示，在构成基板主体2的四边的侧壁5中的、俯视时作为长边的一个侧壁5的中间，形成有上端（一端）与所述导体层16连接、且下端（另一端）与所述背面导体层9中的一个连接的通路导体15。该通路导体15也由所述同样的W或Mo等构成，俯视时的截面呈半圆形或比半圆形大的圆弧形状，在腔体10的侧面12露出平坦的垂直面（一部分）15a。该通路导体15成为在通过电解镀敷将镀Ni膜17和镀Au膜18被覆到所述金属化层16a之上时的电镀电流的通路，并且还兼作将包含所述一对电极14的内部配线连接到所述金属化层16a的接地电路的一部分。
另外，也可以是如下的其他方式：所述通路导体15中的、腔体10的底面11与基板主体2的背面4之间为没有所述垂直面15a的截面为圆形的方式。
根据如上所述的配线基板1，由于上端连接于所述导体层16且一部分15a露出到腔体10的侧面12的通路导体15，与俯视时的截面为圆形的方式相比实现薄壁化，因此能够使内设该通路导体15的基板主体2的侧壁5实现薄壁化，伴随于此配线基板1的整体也实现小型化。
而且，在基板主体2的表面3中，由于沿着形成于该表面3的所述导体层16的外周侧设置有框形状的陶瓷面7，因此在用于得到多个配线基板1的多片式配线基板的状态下，在对焊料层19进行了熔化时，可靠地防止由于相邻的每个配线基板1的焊料19彼此以架桥状连接而针对各个配线基板1的分割不良和电气短路等问题，其中该焊料层19是为了在形成于相邻的每个配线基板1的表面3的各导体层16之上钎焊金属框而配置的。或者，由于通过设置所述陶瓷面7，从而抑制被覆在所述导体层16的表面的所述镀膜17、18的电镀塌边，因此能够在该导体层16的上方可靠地焊接应电阻焊接的金属盖。
因此，通过将金属盖焊接到所述金属框的上方、或在所述导体层16的上方直接焊接金属盖，从而能够可靠地密封每个配线基板1的腔体10。
另外，所述配线基板1也可以是如下所述的方式：在所述基板主体2的背面4也开口有所述同样的腔体，在该背面4也具有所述同样的导体层16，且具有一部分露出到所述背面4侧的腔体的侧面的所述同样的通路导体。
另外，在所述配线基板1和所述背面4侧也具有腔体的方式中，也可以是一起设置有两个以上的将导体层16与背面导体层9连接的所述通路导体15。
图3是示出用于得到多个所述配线基板1的多片式配线基板20的俯视图，图4是沿着图3中的Y-Y线的箭头的垂直剖视图。
如图3所示，多片式配线基板20具有俯视时呈矩形（长方形）的表面23、背面24以及四边的侧面25，具备：以纵横相邻一起设置了多个所述配线基板1的产品区域21；与所述相同的陶瓷S构成，位于所述产品区域21的周围的俯视时呈矩形（长方形）框状的边缘部22；以及沿着在所述产品区域21内相邻的配线基板1、1彼此间的边界、和在产品区域21中位于最外侧的配线基板1与边缘部22之间的边界形成为俯视时呈格子框状的分割槽28。
如图4所示，所述配线基板1、1彼此间的边界、和位于最外侧的配线基板1与边缘部22之间的边界，分别为图4中的虚线所示的切断预定面26，截面大致为V字形状的所述分割槽28，沿着该切断预定面26的上端部露出的表面23，形成为俯视时呈格子状。
如图3所示，沿着在所述产品区域21内相邻的配线基板1、1彼此间的边界设置的分割槽28夹在带状的陶瓷面7、7之间，该带状的陶瓷面7、7露出到位于分割槽28两侧的每个配线基板1的表面3的外周侧。另外，在每个分割槽28与夹着该分割槽28的一对陶瓷面7俯视时正交的位置处，形成有贯通多片式配线基板20的表面23与背面24之间的截面圆形状的通孔27。在各通孔27的背面24侧，形成有在分割后划分成四个圆弧状的所述凹形导体层8的圆筒形状的未图示的导体层。
而且，如图3、图4所示，在位于所述产品区域21内的多个配线基板1各自之中，在其表面3形成有所述导体层16和陶瓷面7，在一部分露出到腔体10的侧面12的通路导体15的上端与所述导体层16连接，该通路导体15的下端与背面24侧的背面导体层9的一部分连接。
另外，如图5所示，也可以是如下的多片式配线基板20a：在背面24侧，也进一步形成与所述分割槽28对称的所述同样的分割槽29。
另外，所述多片式配线基板20、20a也可以是如下所述的方式：进一步具有与所述腔体10对称的在各个配线基板1中的每个背面24侧开口的腔体，且在该背面24侧也具有所述导体层16和陶瓷面7。
为了得到如上所述的多片式配线基板20、20a，依照了以下的方法。预先准备例如以氧化铝为主成分的多个坯片，在这些坯片上冲孔成通路孔或通孔，在直径比较小的通路孔内，填充包含W粉末等的导电浆料，沿着直径比较大的通孔的内壁面以圆筒形状涂布了所述同样的导电浆料。
接着，在成为最上层的陶瓷层的坯片的上表面，在除了以后成为所述边缘部22的周边部的整个面上印刷所述同样的导电浆料之后，对以后成为所述腔体10的多个部分进行了冲孔加工。另外，在成为最下层的陶瓷层的坯片的下表面，对每个以后成为所述背面导体层9的部分印刷了所述同样的导电浆料。而且，对于以后成为中层的陶瓷层的单个或多个坯片，对包含与多个所述通路导体沿着其径向交叉的部分且俯视时呈矩形（长方形）状的成为所述腔体10的多个位置进行了冲孔加工。
接着，对成为所述最上层、中层以及下层的多个坯片进行层压和压接，形成了大型的坯片层压体。在沿着该坯片层压体的表面23中的所述切断预定面26多次照射激光，对于已成型在表面的整体上的所述导电浆料沿着所述切断预定面26形成了分割槽28时，优先去除沿着该分割槽28的两侧的所述导电浆料，从而对每个配线基板1在表面23侧形成了多个所述金属化层16a。另外，在所述层压和压接工序中，金属化层16a与未烧制的通路导体15与背面导体层9与形成在腔体10内的每个底座13上的所述电极14，以能够彼此导通的方式连接。
并且，在预定的温度带下烧制了所述坯片层压体之后，依次浸渍到电解镀敷Ni和电解镀敷Au的电解池，依次被覆镀Ni膜17和镀Au膜18，使所述金属化层16a成为导体层16。
另一方面，在配置所述焊料19时，在金属化层16a之上实施镀Ni，在该镀Ni膜17之上配置焊料19，在预定温度下进行加热并冷却，从而在将该焊料19熔化和固化之后，在这些表面上实施镀Au18而成为导体层16。
另外，对于除了所述导体层16以外露出到外部的背面导体层9、所述电极14以及作为通路导体15的一部分的垂直面15a的表面也依次被覆了镀Ni膜和镀Au膜。
通过所述所述方法，能够得到所述多片式配线基板20。
另外，通过沿着所述坯片层压体的背面24中的所述切断预定面26照射激光，从而能够得到在背面24侧也具有分割槽29的所述多片式配线基板20a。
最后，通过沿着所述分割槽28对所述多片式配线基板20实施剪断加工，从而能够得到单片化的多个配线基板1。另外，通过沿着所述分割槽28、29对所述多片式配线基板20a进行单片化也能够得到多个配线基板1。
根据如上所述的多片式配线基板20、20a，能够使各个配线基板1中的包含基板主体2的表面3的侧壁5实现薄壁化且能够使各配线基板1和产品区域21整体实现小型化，并且在使对相邻的每个配线基板1的表面3配置的焊料19熔化时，能够可靠地防止所述相邻的每个配线基板1的焊料19彼此以架桥状连接的问题。其结果，可靠地防止了电气的短路和针对各个配线基板1的分割不良等的问题。而且，通过沿着每个配线基板1的表面3的外周侧设置上所述陶瓷面7，从而抑制了被覆在所述导体层16的表面的所述镀膜17、18的电镀塌边，因此能够使应电阻焊接到该导体层16的上方的金属盖的电阻值恒定而可靠地进行焊接。
因此，在经由所述焊料19钎焊的金属框（环）的上方、或者所述导体层16上，通过电阻焊接等直接接合金属盖，从而能够可靠地密封相邻的每个配线基板1的腔体10。
图6是示出本发明的第2配线基板（封装）1a的斜视图，图7是图7中的Y部分的基于不同视角的在一部分中包含透视部分的斜视图。
如图6、图7所示，所述配线基板a具有：整体为板状且具有表面3和背面4的所述同样的基板主体2；在该基板主体2的表面3开口的所述同样的腔体10；以及包围该腔体10的四边的侧壁5。在腔体10的底面11设置有所述同样的底座13和电极14。
另外，在所述基板主体2中，表面3与背面4之间的高度（H：厚度）也为0.8mm以下，且夹在基板主体2的（外）侧面与腔体10的侧面12之间的四边的侧壁5的厚度（T）为0.3mm以下。
另外，在俯视时呈矩形框状的基板主体2的表面3，沿着作为腔体10的开口部侧的内周的四边，形成有所述同样的导体层16，在与该导体层16相邻的基板主体2的表面3的包含各角附近的每个四边的外周侧，沿着全周设置有俯视时整体呈框形状的陶瓷面7。
而且，如图6、图7所示，在基板主体2的各角处相邻的侧壁5、5之间设置有所述同样的圆弧面6，在每个该圆弧面6的下部形成有所述同样的凹形导体层8。该凹形导体层8分别与作为配线基板1a的外部连接端子的形成于背面4的四角侧的背面导体层34连接，且还构成用于导通一部分的背面导体层34与所述电极14之间的电路。该电路还包含水平贯通所述侧壁5的未图示的导体。
另外，在构成基板主体2的四边的侧壁5中的、俯视时的长边和短边的侧壁5、5间的内角部，形成有上端（一端）连接到所述导体层16的内侧面导体30。该内侧面导体30呈俯视时的截面为约4分之1圆的薄圆弧形状，且其下端（另一端）与贯通腔体10的底面11与基板主体2的背面4之间的截面为圆形的通路导体32连接，能够经由该通路导体32与所述背面导体层34导通。
另外，所述内侧面导体30和通路导体32也由所述同样的W或Mo等构成。另外，对于所述内侧面导体30，如后所述，沿着对上层侧的坯片进行冲孔加工而成为腔体10的贯通孔的一个角部附近的侧面，通过利用了负压的滴入印刷形成所述同样的导电浆料。
根据如上所述的配线基板1a，由于形成有上端连接于所述导体层16且沿着腔体10的侧面12、12间的角部截面薄的圆弧形状的内侧面导体30，因此能够使内设该内侧面导体30的基板主体2的侧壁5实现薄壁化，伴随于此使配线基板1a的整体也实现小型化。
另外，由于沿着形成于基板主体2的表面3的所述导体层16的外周侧的全周设置有框形状的陶瓷面7，因此当在用于得到多个配线基板1a的多片式配线基板的状态下，在使为了在形成于相邻的每个配线基板1a的表面3的导体层16之上钎焊金属框而配置的焊料层19熔化时，能够可靠地防止相邻的每个配线基板1的焊料19彼此以架桥状连接，能够可靠地防止针对各个配线基板1a的分割不良和电气短路等问题。或者，通过设置所述陶瓷面7，从而抑制被覆在导体层16的表面的所述镀膜17、18的电镀塌边，因此能够可靠地对应电阻焊接到该导体层16的上方的金属盖进行焊接。因此，通过将金属盖焊接到所述金属框的上方、以及在所述导体层16的上方直接焊接金属盖，从而能够可靠地密封每个配线基板1a的腔体10。
另外，所述内侧面导体30也可以形成于腔体10中的一个侧面12的水平方向上的中间。另外，所述配线基板1a也可以是如下的方式：在所述基板主体2的背面4也开口有所述同样的腔体，在该背面4中也具有所述同样的导体层16，且具有在所述背面4侧的腔体的侧面的角部露出的所述同样的内侧面导体。而且，在所述配线基板1a和所述背面4侧也具有腔体的方式中，也可以是一起设置有两个以上的将所述导体层16与背面导体层34连接的所述内侧面导体30的方式。
图8是示出用于得到多个所述配线基板1a的多片式配线基板40的俯视图，图9是沿着图8中的Z-Z线的箭头的垂直剖视图。
多片式配线基板40由与所述相同的陶瓷S构成，如图8所示，具有：俯视时将多个所述配线基板1a以纵横相邻而一起设置的产品区域41；位于该产品区域41的周围的俯视时呈矩形（长方形）框状的边缘部42；沿着在所述产品区域41内相邻的配线基板1a、1a彼此间的边界、以及在产品区域41中位于最外侧的配线基板1a与边缘部42之间的边界形成为俯视时呈格子框状的分割槽48。
如图9所示，所述配线基板1a、1a彼此间的边界、以及位于最外侧的配线基板1a与边缘部42之间的边界，分别是用该图中的虚线示出的切断预定面46，沿着该切断预定面46的上端部交叉的表面43，以俯视时呈格子状的方式形成有截面大致为V字形状的所述分割槽48。另外，在切断预定面46的下端部交叉的背面44也可以上下对称地形成分割槽。
另外，如图8所示，沿着在所述产品区域41内相邻的1a、1a彼此间的边界为设置的分割槽48，夹在露出到位于其两侧的每个配线基板1a的表面3的外周侧的带状的陶瓷面7、7之间。另外，在每个分割槽48与夹着该分割槽48的每一对陶瓷面7在俯视时正交的位置处，形成有贯通多片式配线基板40的表面43与背面44之间的截面圆形状的通孔47。在各通孔47的背面44侧，形成有在分割后被划分为四个所述凹形导体层8的圆筒形状的未图示的导体层。
而且，如图8、图9所示，在位于所述产品区域41内的多个配线基板1a各自中，沿着其表面3的全周形成有所述导体层16和陶瓷面7，露出到腔体10的侧面12的内侧面导体30的上端部与所述导体层16连接，该内侧面导体30的下端与上端面露出到腔体10的底面11的通路导体32连接，而且能够经由该通路导体32与位于背面44侧的一部分的背面导体层34导通。
为了得到如上所述的多片式配线基板40，通过以下的方法进行。
预先准备多个所述同样的坯片，在各坯片的每个预定位置处冲孔成通路孔和通孔47，在所得到的每个通路孔的内侧填充所述同样的导电浆料、或者涂布在内周面。
接着，在成为最上层的陶瓷层的坯片的上表面中的、除了以后成为边缘部42侧的周边部的整个面上印刷了所述同样的导电浆料之后，对每个以后成为腔体的位置实施冲孔加工而形成了贯通孔。另外，对包含所述腔体10的成为台阶部13的部分的、成为中层的陶瓷层的坯片也实施所述同样的冲孔加工而形成了贯通孔。而且，在成为最下层的陶瓷层的坯片的下表面，在每个以后成为背面导体层34的位置处通过印刷形成所述同样的导电浆料。
接着，将成为最上层的陶瓷层和中层的陶瓷层的两个坯片，以两者的各贯通孔连通的方式进行层压，从而如图10所示，形成了上层侧的坯片层压体36。另外，对于该坯片层压体36的每个贯通孔的一个角部，在沿着该层压体36的厚度方向施加了负压的状态下，进行了将所述同样的导电浆料搭乘到形成该负压的气流而进行印刷的、所谓的滴入印刷。
其结果，如图10所示，在所述坯片层压体36的每个贯通孔的角部形成了未烧制的内侧面导体30。另外，在图10中所示的下层侧的坯片38中，在每个通路孔39填充有未烧制的通路导体32，在该通路导体32的背面侧连接有未烧制的背面导体层34。
而且，如图10中的箭头所示，层压上层侧的坯片层压体36与下层侧的坯片38并进行压接，形成了大型的坯片层压体。在沿着该坯片层压体的表面43中的所述切断预定面46多次照射激光，对于已成型在表面的整体的所述导电浆料沿着所述切断预定面46形成了分割槽48时，优先去除沿着该分割槽48的两侧的所述导电浆料，从而对每个配线基板1a将多个所述金属化层16a形成在表面43侧。
另外，在所述层压和压接工序中，未烧制的金属化层16a与内侧面导体30与通路导体32与背面导体层34与在腔体10内的每个底座13上形成的所述电极14以能够彼此导通的方式连接。
并且，在预定的温度带下烧制了所述坯片层压体之后，依次浸渍到电解镀敷Ni和电解镀敷Au的电解池，在金属化层16a之上依次被覆镀Ni膜17和镀Au膜18，形成了导体层16。
另一方面，在配置所述焊料19时，在金属化层16a之上实施镀Ni，在该镀Ni膜17之上配置焊料19，在预定温度下进行加热并冷却，从而在将该焊料19熔化和固化之后，在这些表面实施镀Au18而形成了所述同样的导体层16。
另外，对于所述导体层16以外露出到外部的背面导体层34、所述电极14、内侧面导体30以及通路导体32的表面（露出面）也依次被覆了镀Ni膜和镀Au膜。
通过如上所述的方法，能够得到所述多片式配线基板40。
另外，通过沿着所述坯片层压体的背面44中的所述切断预定面46照射激光，从而能够得到在背面44侧也上下对称地具有其他的分割槽的所述多片式配线基板。
最后，通过沿着所述分割槽48对所述多片式配线基板40实施剪断加工，从而能够得到单片化的多个配线基板1a。
根据如上所述的多片式配线基板40，能够使各个配线基板1a中的包含基板主体2的表面3的侧壁5实现薄壁化且能够使各配线基板1和产品区域41整体实现小型化，并且在使配置于相邻的每个配线基板1a的表面3的焊料19熔化时，能够可靠地防止所述相邻的每个配线基板1a的焊料19彼此连接成架桥状的问题。其结果，可靠地防止了电气短路和针对各个配线基板1a的分割不良等的问题。而且，通过沿着每个配线基板1a的表面3的外周侧的全周设置所述陶瓷面7，从而抑制被覆在所述导体层16的表面的所述镀膜17、18的电镀塌边，因此能够使应电阻焊接到该导体层16的上方的金属盖的电阻值恒定而可靠地进行焊接。因此，在通过所述焊料19进行了钎焊的金属框（环）的上方通过电阻焊接等接合金属盖，或者所述导体层16上直接通过电阻焊接等接合金属盖，从而能够可靠地密封相邻的每个配线基板1a的腔体10。
本发明不限定于以上说明的各方式。
例如，所述基板主体2和边缘部22等的陶瓷S，也可以是氧化铝以外的莫来石或氮化铝等高温烧制陶瓷、或者玻璃陶瓷等低温烧制陶瓷。在后者的陶瓷的情况下，对于所述通路导体15或导体层16等导体，可以应用Ag或Cu等。
另外，也可以省略配置于所述配线基板1、1a的每个角上的凹陷的圆弧面6和凹形导体层8，相应地也可以省略多片式配线基板20、40的所述通孔27。
而且，也可以是如下所述的方式：在所述配线基板1的表面3，在与各圆弧面6相邻的四个角部，也露出有所述陶瓷面7。也可以将该方式的陶瓷面7作为在每个配线基板1的表面3具有的多片式配线基板20。
另外，除了42合金或可伐合金等的金属盖以外，也可以在配置于所述配线基板1、1a的导体层16的最上层的焊料层19的上方钎焊陶瓷制的盖，从而密封安装于腔体10内的电子部件。
另外，所述配线基板也可以是俯视时呈正方形的方式，也可以是使所述多片式配线基板的表面和背面、该多片式配线基板的产品区域在俯视时呈正方形的方式。
产业上的可利用性
根据本发明，能够可靠地提供小型化以及使包围腔体的侧壁实现薄壁化且使整体实现小型化的陶瓷制的配线基板，并且能够可靠地提供如下的多片式配线基板：一起设置有多个该配线基板且很难产生在接合金属框时焊料彼此连接成架桥状的问题等，其中该焊料配置于在相邻的每个配线基板的表面形成的导体层彼此之上。
标号说明
1、1a………………配线基板
2……………………基板主体
3、23、43…………表面
4、24、44…………背面
7……………………陶瓷面
10……………………腔体
11……………………腔体的底面
12……………………腔体的侧面
15……………………通路导体
15a…………………通路导体的一部分
16……………………导体层
20、20a、40………多片式配线基板
21、41………………产品区域
22、42………………边缘部
26、46………………切断预定面（边界）
28、29、48…………分割槽
30……………………内侧面导体层
S………………陶瓷
H………………高度
T………………厚度
Claims (3)
1.一种配线基板，具有：
基板主体，由板状的陶瓷构成，具有表面和背面，该表面与该背面之间的高度为0.8mm以下；
腔体，在所述基板主体的表面开口；以及
侧壁，使所述腔体的侧面与基板主体的侧面之间的厚度成为0.3mm以下，
所述配线基板的特征在于，具有：
俯视时呈框形状的导体层，形成于所述基板主体的表面且以包围所述腔体的开口部的方式形成；
俯视时呈框形状的陶瓷面，与所述导体层相邻且沿着所述基板主体的表面的外周侧设置；以及
通路导体，沿着所述腔体的侧面中的该腔体的底面与所述表面之间形成于所述基板主体内，一部分露出到所述腔体的侧面，在一端侧与所述导体层连接。
2.一种配线基板，具有：
基板主体，由板状的陶瓷构成，具有表面和背面，该表面与该背面之间的高度为0.8mm以下；
腔体，在所述基板主体的表面开口；以及
侧壁，使所述腔体的侧面与基板主体的侧面之间的厚度成为0.3mm以下，
所述配线基板的特征在于，具有：
俯视时呈框形状的导体层，形成于所述基板主体的表面且以包围所述腔体的开口部的方式形成；
俯视时呈框形状的陶瓷面，与所述导体层相邻且沿着所述基板主体的表面的外周侧设置；以及
内侧面导体，形成于所述腔体的底面与所述表面之间的该腔体的侧面，在一端侧与所述导体层连接。
3.一种多片式配线基板，其特征在于，具有：
将权利要求1或2所述的多个配线基板以纵横相邻而一起设置的产品区域；
俯视时呈矩形框状的边缘部，与所述配线基板相同地由陶瓷构成，位于所述产品区域的周围；以及
分割槽，沿着在相邻的配线基板彼此的表面侧相邻的所述陶瓷面彼此间的边界、以及在俯视时位于所述产品区域的最外侧的配线基板的所述陶瓷面与所述边缘部之间的表面侧的边界而形成。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011285230 | 2011-12-27 | ||
| JP2011-285230 | 2011-12-27 | ||
| PCT/JP2012/083446 WO2013099854A1 (ja) | 2011-12-27 | 2012-12-25 | 配線基板および多数個取り配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103703871A true CN103703871A (zh) | 2014-04-02 |
Family
ID=48697339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280036832.8A Pending CN103703871A (zh) | 2011-12-27 | 2012-12-25 | 配线基板和多片式配线基板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9215802B2 (zh) |
| JP (1) | JPWO2013099854A1 (zh) |
| KR (1) | KR20140109849A (zh) |
| CN (1) | CN103703871A (zh) |
| WO (1) | WO2013099854A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106688091A (zh) * | 2014-09-26 | 2017-05-17 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
| CN111599790A (zh) * | 2020-05-13 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 陶瓷无引线片式封装外壳 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016072606A (ja) * | 2014-09-30 | 2016-05-09 | 日本特殊陶業株式会社 | 配線基板および多数個取り配線基板 |
| CN105471405B (zh) * | 2014-09-30 | 2018-08-28 | 日本特殊陶业株式会社 | 布线基板及多连片式布线基板 |
| JP6450612B2 (ja) * | 2015-03-11 | 2019-01-09 | 日本特殊陶業株式会社 | 電子部品装置およびその製造方法 |
| JP6499886B2 (ja) * | 2015-03-11 | 2019-04-10 | 田中貴金属工業株式会社 | 電子部品封止用キャップ |
| KR101983630B1 (ko) | 2016-01-22 | 2019-05-29 | 쿄세라 코포레이션 | 전자 부품 수납용 패키지, 멀티피스 배선 기판, 전자 장치 및 전자 모듈 |
| KR102021800B1 (ko) * | 2016-04-22 | 2019-09-17 | 쿄세라 코포레이션 | 멀티피스 배선기판, 배선기판 및 멀티피스 배선기판의 제조 방법 |
| JP2018060989A (ja) * | 2016-10-04 | 2018-04-12 | 日本特殊陶業株式会社 | 枠体部材、発光装置、およびこれらの製造方法 |
| JP2018060988A (ja) * | 2016-10-04 | 2018-04-12 | 日本特殊陶業株式会社 | 蓋部材、発光装置、およびこれらの製造方法 |
| WO2019065724A1 (ja) * | 2017-09-27 | 2019-04-04 | 京セラ株式会社 | 多数個取り配線基板、電子部品収納用パッケージ、電子装置、および電子モジュール |
| JP6550516B1 (ja) * | 2018-09-18 | 2019-07-24 | レノボ・シンガポール・プライベート・リミテッド | パネル、ｐｃｂおよびｐｃｂの製造方法 |
| JP7382279B2 (ja) * | 2020-05-21 | 2023-11-16 | 日本特殊陶業株式会社 | 多数個取り配線基板および配線基板 |
| CN112447611B (zh) * | 2020-09-28 | 2022-05-31 | 中国电子科技集团公司第二十九研究所 | 一种局部镀金围框结构及其加工方法 |
| KR20240100092A (ko) | 2022-12-22 | 2024-07-01 | 주식회사 삼주공업 | 자동차 ecu용 방열시트 및 이의 제조방법 |
| CN117062304B (zh) * | 2023-10-10 | 2024-04-05 | 荣耀终端有限公司 | 电子设备及电子设备的制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
| US6774748B1 (en) * | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
| US20080174006A1 (en) * | 2007-01-19 | 2008-07-24 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009170499A (ja) * | 2008-01-11 | 2009-07-30 | Ngk Spark Plug Co Ltd | パッケージ |
| JP2011165899A (ja) * | 2010-02-10 | 2011-08-25 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
| CN102185580A (zh) * | 2010-01-18 | 2011-09-14 | 精工爱普生株式会社 | 电子装置、基板的制造方法以及电子装置的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5346751A (en) * | 1988-12-19 | 1994-09-13 | W. R. Grace & Co.-Conn. | Electronic package using closed pore composites |
| JP2004165501A (ja) * | 2002-11-14 | 2004-06-10 | Alps Electric Co Ltd | 回路モジュール |
| JP2005286273A (ja) * | 2004-03-31 | 2005-10-13 | Sohki:Kk | 回路基板、回路基板の製造方法、電子デバイス、電子デバイスの製造方法 |
| JP5355246B2 (ja) * | 2009-06-25 | 2013-11-27 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
-
2012
- 2012-12-25 US US14/234,604 patent/US9215802B2/en not_active Expired - Fee Related
- 2012-12-25 CN CN201280036832.8A patent/CN103703871A/zh active Pending
- 2012-12-25 JP JP2013518604A patent/JPWO2013099854A1/ja active Pending
- 2012-12-25 KR KR1020147001556A patent/KR20140109849A/ko not_active Application Discontinuation
- 2012-12-25 WO PCT/JP2012/083446 patent/WO2013099854A1/ja active Application Filing
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000068414A (ja) * | 1998-08-24 | 2000-03-03 | Ngk Spark Plug Co Ltd | リードレスパッケージの製造方法 |
| US6774748B1 (en) * | 1999-11-15 | 2004-08-10 | Nec Corporation | RF package with multi-layer substrate having coplanar feed through and connection interface |
| US20080174006A1 (en) * | 2007-01-19 | 2008-07-24 | Oki Electric Industry Co., Ltd. | Semiconductor device and method of manufacturing the same |
| JP2009170499A (ja) * | 2008-01-11 | 2009-07-30 | Ngk Spark Plug Co Ltd | パッケージ |
| CN102185580A (zh) * | 2010-01-18 | 2011-09-14 | 精工爱普生株式会社 | 电子装置、基板的制造方法以及电子装置的制造方法 |
| JP2011165899A (ja) * | 2010-02-10 | 2011-08-25 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106688091A (zh) * | 2014-09-26 | 2017-05-17 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
| US10157753B2 (en) | 2014-09-26 | 2018-12-18 | Kyocera Corporation | Wiring board, electronic device, and electronic module |
| CN106688091B (zh) * | 2014-09-26 | 2020-03-13 | 京瓷株式会社 | 布线基板、电子装置以及电子模块 |
| CN111599790A (zh) * | 2020-05-13 | 2020-08-28 | 中国电子科技集团公司第十三研究所 | 陶瓷无引线片式封装外壳 |
| CN111599790B (zh) * | 2020-05-13 | 2021-12-24 | 中国电子科技集团公司第十三研究所 | 陶瓷无引线片式封装外壳 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20140174803A1 (en) | 2014-06-26 |
| US9215802B2 (en) | 2015-12-15 |
| JPWO2013099854A1 (ja) | 2015-05-07 |
| KR20140109849A (ko) | 2014-09-16 |
| WO2013099854A1 (ja) | 2013-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103703871A (zh) | 配线基板和多片式配线基板 | |
| JP3915992B2 (ja) | 面実装型電子部品の製造方法 | |
| KR101630547B1 (ko) | 세라믹 패키지 | |
| TWI604572B (zh) | 陶瓷封裝體、電子零件裝置及其製造方法 | |
| JP2002026184A (ja) | 半導体装置およびその製造方法 | |
| JP4676964B2 (ja) | 多数個取り基板 | |
| JP2017195316A (ja) | セラミックパッケージおよびその製造方法 | |
| JP2017076698A (ja) | 配線基板およびその製造方法 | |
| JP4384339B2 (ja) | 連結セラミック配線基板の製造方法、および配線基板の製造方法。 | |
| JP4605945B2 (ja) | 多数個取り配線基板、電子装置の製造方法 | |
| JP7122939B2 (ja) | 配線基板およびその製造方法 | |
| JP2004289470A (ja) | 圧電振動子収納用パッケージ | |
| EP4333044A1 (en) | Substrate, package, electronic component, and light emitting device | |
| JP6321477B2 (ja) | 電子部品収納用パッケージ、パッケージ集合体および電子部品収納用パッケージの製造方法 | |
| JPH09172102A (ja) | 電子部品パッケージ用セラミックリッド及びその製造方法 | |
| JP4749165B2 (ja) | 多数個取り配線基板 | |
| JP3164802B1 (ja) | 電子部品収納用パッケージ | |
| JP2006179847A (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP6758105B2 (ja) | 多数個取り配線基板 | |
| JP2005285865A (ja) | 多数個取り配線基板 | |
| JP2004147110A (ja) | 圧電振動子収納用パッケージ | |
| JP2002170895A (ja) | 電子部品収納用パッケージおよびその封止方法 | |
| JP2004140111A (ja) | 配線基板 | |
| TWI244744B (en) | Flat package for circuit components having soldered metallic contact terminal blocks with lateral surface and process of fabricating the same | |
| JP3872400B2 (ja) | 電子部品収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140402 |