JP2002043755A - プリント配線板及びプリント配線板の製造方法 - Google Patents
プリント配線板及びプリント配線板の製造方法Info
- Publication number
- JP2002043755A JP2002043755A JP2000221348A JP2000221348A JP2002043755A JP 2002043755 A JP2002043755 A JP 2002043755A JP 2000221348 A JP2000221348 A JP 2000221348A JP 2000221348 A JP2000221348 A JP 2000221348A JP 2002043755 A JP2002043755 A JP 2002043755A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- wiring board
- chip
- capacitor
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 ループインダクタンスを低減できるプリント
配線板及びプリント配線板の製造方法を提供する。 【解決手段】 プリント配線板１０内にチップコンデン
サ２０Ａを配置するため、ＩＣチップ９０とチップコン
デンサ２０Ａとの距離が短くなり、ループインダクタン
スを低減することができる。また、厚いコア基板３０内
にチップコンデンサ２０Ａ、チップ抵抗２０Ｂ、チップ
コイル２０Ｃを収容するためプリント配線板を厚くする
ことがない。コア基板３０内にチップ抵抗２０Ｂ、チッ
プコイル２０Ｃを収容するため、プリント配線板の高集
積化を実現できる。
配線板及びプリント配線板の製造方法を提供する。 【解決手段】 プリント配線板１０内にチップコンデン
サ２０Ａを配置するため、ＩＣチップ９０とチップコン
デンサ２０Ａとの距離が短くなり、ループインダクタン
スを低減することができる。また、厚いコア基板３０内
にチップコンデンサ２０Ａ、チップ抵抗２０Ｂ、チップ
コイル２０Ｃを収容するためプリント配線板を厚くする
ことがない。コア基板３０内にチップ抵抗２０Ｂ、チッ
プコイル２０Ｃを収容するため、プリント配線板の高集
積化を実現できる。
Description
【０００１】
【発明の属する技術分野】ＩＣチップなどの電子部品を
載置するプリント配線板に関し、特にコンデンサ、抵抗
及びコイルを内蔵するプリント配線板に関するのもであ
る。
載置するプリント配線板に関し、特にコンデンサ、抵抗
及びコイルを内蔵するプリント配線板に関するのもであ
る。
【０００２】
【従来の技術】通常、コンピュータ内部においては、電
源とＩＣチップ間の配線距離が長く、この配線部分のル
ープインダクタンスは非常に大きいものとなっている。
このため、高速動作時のＩＣ駆動電圧の変動も大きくな
り、ＩＣの誤動作の原因となり得る。また、電源電圧を
安定化させることも困難である。このため、電源供給の
補助として、コンデンサをプリント配線板の表面に実装
している。即ち、電圧変動となるループインダクタンス
は、図２６（Ａ）に示す電源からプリント配線板３００
内の電源線を介してＩＣチップ２７０の電源端子２７２
Ｐまでの配線長、及び、ＩＣチップ２７０のアース端子
２７２Ｅから電源からプリント配線板３００内のアース
線を介して電源までの配線長に依存する。また、逆方向
の電流が流れる配線同志、例えば、電源線とアース線と
の間隔を狭くすることでループインダクタンスを低減で
きる。このため、図２６（Ｂ）に示すように、プリント
配線板３００にチップコンデンサ２９８を表面実装する
ことで、ＩＣチップ２７０と電源供給源となるチップコ
ンデンサ２９２とを結んでいるプリント配線板３００内
の電源線とアース線との配線長を短くするとともに、配
線間隔を狭くすることで、ループインダクタンスを低減
することが行われていた。
源とＩＣチップ間の配線距離が長く、この配線部分のル
ープインダクタンスは非常に大きいものとなっている。
このため、高速動作時のＩＣ駆動電圧の変動も大きくな
り、ＩＣの誤動作の原因となり得る。また、電源電圧を
安定化させることも困難である。このため、電源供給の
補助として、コンデンサをプリント配線板の表面に実装
している。即ち、電圧変動となるループインダクタンス
は、図２６（Ａ）に示す電源からプリント配線板３００
内の電源線を介してＩＣチップ２７０の電源端子２７２
Ｐまでの配線長、及び、ＩＣチップ２７０のアース端子
２７２Ｅから電源からプリント配線板３００内のアース
線を介して電源までの配線長に依存する。また、逆方向
の電流が流れる配線同志、例えば、電源線とアース線と
の間隔を狭くすることでループインダクタンスを低減で
きる。このため、図２６（Ｂ）に示すように、プリント
配線板３００にチップコンデンサ２９８を表面実装する
ことで、ＩＣチップ２７０と電源供給源となるチップコ
ンデンサ２９２とを結んでいるプリント配線板３００内
の電源線とアース線との配線長を短くするとともに、配
線間隔を狭くすることで、ループインダクタンスを低減
することが行われていた。
【０００３】
【発明が解決しようとする課題】しかしながら、ＩＣ駆
動電圧変動の原因となる電圧降下の大きさは周波数に依
存する。このため、ＩＣチップの駆動周波数の増加に伴
い、図２６（Ｂ）を参照して上述したようにチップコン
デンサを表面に実装させてもなおループインダクタンス
を低減できず、ＩＣ駆動電圧の変動を十分に抑えること
が難しくなった。
動電圧変動の原因となる電圧降下の大きさは周波数に依
存する。このため、ＩＣチップの駆動周波数の増加に伴
い、図２６（Ｂ）を参照して上述したようにチップコン
デンサを表面に実装させてもなおループインダクタンス
を低減できず、ＩＣ駆動電圧の変動を十分に抑えること
が難しくなった。
【０００４】本発明は上述した課題を解決するためなさ
れたものであり、その目的とするところは、ループイン
ダクタンスを低減できるプリント配線板及びプリント配
線板の製造方法を提供することにある。
れたものであり、その目的とするところは、ループイン
ダクタンスを低減できるプリント配線板及びプリント配
線板の製造方法を提供することにある。
【０００５】また、本発明の目的とするところは、高集
積化を達成できるプリント配線板及びプリント配線板の
製造方法を提供することにある。
積化を達成できるプリント配線板及びプリント配線板の
製造方法を提供することにある。
【０００６】
【課題を解決するための手段】請求項１〜６のプリント
配線板の製造方法では、コア基板内にチップコンデンサ
を収容することが可能となり、ループインダクタンスを
低減させたプリント配線板を提供できる。また、コア基
板内に抵抗及びコイルを収容することが可能となり、プ
リント配線板の高集積化を実現できる。更に、コンデン
サと抵抗との間の配線距離を短縮することが可能とな
る。
配線板の製造方法では、コア基板内にチップコンデンサ
を収容することが可能となり、ループインダクタンスを
低減させたプリント配線板を提供できる。また、コア基
板内に抵抗及びコイルを収容することが可能となり、プ
リント配線板の高集積化を実現できる。更に、コンデン
サと抵抗との間の配線距離を短縮することが可能とな
る。
【０００７】コア基板上に層間樹脂絶縁層を設けて、該
層間樹脂絶縁層にバイアホールもしくはスルーホールを
施して、導電層である導体回路を形成するビルドアップ
法によって形成する回路を意味している。それらには、
セミアディティブ法、フルアディティブ法のいずれかを
用いることができる。
層間樹脂絶縁層にバイアホールもしくはスルーホールを
施して、導電層である導体回路を形成するビルドアップ
法によって形成する回路を意味している。それらには、
セミアディティブ法、フルアディティブ法のいずれかを
用いることができる。
【０００８】請求項７では、プリント配線板内にコンデ
ンサを配置するため、ＩＣチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、厚みの厚いコア基板内にコンデンサ、抵抗
及びコイルを収容するためプリント配線板を厚くするこ
とがない。
ンサを配置するため、ＩＣチップとコンデンサとの距離
が短くなり、ループインダクタンスを低減することがで
きる。また、厚みの厚いコア基板内にコンデンサ、抵抗
及びコイルを収容するためプリント配線板を厚くするこ
とがない。
【０００９】コア基板上に層間樹脂絶縁層を設けて、該
層間樹脂絶縁層にバイアホールもしくはスルーホールを
施して、導電層である導体回路を形成するビルドアップ
法によって形成する回路を意味している。それらには、
セミアディティブ法、フルアディティブ法のいずれかを
用いることができる。
層間樹脂絶縁層にバイアホールもしくはスルーホールを
施して、導電層である導体回路を形成するビルドアップ
法によって形成する回路を意味している。それらには、
セミアディティブ法、フルアディティブ法のいずれかを
用いることができる。
【００１０】空隙には、樹脂を充填させることが望まし
い。コンデンサ、抵抗もしくはコイル、コア基板間の空
隙をなくすことによって、内蔵されたコンデンサ抵抗も
しくはコイルが、挙動することが小さくなるし、コンデ
ンサを起点とする応力が発生したとしても、該充填され
た樹脂により緩和することができる。また、該樹脂に
は、コンデンサとコア基板との接着やマイグレーション
の低下させるという効果も有する。
い。コンデンサ、抵抗もしくはコイル、コア基板間の空
隙をなくすことによって、内蔵されたコンデンサ抵抗も
しくはコイルが、挙動することが小さくなるし、コンデ
ンサを起点とする応力が発生したとしても、該充填され
た樹脂により緩和することができる。また、該樹脂に
は、コンデンサとコア基板との接着やマイグレーション
の低下させるという効果も有する。
【００１１】請求項８〜９では、チップコンデンサ、抵
抗及びコイルの電極の被覆層から、少なくとも一部が露
出してプリント配線板に収容し、被覆層から露出した電
極にめっきにより電気的接続を取ってある。このとき、
被覆層から露出した金属は、主成分がＣｕであるもので
あることが望ましい。その理由としては露出した金属
に、めっきで金属層を形成しても接続性が高くなり、接
続抵抗を低減することができる。
抗及びコイルの電極の被覆層から、少なくとも一部が露
出してプリント配線板に収容し、被覆層から露出した電
極にめっきにより電気的接続を取ってある。このとき、
被覆層から露出した金属は、主成分がＣｕであるもので
あることが望ましい。その理由としては露出した金属
に、めっきで金属層を形成しても接続性が高くなり、接
続抵抗を低減することができる。
【００１２】コンデンサの電極の金属膜には、銅、ニッ
ケル、貴金属のいずれかの金属が配設されているものが
望ましい。内蔵したコンデンサにスズや亜鉛などの層
は、バイアホールとの接続部におけるマイグレーション
を誘発しやすいからである。故に、マイグレーションの
発生を防止することもできる。
ケル、貴金属のいずれかの金属が配設されているものが
望ましい。内蔵したコンデンサにスズや亜鉛などの層
は、バイアホールとの接続部におけるマイグレーション
を誘発しやすいからである。故に、マイグレーションの
発生を防止することもできる。
【００１３】請求項１０では、チップコンデンサ、抵抗
及びコイルの電極にめっき膜を被覆して、プリント配線
板に収容し、めっき膜を設けた電極にめっきにより電気
的接続を取ってある。めっき膜を設けた電極にめっきに
より電気的接続を取るため、密着性が高く、電極とバイ
アホールとの接続信頼性を高めることができる。また、
マイグレーションの発生を防止することもできる。
及びコイルの電極にめっき膜を被覆して、プリント配線
板に収容し、めっき膜を設けた電極にめっきにより電気
的接続を取ってある。めっき膜を設けた電極にめっきに
より電気的接続を取るため、密着性が高く、電極とバイ
アホールとの接続信頼性を高めることができる。また、
マイグレーションの発生を防止することもできる。
【００１４】
【発明の実施の形態】以下、本発明の実施形態について
図を参照して説明する。先ず、本発明の第１実施形態に
係るプリント配線板の構成について図７、図８を参照し
て説明する。図７は、プリント配線板１０の断面を示
し、図８は、図７に示すプリント配線板１０にＩＣチッ
プ９０を搭載し、ドータボード９４側へ取り付けた状態
を示している。
図を参照して説明する。先ず、本発明の第１実施形態に
係るプリント配線板の構成について図７、図８を参照し
て説明する。図７は、プリント配線板１０の断面を示
し、図８は、図７に示すプリント配線板１０にＩＣチッ
プ９０を搭載し、ドータボード９４側へ取り付けた状態
を示している。
【００１５】図７に示すようにプリント配線板１０は、
チップコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップ
コイル２０Ｃと、チップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを収容するコア基板３０
と、ビルドアップ層８０Ａ、８０Ｂを構成する層間樹脂
絶縁層４０、６０とからなる。層間樹脂絶縁層４０に
は、バイアホール４６及び導体回路４８が形成され、層
間樹脂絶縁層６０には、バイアホール６６及び導体回路
６８が形成されている。
チップコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップ
コイル２０Ｃと、チップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを収容するコア基板３０
と、ビルドアップ層８０Ａ、８０Ｂを構成する層間樹脂
絶縁層４０、６０とからなる。層間樹脂絶縁層４０に
は、バイアホール４６及び導体回路４８が形成され、層
間樹脂絶縁層６０には、バイアホール６６及び導体回路
６８が形成されている。
【００１６】チップコンデンサ２０Ａは、図１５（Ａ）
に示すように第１電極２１と第２電極２２と、該第１、
第２電極に挟まれた誘電体２３とから成り、該誘電体２
３には、第１電極２１側に接続された第１導電膜２４
と、第２電極２２側に接続された第２導電膜２５とが複
数枚対向配置されている。第１電極２１、第２電極２２
の表面には、被覆層２６が被覆されている。同様に、チ
ップ抵抗２０Ｂ、チップコイル２０Ｃは、図１５
（Ｂ）、図１５（Ｃ）に示すように第１電極２１と第２
電極２２とが備えられ、第１電極２１、第２電極２２の
表面には、被覆層２６が被覆されている。
に示すように第１電極２１と第２電極２２と、該第１、
第２電極に挟まれた誘電体２３とから成り、該誘電体２
３には、第１電極２１側に接続された第１導電膜２４
と、第２電極２２側に接続された第２導電膜２５とが複
数枚対向配置されている。第１電極２１、第２電極２２
の表面には、被覆層２６が被覆されている。同様に、チ
ップ抵抗２０Ｂ、チップコイル２０Ｃは、図１５
（Ｂ）、図１５（Ｃ）に示すように第１電極２１と第２
電極２２とが備えられ、第１電極２１、第２電極２２の
表面には、被覆層２６が被覆されている。
【００１７】図８に示すように上側のビルドアップ層８
０Ａのバイアホール６６には、ＩＣチップ９０のパッド
９２Ｓ１、９２Ｓ２、９２Ｐ１，９２Ｐ２へ接続するた
めのバンプ７６が形成されている。一方、下側のビルド
アップ層８０Ｂのバイアホール６６には、ドータボード
９４のパッド９６Ｓ１、９６Ｓ２、９６Ｐ１、９６Ｐ２
へ接続するためのバンプ７６が配設されている。コア基
板３０にはスルーホール３６が形成されている。
０Ａのバイアホール６６には、ＩＣチップ９０のパッド
９２Ｓ１、９２Ｓ２、９２Ｐ１，９２Ｐ２へ接続するた
めのバンプ７６が形成されている。一方、下側のビルド
アップ層８０Ｂのバイアホール６６には、ドータボード
９４のパッド９６Ｓ１、９６Ｓ２、９６Ｐ１、９６Ｐ２
へ接続するためのバンプ７６が配設されている。コア基
板３０にはスルーホール３６が形成されている。
【００１８】ＩＣチップ９０の信号用のパッド９２Ｓ２
は、バンプ７６−導体回路６８−バイアホール６６−ス
ルーホール３６−バイアホール６６−バンプ７６を介し
て、ドータボード９４の信号用のパッド９６Ｓ２に接続
されている。一方、ＩＣチップ９０の信号用のパッド９
２Ｓ１は、バンプ７６−バイアホール６６−スルーホー
ル３６−バイアホール６６−バンプ７６を介して、ドー
タボード９４の信号用のパッド９６Ｓ１に接続されてい
る。
は、バンプ７６−導体回路６８−バイアホール６６−ス
ルーホール３６−バイアホール６６−バンプ７６を介し
て、ドータボード９４の信号用のパッド９６Ｓ２に接続
されている。一方、ＩＣチップ９０の信号用のパッド９
２Ｓ１は、バンプ７６−バイアホール６６−スルーホー
ル３６−バイアホール６６−バンプ７６を介して、ドー
タボード９４の信号用のパッド９６Ｓ１に接続されてい
る。
【００１９】ＩＣチップ９０の電源用パッド９２Ｐ１
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０Ａの第１
電極２１へ接続されている。一方、ドータボード９４の
電源用パッド９６Ｐ１は、バンプ７６−バイアホール６
６−スルーホール３６−導体回路４８−バイアホール４
６を介してチップコンデンサ２０Ａの第１電極２１へ接
続されている。
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０Ａの第１
電極２１へ接続されている。一方、ドータボード９４の
電源用パッド９６Ｐ１は、バンプ７６−バイアホール６
６−スルーホール３６−導体回路４８−バイアホール４
６を介してチップコンデンサ２０Ａの第１電極２１へ接
続されている。
【００２０】ＩＣチップ９０の電源用パッド９２Ｐ２
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０Ａの第２
電極２２へ接続されている。一方、ドータボード９４の
電源用パッド９６Ｐ２は、バンプ７６−バイアホール６
６−スルーホール３６−導体回路４８−バイアホール４
６を介してチップコンデンサ２０Ａの第２電極２２へ接
続されている。なお、チップ抵抗２０Ｂ、チップコイル
２０Ｃの電極２１、２２に対しても同様に接続を取って
ある。
は、バンプ７６−バイアホール６６−導体回路４８−バ
イアホール４６を介してチップコンデンサ２０Ａの第２
電極２２へ接続されている。一方、ドータボード９４の
電源用パッド９６Ｐ２は、バンプ７６−バイアホール６
６−スルーホール３６−導体回路４８−バイアホール４
６を介してチップコンデンサ２０Ａの第２電極２２へ接
続されている。なお、チップ抵抗２０Ｂ、チップコイル
２０Ｃの電極２１、２２に対しても同様に接続を取って
ある。
【００２１】本実施形態のプリント配線板１０では、Ｉ
Ｃチップ９０の直下にチップコンデンサ２０Ａを配置す
るため、ＩＣチップとコンデンサとの距離が短くなり、
電力を瞬時的にＩＣチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
Ｃチップ９０の直下にチップコンデンサ２０Ａを配置す
るため、ＩＣチップとコンデンサとの距離が短くなり、
電力を瞬時的にＩＣチップ側へ供給することが可能にな
る。即ち、ループインダクタンスを決定するループ長さ
を短縮することができる。
【００２２】更に、チップコンデンサ２０Ａを避けてス
ルーホール３６を設けてある。このため、コンデンサに
信号を通過させた際に発生する高誘電体によるインピー
ダンス不連続による反射、及び、高誘電体通過による伝
搬遅延を防ぐことができる。
ルーホール３６を設けてある。このため、コンデンサに
信号を通過させた際に発生する高誘電体によるインピー
ダンス不連続による反射、及び、高誘電体通過による伝
搬遅延を防ぐことができる。
【００２３】更に、コア基板３０内にチップ抵抗２０
Ｂ、チップコイル２０Ｃを収容することが可能となり、
プリント配線板の高集積化を実現できる。そして、コン
デンサ、抵抗、コイルの間の配線距離を短縮することが
可能となり、配線の電送速度を高めることができる。ま
た、厚さの厚いコア基板３０内にチップコンデンサ２０
Ａ、チップ抵抗２０Ｂ、チップコイル２０Ｃを収容する
ため、プリント配線板の厚さを薄く形成することができ
る。
Ｂ、チップコイル２０Ｃを収容することが可能となり、
プリント配線板の高集積化を実現できる。そして、コン
デンサ、抵抗、コイルの間の配線距離を短縮することが
可能となり、配線の電送速度を高めることができる。ま
た、厚さの厚いコア基板３０内にチップコンデンサ２０
Ａ、チップ抵抗２０Ｂ、チップコイル２０Ｃを収容する
ため、プリント配線板の厚さを薄く形成することができ
る。
【００２４】なお、コア基板にセラミックやＡＩＮなど
の基板を用いることはできなかった。該基板は外形加工
性が悪く、コンデンサを収容することができないことが
あり、樹脂で充填させても空隙が生じてしまうためであ
る。
の基板を用いることはできなかった。該基板は外形加工
性が悪く、コンデンサを収容することができないことが
あり、樹脂で充填させても空隙が生じてしまうためであ
る。
【００２５】ひき続き、図７を参照して上述したプリン
ト配線板の製造方法について、図１〜図６を参照して説
明する。片面に金属膜４１を積層した樹脂フィルム４０
αを用意する（図１（Ａ））。この樹脂フィルム４０α
としては、エポキシ、ＢＴ、ポリイミド、オレフィン等
の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂と
の混合物を用いることができる。この金属膜４１をパタ
ーンエッチングして所定の回路パターン４２を形成する
（図１（Ｂ））。次に、樹脂フィルム４０αの下面の回
路パターン４２にチップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを半田、導電性ペースト
等の接着材料３４を介して接着する（図１（Ｃ））。
ト配線板の製造方法について、図１〜図６を参照して説
明する。片面に金属膜４１を積層した樹脂フィルム４０
αを用意する（図１（Ａ））。この樹脂フィルム４０α
としては、エポキシ、ＢＴ、ポリイミド、オレフィン等
の熱硬化性樹脂、又は、熱硬化性樹脂と熱可塑性樹脂と
の混合物を用いることができる。この金属膜４１をパタ
ーンエッチングして所定の回路パターン４２を形成する
（図１（Ｂ））。次に、樹脂フィルム４０αの下面の回
路パターン４２にチップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを半田、導電性ペースト
等の接着材料３４を介して接着する（図１（Ｃ））。
【００２６】一方、チップコンデンサ、チップ抵抗、チ
ップコイルを収容するキャビティ３１を穿設したコア基
板用積層板３０αを用意する（図１（Ｃ））。キャビテ
ィ３１は、ザグリ、通孔を形成したプリプレグと通孔を
形成していないプリプレグとの接合、又は、射出成形に
より形成する。このコア基板用積層板３０αとしては、
エポキシ樹脂を含浸させたプリプレグを積層してなる積
層板を用いることができる。エポキシ以外でも、ＢＴ、
フェノール樹脂あるいはガラスクロスなどの強化材を含
有しているもの等、一般的にプリント配線板で使用され
るものを用い得る。なお、ガラスクロスなどの心材を有
しない樹脂基板を用いることもできる。そして、チップ
コンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル
２０Ｃを取り付けた樹脂フィルム４０α、コア基板用樹
脂積層板３０α、更に、もう１枚の樹脂フィルム４０α
を積層してからプレスする（図１（Ｄ））。
ップコイルを収容するキャビティ３１を穿設したコア基
板用積層板３０αを用意する（図１（Ｃ））。キャビテ
ィ３１は、ザグリ、通孔を形成したプリプレグと通孔を
形成していないプリプレグとの接合、又は、射出成形に
より形成する。このコア基板用積層板３０αとしては、
エポキシ樹脂を含浸させたプリプレグを積層してなる積
層板を用いることができる。エポキシ以外でも、ＢＴ、
フェノール樹脂あるいはガラスクロスなどの強化材を含
有しているもの等、一般的にプリント配線板で使用され
るものを用い得る。なお、ガラスクロスなどの心材を有
しない樹脂基板を用いることもできる。そして、チップ
コンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル
２０Ｃを取り付けた樹脂フィルム４０α、コア基板用樹
脂積層板３０α、更に、もう１枚の樹脂フィルム４０α
を積層してからプレスする（図１（Ｄ））。
【００２７】なお、この際に、コンデンサ２０、チップ
抵抗２０Ｂ、チップコイル２０Ｃと樹脂フィルム４０α
との間の隙間は、樹脂フィルム４０αからしみ出る樹脂
により充填される。ここで、この隙間が十分に充填し得
ない際には、図２（Ａ）に示すように樹脂フィルム４０
α側の回路パターン４２間に充填材３２αを配設し、図
２（Ｂ）に示すように充填することも、また、図２
（Ｃ）に示すように、コンデンサ２０Ａ、チップ抵抗２
０Ｂ及びチップコイル２０Ｃ側に充填材３２αを配置
し、図３（Ｄ）に示すように充填することも可能であ
る。
抵抗２０Ｂ、チップコイル２０Ｃと樹脂フィルム４０α
との間の隙間は、樹脂フィルム４０αからしみ出る樹脂
により充填される。ここで、この隙間が十分に充填し得
ない際には、図２（Ａ）に示すように樹脂フィルム４０
α側の回路パターン４２間に充填材３２αを配設し、図
２（Ｂ）に示すように充填することも、また、図２
（Ｃ）に示すように、コンデンサ２０Ａ、チップ抵抗２
０Ｂ及びチップコイル２０Ｃ側に充填材３２αを配置
し、図３（Ｄ）に示すように充填することも可能であ
る。
【００２８】その後、加熱して硬化させることで、チッ
プコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイ
ル２０Ｃを収容するコア基板３０及び層間樹脂絶縁層４
０を形成する（図３（Ａ））。なお、コア基板のキャビ
ティ３１内に樹脂充填剤３２を充填して、気密性を高め
ることが好適である。また、ここでは、樹脂フィルム４
０αには、金属層のないものを用いて積層させている
が、片面に金属層を配設した樹脂フィルム（ＲＣＣ）を
用いてもよい。即ち、両面板、片面板、金属膜を有しな
い樹脂板、樹脂フィルムを用いることができる。
プコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイ
ル２０Ｃを収容するコア基板３０及び層間樹脂絶縁層４
０を形成する（図３（Ａ））。なお、コア基板のキャビ
ティ３１内に樹脂充填剤３２を充填して、気密性を高め
ることが好適である。また、ここでは、樹脂フィルム４
０αには、金属層のないものを用いて積層させている
が、片面に金属層を配設した樹脂フィルム（ＲＣＣ）を
用いてもよい。即ち、両面板、片面板、金属膜を有しな
い樹脂板、樹脂フィルムを用いることができる。
【００２９】次に、ＣＯ２レーザ、ＹＡＧレーザ、エキ
シマレーザあるいはＵＶレーザにより上面側の層間樹脂
絶縁層４０に非貫通孔４３からなるバイアホールを穿設
する（図３（Ｂ））。また、必要に応じて、バイアホー
ル内のスミアを酸素、窒素などの気体プラズマ処理、コ
ロナ処理などのドライ処理によって、あるいは、過マン
ガン酸などの酸化剤による浸積による処理によって行っ
てもよい。引き続き、層間絶縁層４０、コア基板３０及
び層間樹脂絶縁層４０に対して、ドリル、又は、レーザ
でスルーホール用の通孔３３を５０〜５００μｍで穿設
する（図３（Ｃ））。
シマレーザあるいはＵＶレーザにより上面側の層間樹脂
絶縁層４０に非貫通孔４３からなるバイアホールを穿設
する（図３（Ｂ））。また、必要に応じて、バイアホー
ル内のスミアを酸素、窒素などの気体プラズマ処理、コ
ロナ処理などのドライ処理によって、あるいは、過マン
ガン酸などの酸化剤による浸積による処理によって行っ
てもよい。引き続き、層間絶縁層４０、コア基板３０及
び層間樹脂絶縁層４０に対して、ドリル、又は、レーザ
でスルーホール用の通孔３３を５０〜５００μｍで穿設
する（図３（Ｃ））。
【００３０】パラジウム触媒を付与してから、無電解め
っき液にコア基板３０を浸漬し、均一に無電解銅めっき
膜４４を析出させる（図４（Ａ））。ここでは、無電解
めっきを用いているが、スパッタにより、銅、ニッケル
等の金属層を形成することも可能である。スパッタはコ
スト的には不利であるが、樹脂層との密着性を改善でき
る利点がある。また、場合によってはスパッタで形成し
た後に、無電解めっき膜を形成させてもよい。樹脂によ
っては、触媒付与が安定しないものには有効であるし、
無電解めっき膜と形成させた方が電解めっきの析出性が
安定するからである。
っき液にコア基板３０を浸漬し、均一に無電解銅めっき
膜４４を析出させる（図４（Ａ））。ここでは、無電解
めっきを用いているが、スパッタにより、銅、ニッケル
等の金属層を形成することも可能である。スパッタはコ
スト的には不利であるが、樹脂層との密着性を改善でき
る利点がある。また、場合によってはスパッタで形成し
た後に、無電解めっき膜を形成させてもよい。樹脂によ
っては、触媒付与が安定しないものには有効であるし、
無電解めっき膜と形成させた方が電解めっきの析出性が
安定するからである。
【００３１】その後、無電解めっき膜４４の表面に感光
性ドライフィルムを張り付け、マスクを載置して、露光
・現像処理し、所定パターンのレジスト５１を形成す
る。そして、電解めっき液にコア基板３０を浸漬し、無
電解めっき膜４４を介して電流を流し電解銅めっき膜４
５を析出させる（図４（Ｂ））。レジスト５０及びレジ
スト５１を５％のKOH で剥離した後、レジスト５１下の
無電解めっき膜４４を硫酸と過酸化水素混合液でエッチ
ングして除去し、層間樹脂絶縁層４０にバイアホール４
６及び導体回路４８を、一方、コア基板３０の通孔３３
にスルーホール３６を形成する（図４（Ｃ））。
性ドライフィルムを張り付け、マスクを載置して、露光
・現像処理し、所定パターンのレジスト５１を形成す
る。そして、電解めっき液にコア基板３０を浸漬し、無
電解めっき膜４４を介して電流を流し電解銅めっき膜４
５を析出させる（図４（Ｂ））。レジスト５０及びレジ
スト５１を５％のKOH で剥離した後、レジスト５１下の
無電解めっき膜４４を硫酸と過酸化水素混合液でエッチ
ングして除去し、層間樹脂絶縁層４０にバイアホール４
６及び導体回路４８を、一方、コア基板３０の通孔３３
にスルーホール３６を形成する（図４（Ｃ））。
【００３２】導体回路４８、バイアホール４６及びスル
ーホール３６の導体層の表面に粗化層を設ける。酸化
（黒化）−還元処理、Ｃｕ−Ｎｉ−Ｐからなる合金など
の無電解めっき膜、あるいは、第二銅錯体と有機酸塩か
らなるエッチング液などのエッチング処理によって粗化
層を施す。粗化層はＲａ（平均粗度高さ）＝０．０１〜
５μｍである。特に望ましいのは、０．５〜３μｍの範
囲である。なお、ここでは粗化層を形成しているが、粗
化層を形成せず後述するように直接樹脂を充填、樹脂フ
ィルムを貼り付けることも可能である。
ーホール３６の導体層の表面に粗化層を設ける。酸化
（黒化）−還元処理、Ｃｕ−Ｎｉ−Ｐからなる合金など
の無電解めっき膜、あるいは、第二銅錯体と有機酸塩か
らなるエッチング液などのエッチング処理によって粗化
層を施す。粗化層はＲａ（平均粗度高さ）＝０．０１〜
５μｍである。特に望ましいのは、０．５〜３μｍの範
囲である。なお、ここでは粗化層を形成しているが、粗
化層を形成せず後述するように直接樹脂を充填、樹脂フ
ィルムを貼り付けることも可能である。
【００３３】引き続き、スルーホール３６内に樹脂層３
８を充填させる。樹脂層としては、エポキシ樹脂等の樹
脂を主成分として導電性のない樹脂、銅などの金属ペー
ストを含有させた導電性樹脂のどちらでもよい。この場
合は、熱硬化性エポキシ樹脂に、シリカなどの熱膨張率
を整合させるために含有させたものを樹脂充填材として
充填させる。スルーホール３６への樹脂３８の充填後、
樹脂フィルム６０αを貼り付ける（図５（Ａ））。な
お、樹脂フィルムを貼り付ける代わりに、樹脂を塗布す
ることも可能である。樹脂フィルム６０αを貼り付けた
後、フォト、レーザにより、絶縁層６０αに開口径２０
〜２５０μｍであるバイアホール６３を形成してから熱
硬化させる（図５（Ｂ））。その後、コア基板に触媒付
与し、無電解めっきへ浸積して、層間樹脂絶縁層６０の
表面に均一に厚さ０．９μｍの無電解めっき膜６４を析
出させ、その後、所定のパターンをレジスト７０で形成
させる（図５（Ｃ））。
８を充填させる。樹脂層としては、エポキシ樹脂等の樹
脂を主成分として導電性のない樹脂、銅などの金属ペー
ストを含有させた導電性樹脂のどちらでもよい。この場
合は、熱硬化性エポキシ樹脂に、シリカなどの熱膨張率
を整合させるために含有させたものを樹脂充填材として
充填させる。スルーホール３６への樹脂３８の充填後、
樹脂フィルム６０αを貼り付ける（図５（Ａ））。な
お、樹脂フィルムを貼り付ける代わりに、樹脂を塗布す
ることも可能である。樹脂フィルム６０αを貼り付けた
後、フォト、レーザにより、絶縁層６０αに開口径２０
〜２５０μｍであるバイアホール６３を形成してから熱
硬化させる（図５（Ｂ））。その後、コア基板に触媒付
与し、無電解めっきへ浸積して、層間樹脂絶縁層６０の
表面に均一に厚さ０．９μｍの無電解めっき膜６４を析
出させ、その後、所定のパターンをレジスト７０で形成
させる（図５（Ｃ））。
【００３４】電解めっき液に浸漬し、無電解めっき膜６
４を介して電流を流してレジスト７０の非形成部に電解
銅めっき膜６５を形成する（図６（Ａ））。レジスト７
０を剥離除去した後、めっきレジスト下の無電解めっき
膜６４を溶解除去し、無電解めっき膜６４及び電解銅め
っき膜６５からなるの導体回路６８及びバイアホール６
６を得る（図６（Ｂ））。
４を介して電流を流してレジスト７０の非形成部に電解
銅めっき膜６５を形成する（図６（Ａ））。レジスト７
０を剥離除去した後、めっきレジスト下の無電解めっき
膜６４を溶解除去し、無電解めっき膜６４及び電解銅め
っき膜６５からなるの導体回路６８及びバイアホール６
６を得る（図６（Ｂ））。
【００３５】クロム酸に３分間浸漬して、表面のパラジ
ウム触媒を除去する。更に、第２銅錯体と有機酸とを含
有するエッチング液により、導体回路６８及びバイアホ
ール６６の表面に粗化面（図示せず）を形成し、さらに
その表面にSn置換を行う。
ウム触媒を除去する。更に、第２銅錯体と有機酸とを含
有するエッチング液により、導体回路６８及びバイアホ
ール６６の表面に粗化面（図示せず）を形成し、さらに
その表面にSn置換を行う。
【００３６】上述したプリント配線板にはんだバンプを
形成する。基板の両面に、ソルダーレジスト組成物を塗
布し、乾燥処理を行った後、円パターン（マスクパター
ン）が描画されたフォトマスクフィルム（図示せず）を
密着させて載置し、紫外線で露光し、現像処理する。そ
してさらに、加熱処理し、はんだパッド部分（バイアホ
ールとそのランド部分を含む）の開口部７２ａを有する
ソルダーレジスト層（厚み20μｍ）７２を形成する（図
６（Ｃ））。
形成する。基板の両面に、ソルダーレジスト組成物を塗
布し、乾燥処理を行った後、円パターン（マスクパター
ン）が描画されたフォトマスクフィルム（図示せず）を
密着させて載置し、紫外線で露光し、現像処理する。そ
してさらに、加熱処理し、はんだパッド部分（バイアホ
ールとそのランド部分を含む）の開口部７２ａを有する
ソルダーレジスト層（厚み20μｍ）７２を形成する（図
６（Ｃ））。
【００３７】そして、ソルダーレジスト層７２の開口部
７２ａに、半田ペーストを充填する（図示せず）。その
後、開口部７２ａに充填された半田を 200℃でリフロー
することにより、半田バンプ（半田体）７６を形成する
（図７参照）。なお、耐食性を向上させるため、開口部
７２ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっ
き、スパッタにより形成することも可能である。
７２ａに、半田ペーストを充填する（図示せず）。その
後、開口部７２ａに充填された半田を 200℃でリフロー
することにより、半田バンプ（半田体）７６を形成する
（図７参照）。なお、耐食性を向上させるため、開口部
７２ａにＮｉ、Ａｕ、Ａｇ、Ｐｄなどの金属層をめっ
き、スパッタにより形成することも可能である。
【００３８】次に、該プリント配線板へのＩＣチップの
載置及び、ドータボードへの取り付けについて、図８を
参照して説明する。完成したプリント配線板１０の半田
バンプ７６にＩＣチップ９０の半田パッド９２Ｓ１、９
２Ｓ２、９２Ｐ１、９２Ｐ２が対応するように、ＩＣチ
ップ９０を載置し、リフローを行うことで、ＩＣチップ
９０の取り付けを行う。同様に、プリント配線板１０の
半田バンプ７６にドータボード９４のパッド９６Ｓ１、
９６Ｓ２、９６Ｐ１、９６Ｐ２をリフローすることで、
ドータボード９４へプリント配線板１０を取り付ける。
載置及び、ドータボードへの取り付けについて、図８を
参照して説明する。完成したプリント配線板１０の半田
バンプ７６にＩＣチップ９０の半田パッド９２Ｓ１、９
２Ｓ２、９２Ｐ１、９２Ｐ２が対応するように、ＩＣチ
ップ９０を載置し、リフローを行うことで、ＩＣチップ
９０の取り付けを行う。同様に、プリント配線板１０の
半田バンプ７６にドータボード９４のパッド９６Ｓ１、
９６Ｓ２、９６Ｐ１、９６Ｐ２をリフローすることで、
ドータボード９４へプリント配線板１０を取り付ける。
【００３９】引き続き、本発明の第１実施形態の第１改
変例に係るプリント配線板について、図９を参照して説
明する。第１改変例のプリント配線板は、上述した第１
実施形態とほぼ同様である。但し、この第１改変例のプ
リント配線板では、導電性ピン８４が配設され、該導電
性ピン８４を介してドータボードとの接続を取るように
形成されている。また、図１（Ａ）を参照して上述した
実施形態では、片面に金属膜４１を積層した樹脂フィル
ム４０αを用いたが、この第１改変例では、両面に金属
膜を積層した樹脂フィルムを用いてＩＣチップ９０側の
層間樹脂絶縁層６０を製造してある。即ち、上面の金属
膜をパターンエッチングして回路パターン４２を形成し
てある。更に、該回路パターン４２の開口４２ａをコン
フォマルマスクとして用い、レーザにより非貫通孔４３
を穿設しバイアホール４６を形成してある。
変例に係るプリント配線板について、図９を参照して説
明する。第１改変例のプリント配線板は、上述した第１
実施形態とほぼ同様である。但し、この第１改変例のプ
リント配線板では、導電性ピン８４が配設され、該導電
性ピン８４を介してドータボードとの接続を取るように
形成されている。また、図１（Ａ）を参照して上述した
実施形態では、片面に金属膜４１を積層した樹脂フィル
ム４０αを用いたが、この第１改変例では、両面に金属
膜を積層した樹脂フィルムを用いてＩＣチップ９０側の
層間樹脂絶縁層６０を製造してある。即ち、上面の金属
膜をパターンエッチングして回路パターン４２を形成し
てある。更に、該回路パターン４２の開口４２ａをコン
フォマルマスクとして用い、レーザにより非貫通孔４３
を穿設しバイアホール４６を形成してある。
【００４０】また、上述した第１実施形態では、コア基
板３０に収容されるチップコンデンサ２０Ａのみを備え
ていたが、第１改変例では、表面及び裏面に大容量のチ
ップコンデンサ８６が実装されている。
板３０に収容されるチップコンデンサ２０Ａのみを備え
ていたが、第１改変例では、表面及び裏面に大容量のチ
ップコンデンサ８６が実装されている。
【００４１】ＩＣチップは、瞬時的に大電力を消費して
複雑な演算処理を行う。ここで、ＩＣチップ側に大電力
を供給するために、本実施形態では、プリント配線板に
電源用のチップコンデンサ２０Ａ及びチップコンデンサ
８６を備えてある。このチップコンデンサによる効果に
ついて、図２５を参照して説明する。
複雑な演算処理を行う。ここで、ＩＣチップ側に大電力
を供給するために、本実施形態では、プリント配線板に
電源用のチップコンデンサ２０Ａ及びチップコンデンサ
８６を備えてある。このチップコンデンサによる効果に
ついて、図２５を参照して説明する。
【００４２】図２５は、縦軸にＩＣチップへ供給される
電圧を、横軸に時間を取ってある。ここで、二点鎖線Ｃ
は、電源用コンデンサを備えないプリント配線板の電圧
変動を示している。電源用コンデンサを備えない場合に
は、大きく電圧が減衰する。破線Ａは、表面にチップコ
ンデンサを実装したプリント配線板の電圧変動を示して
いる。上記二点鎖線Ｃと比較して電圧は大きく落ち込ま
ないが、ループ長さが長くなるので、律速の電源供給が
十分に行えていない。即ち、電力の供給開始時に電圧が
降下している。また、二点鎖線Ｂは、図７を参照して上
述したチップコンデンサを内蔵するプリント配線板の電
圧降下を示している。ループ長さは短縮できているが、
コア基板３０に容量の大きなチップコンデンサを収容す
ることができないため、電圧が変動している。ここで、
実線Ｅは、図９を参照して上述したコア基板内のチップ
コンデンサ２０Ａを、また表面に大容量のチップコンデ
ンサ８６を実装する第１改変例のプリント配線板の電圧
変動を示している。ＩＣチップの近傍にチップコンデン
サ２０Ａを、また、大容量のチップコンデンサ８６を備
えることで、電圧変動を最小に押さえている。
電圧を、横軸に時間を取ってある。ここで、二点鎖線Ｃ
は、電源用コンデンサを備えないプリント配線板の電圧
変動を示している。電源用コンデンサを備えない場合に
は、大きく電圧が減衰する。破線Ａは、表面にチップコ
ンデンサを実装したプリント配線板の電圧変動を示して
いる。上記二点鎖線Ｃと比較して電圧は大きく落ち込ま
ないが、ループ長さが長くなるので、律速の電源供給が
十分に行えていない。即ち、電力の供給開始時に電圧が
降下している。また、二点鎖線Ｂは、図７を参照して上
述したチップコンデンサを内蔵するプリント配線板の電
圧降下を示している。ループ長さは短縮できているが、
コア基板３０に容量の大きなチップコンデンサを収容す
ることができないため、電圧が変動している。ここで、
実線Ｅは、図９を参照して上述したコア基板内のチップ
コンデンサ２０Ａを、また表面に大容量のチップコンデ
ンサ８６を実装する第１改変例のプリント配線板の電圧
変動を示している。ＩＣチップの近傍にチップコンデン
サ２０Ａを、また、大容量のチップコンデンサ８６を備
えることで、電圧変動を最小に押さえている。
【００４３】引き続き、本発明の第１実施形態の第２改
変例に係るプリント配線板について、図１０を参照して
説明する。第２改変例のプリント配線板は、上述した第
１実施形態とほぼ同様である。但し、この第２改変例の
プリント配線板では、チップコンデンサ２０Ａ、チップ
抵抗２０Ｂ及びチップコイル２０Ｃの第１電極２１と第
２電極２２とが、ＩＣチップ９０の電源用パッド９２Ｐ
１、９２Ｐ２とバンプ７６を介して直接接続されてい
る。この第２改変例では、ＩＣチップとチップコンデン
サ、ＩＣチップとチップ抵抗との距離を更に短縮させる
ことができる。
変例に係るプリント配線板について、図１０を参照して
説明する。第２改変例のプリント配線板は、上述した第
１実施形態とほぼ同様である。但し、この第２改変例の
プリント配線板では、チップコンデンサ２０Ａ、チップ
抵抗２０Ｂ及びチップコイル２０Ｃの第１電極２１と第
２電極２２とが、ＩＣチップ９０の電源用パッド９２Ｐ
１、９２Ｐ２とバンプ７６を介して直接接続されてい
る。この第２改変例では、ＩＣチップとチップコンデン
サ、ＩＣチップとチップ抵抗との距離を更に短縮させる
ことができる。
【００４４】引き続き、本発明の第２実施形態に係るプ
リント配線板の構成について図１４を参照して説明す
る。この第２実施形態のプリント配線板の構成は、上述
した第１実施形態とほぼ同様である。但し、コア基板３
０へのチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及び
チップコイル２０Ｃの収容方法が異なる。即ち、第１実
施形態では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１、第２電極に半田付けし
て接続を取ったが、第２実施形態では、第１電極２１及
び第２電極２２にめっきを施しバイアホール４６を形成
して接続を取る。
リント配線板の構成について図１４を参照して説明す
る。この第２実施形態のプリント配線板の構成は、上述
した第１実施形態とほぼ同様である。但し、コア基板３
０へのチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及び
チップコイル２０Ｃの収容方法が異なる。即ち、第１実
施形態では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１、第２電極に半田付けし
て接続を取ったが、第２実施形態では、第１電極２１及
び第２電極２２にめっきを施しバイアホール４６を形成
して接続を取る。
【００４５】この実施形態で用いるチップコンデンサに
ついて、先ず図１５を参照して説明する。図１５（Ａ）
は、第１実施形態のプリント配線板にて用いたチップコ
ンデンサ２０Ａを示している。このチップコンデンサの
第１電極及び第２電極２２は、銅を主成分としている金
属を焼成してなるメタライズ層により形成され、外周の
被覆層２６はＳｎによって形成させている。その理由と
しては、防錆および半田付け性の向上である。第２実施
形態では、図１５（Ｄ）、図１５（Ｅ）、図１５（Ｆ）
に示すように、チップコンデンサ２０Ａ、チップ抵抗２
０Ｂ、チップ抵抗２０Ｂの第１電極２１および第２電極
２２の上面の被覆層２６から金属層を露出させている。
このため、図１４中に示すように、チップコンデンサ２
０Ａ、チップ抵抗２０Ｂ、チップ抵抗２０Ｂの第１電極
２１および第２電極２２と、めっきからなるバイアホー
ル４６との接続性が高くなる。また、接続抵抗を低減す
ることができる。
ついて、先ず図１５を参照して説明する。図１５（Ａ）
は、第１実施形態のプリント配線板にて用いたチップコ
ンデンサ２０Ａを示している。このチップコンデンサの
第１電極及び第２電極２２は、銅を主成分としている金
属を焼成してなるメタライズ層により形成され、外周の
被覆層２６はＳｎによって形成させている。その理由と
しては、防錆および半田付け性の向上である。第２実施
形態では、図１５（Ｄ）、図１５（Ｅ）、図１５（Ｆ）
に示すように、チップコンデンサ２０Ａ、チップ抵抗２
０Ｂ、チップ抵抗２０Ｂの第１電極２１および第２電極
２２の上面の被覆層２６から金属層を露出させている。
このため、図１４中に示すように、チップコンデンサ２
０Ａ、チップ抵抗２０Ｂ、チップ抵抗２０Ｂの第１電極
２１および第２電極２２と、めっきからなるバイアホー
ル４６との接続性が高くなる。また、接続抵抗を低減す
ることができる。
【００４６】第２実施形態のプリント配線板の製造工程
について、図１１〜図１３を参照して説明する。先ず、
エポキシ樹脂を含浸させたプリプレグ３５を４枚積層し
てなる積層板３０αにチップコンデンサ、チップ抵抗収
容用の通孔３７を形成し、一方、プリプレグ３５を２枚
積層してなる積層板３０βを用意する（図１１
（Ａ））。ここで、プリプレグとして、エポキシ以外で
も、ＢＴ、フェノール樹脂あるいはガラスクロスなどの
強化材を含有したものを用い得る。次に、積層板３０α
と積層板３０βとを重ね、通孔３７内に、上述した第
１、第２電極２１，２２の上面の被覆２６を剥いだチッ
プコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイ
ル２０Ｃを収容させる（図１１（Ｂ））。ここで、該通
孔３７とチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及
びチップコイル２０Ｃとの間に接着剤３２を介在させる
ことが好適である。
について、図１１〜図１３を参照して説明する。先ず、
エポキシ樹脂を含浸させたプリプレグ３５を４枚積層し
てなる積層板３０αにチップコンデンサ、チップ抵抗収
容用の通孔３７を形成し、一方、プリプレグ３５を２枚
積層してなる積層板３０βを用意する（図１１
（Ａ））。ここで、プリプレグとして、エポキシ以外で
も、ＢＴ、フェノール樹脂あるいはガラスクロスなどの
強化材を含有したものを用い得る。次に、積層板３０α
と積層板３０βとを重ね、通孔３７内に、上述した第
１、第２電極２１，２２の上面の被覆２６を剥いだチッ
プコンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイ
ル２０Ｃを収容させる（図１１（Ｂ））。ここで、該通
孔３７とチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及
びチップコイル２０Ｃとの間に接着剤３２を介在させる
ことが好適である。
【００４７】次に、樹脂フィルム４０α、上記チップコ
ンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル２
０Ｃを収容する積層板３０α、プリプレグ３５を２枚積
層してなる積層板３０β、更に、樹脂フィルム４０αを
積層させる（図１１（Ｃ））。その後、圧着し、加熱し
て硬化させることで、チップコンデンサ２０Ａ、チップ
抵抗２０Ｂ及びチップコイル２０Ｃを収容するコア基板
３０及び層間樹脂絶縁層４０を形成する（図１１
（Ｄ））。なお、コア基板３０の通孔３７内に樹脂充填
剤３２を充填して、気密性を高めることが好適である。
ンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル２
０Ｃを収容する積層板３０α、プリプレグ３５を２枚積
層してなる積層板３０β、更に、樹脂フィルム４０αを
積層させる（図１１（Ｃ））。その後、圧着し、加熱し
て硬化させることで、チップコンデンサ２０Ａ、チップ
抵抗２０Ｂ及びチップコイル２０Ｃを収容するコア基板
３０及び層間樹脂絶縁層４０を形成する（図１１
（Ｄ））。なお、コア基板３０の通孔３７内に樹脂充填
剤３２を充填して、気密性を高めることが好適である。
【００４８】次に、層間樹脂絶縁層４０、コア基板及び
層間樹脂絶縁層４０に対して、ドリルでスルーホール用
の３００〜５００μｍの通孔３３を穿設する（図１２
（Ａ））。そして、ＣＯ2レーザ、ＹＡＧレーザ、エキ
シマレーザ又はＵＶレーザにより上面側の層間樹脂絶縁
層４０にチップコンデンサ２０Ａの第１電極２１及び第
２電極２２へ至る非貫通孔４３を穿設する（図１２
（Ｂ））。その後、デスミヤ処理を施す。引き続き、表
面のパラジウム触媒を付与した後、無電解めっき液にコ
ア基板３０を浸漬し、均一に無電解銅めっき膜４４を析
出させる（図１２（Ｃ））。ここでは、無電解めっきを
用いているが、スパッタにより銅、ニッケル等の金属膜
を形成することも可能である。スパッタはコスト的には
不利であるが、樹脂との密着性を改善できる利点があ
る。無電解銅めっき膜４４の表面に粗化層を形成するこ
とができる。粗化層はＲａ（平均粗度高さ）＝０．０１
〜５μｍである。特に望ましいのは、０．５〜３μｍの
範囲である。
層間樹脂絶縁層４０に対して、ドリルでスルーホール用
の３００〜５００μｍの通孔３３を穿設する（図１２
（Ａ））。そして、ＣＯ2レーザ、ＹＡＧレーザ、エキ
シマレーザ又はＵＶレーザにより上面側の層間樹脂絶縁
層４０にチップコンデンサ２０Ａの第１電極２１及び第
２電極２２へ至る非貫通孔４３を穿設する（図１２
（Ｂ））。その後、デスミヤ処理を施す。引き続き、表
面のパラジウム触媒を付与した後、無電解めっき液にコ
ア基板３０を浸漬し、均一に無電解銅めっき膜４４を析
出させる（図１２（Ｃ））。ここでは、無電解めっきを
用いているが、スパッタにより銅、ニッケル等の金属膜
を形成することも可能である。スパッタはコスト的には
不利であるが、樹脂との密着性を改善できる利点があ
る。無電解銅めっき膜４４の表面に粗化層を形成するこ
とができる。粗化層はＲａ（平均粗度高さ）＝０．０１
〜５μｍである。特に望ましいのは、０．５〜３μｍの
範囲である。
【００４９】そして、無電解めっき膜４４の表面に感光
性ドライフィルムを張り付け、マスクを載置して、露光
・現像処理し、所定パターンのレジスト５１を形成する
（図１３（Ａ））。そして、電解めっき液にコア基板３
０を浸漬し、無電解めっき膜４４を介して電流を流し電
解銅めっき膜４５を析出させる（図１３（Ｂ））。そし
て、レジスト５１を５％のKOH で剥離した後、レジスト
５１下の無電解めっき膜４４を硫酸と過酸化水素混合液
でエッチングして除去し、層間樹脂絶縁層４０の非貫通
孔４３にバイアホール４６、層間樹脂絶縁層４０の表面
に導体回路４８を、コア基板３０の通孔３３にスルーホ
ール３６を形成する（図１３（Ｃ））。以降の工程は、
図５〜図７を参照して上述した第１実施形態と同様であ
るため説明を省略する。
性ドライフィルムを張り付け、マスクを載置して、露光
・現像処理し、所定パターンのレジスト５１を形成する
（図１３（Ａ））。そして、電解めっき液にコア基板３
０を浸漬し、無電解めっき膜４４を介して電流を流し電
解銅めっき膜４５を析出させる（図１３（Ｂ））。そし
て、レジスト５１を５％のKOH で剥離した後、レジスト
５１下の無電解めっき膜４４を硫酸と過酸化水素混合液
でエッチングして除去し、層間樹脂絶縁層４０の非貫通
孔４３にバイアホール４６、層間樹脂絶縁層４０の表面
に導体回路４８を、コア基板３０の通孔３３にスルーホ
ール３６を形成する（図１３（Ｃ））。以降の工程は、
図５〜図７を参照して上述した第１実施形態と同様であ
るため説明を省略する。
【００５０】引き続き、本発明の第２実施形態の第１改
変例に係るプリント配線板について、図１６を参照して
説明する。第１改変例のプリント配線板１０は、上述し
た第２実施形態とほぼ同様である。但し、この第１改変
例のプリント配線板では、チップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ及びチップコイル２０Ｃは、図１５
（Ｇ）、図１５（Ｈ）、図１５（Ｉ）に示すように第１
電極２１と第２電極２２から被覆層２６を剥いだ後、銅
めっき膜２７が形成されている。
変例に係るプリント配線板について、図１６を参照して
説明する。第１改変例のプリント配線板１０は、上述し
た第２実施形態とほぼ同様である。但し、この第１改変
例のプリント配線板では、チップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ及びチップコイル２０Ｃは、図１５
（Ｇ）、図１５（Ｈ）、図１５（Ｉ）に示すように第１
電極２１と第２電極２２から被覆層２６を剥いだ後、銅
めっき膜２７が形成されている。
【００５１】第１改変例では、チップコンデンサ２０
Ａ、チップ抵抗２０Ｂ及びチップコイル２０Ｃの電極２
１、２２に銅めっき膜２７を被覆し、めっき膜２７を設
けた電極２１、２２に銅めっきよりなるバイアホール４
６で電気的接続を取る。このため、電極２１、２２とバ
イアホール４６との密着性が高く、高い接続信頼性を達
成している。
Ａ、チップ抵抗２０Ｂ及びチップコイル２０Ｃの電極２
１、２２に銅めっき膜２７を被覆し、めっき膜２７を設
けた電極２１、２２に銅めっきよりなるバイアホール４
６で電気的接続を取る。このため、電極２１、２２とバ
イアホール４６との密着性が高く、高い接続信頼性を達
成している。
【００５２】引き続き、本発明の第２実施形態の第２改
変例に係るプリント配線板について、図１７を参照して
説明する。第２改変例のプリント配線板１０は、上述し
た第２実施形態とほぼ同様である。但し、この第２改変
例のプリント配線板では、導電性ピン８４が配設され、
該導電性ピン８４を介してドータボードとの接続を取る
ように形成されている。
変例に係るプリント配線板について、図１７を参照して
説明する。第２改変例のプリント配線板１０は、上述し
た第２実施形態とほぼ同様である。但し、この第２改変
例のプリント配線板では、導電性ピン８４が配設され、
該導電性ピン８４を介してドータボードとの接続を取る
ように形成されている。
【００５３】また、上述した第２実施形態では、コア基
板３０に収容されるチップコンデンサ２０Ａ、チップ抵
抗２０Ｂ及びチップコイル２０Ｃのみを備えていたが、
第２改変例では、表面及び裏面に大容量のチップコンデ
ンサ８６が実装されている。このため、図２５を参照し
て上述したように、ＩＣチップの直下にチップコンデン
サ２０Ａを、また、大容量のチップコンデンサ８６を備
えることで、電圧変動を最小に押さえれる。
板３０に収容されるチップコンデンサ２０Ａ、チップ抵
抗２０Ｂ及びチップコイル２０Ｃのみを備えていたが、
第２改変例では、表面及び裏面に大容量のチップコンデ
ンサ８６が実装されている。このため、図２５を参照し
て上述したように、ＩＣチップの直下にチップコンデン
サ２０Ａを、また、大容量のチップコンデンサ８６を備
えることで、電圧変動を最小に押さえれる。
【００５４】引き続き、本発明の第３実施形態に係るプ
リント配線板の構成について図１９を参照して説明す
る。この第３実施形態のプリント配線板の構成は、上述
した第２実施形態とほぼ同様である。但し、コア基板３
０へのチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及び
チップコイル２０Ｃの収容方法が異なる。即ち、第２実
施形態では、第１電極２１及び第２電極２２へＩＣチッ
プ側からのみ接続を取ったが、第３実施形態では、第１
電極２１及び第２電極２２へＩＣチップ側及びドータボ
ード側の両面から接続を取ってある。この構成では、コ
ンデンサ、チップ抵抗の外部電極が、いわゆるスルーホ
ールの機能を備えており、パッケージ構造を簡単にでき
るので、高周波のＩＣチップに対応することができる。
リント配線板の構成について図１９を参照して説明す
る。この第３実施形態のプリント配線板の構成は、上述
した第２実施形態とほぼ同様である。但し、コア基板３
０へのチップコンデンサ２０Ａ、チップ抵抗２０Ｂ及び
チップコイル２０Ｃの収容方法が異なる。即ち、第２実
施形態では、第１電極２１及び第２電極２２へＩＣチッ
プ側からのみ接続を取ったが、第３実施形態では、第１
電極２１及び第２電極２２へＩＣチップ側及びドータボ
ード側の両面から接続を取ってある。この構成では、コ
ンデンサ、チップ抵抗の外部電極が、いわゆるスルーホ
ールの機能を備えており、パッケージ構造を簡単にでき
るので、高周波のＩＣチップに対応することができる。
【００５５】第３実施形態のプリント配線板の製造工程
について、図１８を参照して説明する。先ず、エポキシ
樹脂を含浸させたプリプレグを積層してなる積層板３０
αにチップコンデンサ、チップ抵抗、チップコイル収容
用の通孔３７を形成する（図１８（Ａ））。ここで、プ
リプレグとして、エポキシ以外でも、ＢＴ、フェノール
樹脂あるいはガラスクロスなどの強化材を含有してい
る。次に、通孔３７内に第１、第２電極２１，２２の表
面の被覆を剥いだチップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを収容させる（図１８
（Ｂ））。ここで、該通孔３７とチップコンデンサ２０
Ａ、チップ抵抗２０Ｂ及びチップコイル２０Ｃとの間に
接着剤３２を介在させることが好適である。
について、図１８を参照して説明する。先ず、エポキシ
樹脂を含浸させたプリプレグを積層してなる積層板３０
αにチップコンデンサ、チップ抵抗、チップコイル収容
用の通孔３７を形成する（図１８（Ａ））。ここで、プ
リプレグとして、エポキシ以外でも、ＢＴ、フェノール
樹脂あるいはガラスクロスなどの強化材を含有してい
る。次に、通孔３７内に第１、第２電極２１，２２の表
面の被覆を剥いだチップコンデンサ２０Ａ、チップ抵抗
２０Ｂ及びチップコイル２０Ｃを収容させる（図１８
（Ｂ））。ここで、該通孔３７とチップコンデンサ２０
Ａ、チップ抵抗２０Ｂ及びチップコイル２０Ｃとの間に
接着剤３２を介在させることが好適である。
【００５６】次に、樹脂フィルム４０α、上記チップコ
ンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル２
０Ｃを収容する積層板３０α、更に、樹脂フィルム４０
αを積層させる（図１８（Ｃ））。その後、圧着し、加
熱して硬化させることで、チップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ及びチップコイル２０Ｃを収容するコア
基板３０及び層間樹脂絶縁層４０を形成する（図１８
（Ｄ））。なお、コア基板３０の通孔３７内に樹脂充填
剤３２を充填して、気密性を高めることが好適である。
以降の工程は、図１２、図１３を参照した第２実施形
態、及び、図５〜図７を参照して上述した第１実施形態
と同様であるため説明を省略する。
ンデンサ２０Ａ、チップ抵抗２０Ｂ及びチップコイル２
０Ｃを収容する積層板３０α、更に、樹脂フィルム４０
αを積層させる（図１８（Ｃ））。その後、圧着し、加
熱して硬化させることで、チップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ及びチップコイル２０Ｃを収容するコア
基板３０及び層間樹脂絶縁層４０を形成する（図１８
（Ｄ））。なお、コア基板３０の通孔３７内に樹脂充填
剤３２を充填して、気密性を高めることが好適である。
以降の工程は、図１２、図１３を参照した第２実施形
態、及び、図５〜図７を参照して上述した第１実施形態
と同様であるため説明を省略する。
【００５７】図２０は、第３実施形態のプリント配線板
の別例を示している。図２０中に示すようにチップコン
デンサ２０Ａ、チップ抵抗２０Ｂ、チップコイル２０Ｃ
の第１電極２１，第２電極２２とバイアホール４６とを
接着材料３４を介して接続することもできる。
の別例を示している。図２０中に示すようにチップコン
デンサ２０Ａ、チップ抵抗２０Ｂ、チップコイル２０Ｃ
の第１電極２１，第２電極２２とバイアホール４６とを
接着材料３４を介して接続することもできる。
【００５８】引き続き、本発明の第３実施形態の第１改
変例に係るプリント配線板について、図２１を参照して
説明する。第１改変例のプリント配線板１０は、上述し
た第３実施形態とほぼ同様である。但し、この改変例の
プリント配線板では、導電性ピン８４が配設され、該導
電性ピン８４を介してドータボードとの接続を取るよう
に形成されている。
変例に係るプリント配線板について、図２１を参照して
説明する。第１改変例のプリント配線板１０は、上述し
た第３実施形態とほぼ同様である。但し、この改変例の
プリント配線板では、導電性ピン８４が配設され、該導
電性ピン８４を介してドータボードとの接続を取るよう
に形成されている。
【００５９】また、上述した第３実施形態では、コア基
板３０に収容されるチップコンデンサ２０Ａのみを備え
ていたが、第１改変例では、表面及び裏面に大容量のチ
ップコンデンサ８６が実装されている。このため、図２
５を参照して上述したように、ＩＣチップの直下にチッ
プコンデンサ２０Ａを、また、大容量のチップコンデン
サ８６を備えることで、電圧変動を最小に押さえれる。
板３０に収容されるチップコンデンサ２０Ａのみを備え
ていたが、第１改変例では、表面及び裏面に大容量のチ
ップコンデンサ８６が実装されている。このため、図２
５を参照して上述したように、ＩＣチップの直下にチッ
プコンデンサ２０Ａを、また、大容量のチップコンデン
サ８６を備えることで、電圧変動を最小に押さえれる。
【００６０】本発明の第３実施形態の第２改変例に係る
プリント配線板について、図２２を参照して説明する。
第２改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａの第１電極２１，第
２電極２２上にフィルドビア４６が形成され、フィルド
ビア６６を介してＩＣチップ９０のバンプ９２と接続さ
れている。
プリント配線板について、図２２を参照して説明する。
第２改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａの第１電極２１，第
２電極２２上にフィルドビア４６が形成され、フィルド
ビア６６を介してＩＣチップ９０のバンプ９２と接続さ
れている。
【００６１】本発明の第３実施形態の第３改変例に係る
プリント配線板について、図２３を参照して説明する。
第３改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１電極２１、第２電極２２
にフィルドビア４６が形成され、該フィルドビア４６の
直上に形成されたフィルドビア６６を介してＩＣチップ
９０のバンプ９２Ｐ１、９２Ｐ２と接続されている。こ
の第３改変例では、ＩＣチップとチップコンデンサ、チ
ップ抵抗との距離を更に縮めることができる。
プリント配線板について、図２３を参照して説明する。
第３改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１電極２１、第２電極２２
にフィルドビア４６が形成され、該フィルドビア４６の
直上に形成されたフィルドビア６６を介してＩＣチップ
９０のバンプ９２Ｐ１、９２Ｐ２と接続されている。こ
の第３改変例では、ＩＣチップとチップコンデンサ、チ
ップ抵抗との距離を更に縮めることができる。
【００６２】本発明の第３実施形態の第４改変例に係る
プリント配線板について、図２４を参照して説明する。
第４改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１電極２１，第１電極２２
を介して、ＩＣチップ９０側のパッドとドータボード９
４側のパッド９６とが接続されている。
プリント配線板について、図２４を参照して説明する。
第４改変例のプリント配線板１０は、上述した第３実施
形態とほぼ同様である。但し、この改変例のプリント配
線板では、チップコンデンサ２０Ａ、チップ抵抗２０
Ｂ、チップコイル２０Ｃの第１電極２１，第１電極２２
を介して、ＩＣチップ９０側のパッドとドータボード９
４側のパッド９６とが接続されている。
【００６３】なお、上述した実施形態では、１つのキャ
ビティ又は通孔に、１つのチップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ、チップコイル２０Ｃを収容したが、１
つのキャビティ又は通孔に複数個収容することも可能で
ある。これにより、より高集積化をはかることができ
る。
ビティ又は通孔に、１つのチップコンデンサ２０Ａ、チ
ップ抵抗２０Ｂ、チップコイル２０Ｃを収容したが、１
つのキャビティ又は通孔に複数個収容することも可能で
ある。これにより、より高集積化をはかることができ
る。
【００６４】
【発明の効果】本願発明の構造により、インダクタンス
を起因とする電気特性の低下することはない。また、コ
ア基板とコンデンサの間に樹脂が充填されているので、
コンデンサなどが起因する応力が発生しても緩和される
し、マイグレーションの発生がない。そのために、コン
デンサの電極とバイアホールの接続部への剥離や溶解な
どの影響がない。そのために、信頼性試験を実施しても
所望の性能を保つことができるのである。また、コンデ
ンサの電極を銅によって被覆している場合にも、マイグ
レーションの発生を防止することができる。
を起因とする電気特性の低下することはない。また、コ
ア基板とコンデンサの間に樹脂が充填されているので、
コンデンサなどが起因する応力が発生しても緩和される
し、マイグレーションの発生がない。そのために、コン
デンサの電極とバイアホールの接続部への剥離や溶解な
どの影響がない。そのために、信頼性試験を実施しても
所望の性能を保つことができるのである。また、コンデ
ンサの電極を銅によって被覆している場合にも、マイグ
レーションの発生を防止することができる。
【図１】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図２】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図３】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図４】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図５】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図６】本発明の第１実施形態に係るプリント配線板の
製造工程図である。
製造工程図である。
【図７】第１実施形態に係るプリント配線板の断面図で
ある。
ある。
【図８】第１実施形態に係るプリント配線板の断面図で
ある。
ある。
【図９】第１実施形態の第１改変例に係るプリント配線
板の断面図である。
板の断面図である。
【図１０】第１実施形態の第２改変例に係るプリント配
線板の断面図である。
線板の断面図である。
【図１１】本発明の第２実施形態に係るプリント配線板
の製造工程図である。
の製造工程図である。
【図１２】本発明の第２実施形態に係るプリント配線板
の製造工程図である。
の製造工程図である。
【図１３】本発明の第２実施形態に係るプリント配線板
の製造工程図である。
の製造工程図である。
【図１４】本発明の第２実施形態に係るプリント配線板
の断面図である。
の断面図である。
【図１５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、
（Ｆ）、（Ｇ）、（Ｈ）、（Ｉ）は、チップコンデン
サ、チップ抵抗、チップコイルの断面図である。
（Ｆ）、（Ｇ）、（Ｈ）、（Ｉ）は、チップコンデン
サ、チップ抵抗、チップコイルの断面図である。
【図１６】第２実施形態の第１改変例に係るプリント配
線板の断面図である。
線板の断面図である。
【図１７】第２実施形態の第２改変例に係るプリント配
線板の断面図である。
線板の断面図である。
【図１８】本発明の第３実施形態に係るプリント配線板
の製造工程図である。
の製造工程図である。
【図１９】本発明の第３実施形態に係るプリント配線板
の断面図である。
の断面図である。
【図２０】本発明の第３実施形態に係るプリント配線板
の断面図である。
の断面図である。
【図２１】本発明の第３実施形態の第１改変例に係るプ
リント配線板の断面図である。
リント配線板の断面図である。
【図２２】本発明の第３実施形態の第２改変例に係るプ
リント配線板の断面図である。
リント配線板の断面図である。
【図２３】本発明の第３実施形態の第３改変例に係るプ
リント配線板の断面図である。
リント配線板の断面図である。
【図２４】本発明の第３実施形態の第４改変例に係るプ
リント配線板の断面図である。
リント配線板の断面図である。
【図２５】ＩＣチップへの供給電圧と時間との変化を示
すグラフである。
すグラフである。
【図２６】（Ａ）及び（Ｂ）は、従来技術に係るプリン
ト配線板のループインダクタンスの説明図である。
ト配線板のループインダクタンスの説明図である。
１０ プリント配線板 ２０Ａ チップコンデンサ ２０Ｂ チップ抵抗 ２０Ｃ チップコイル ２１ 第１電極 ２２ 第２電極 ２７ 銅めっき膜 ３０ コア基板 ３１ キャビティ ３３ 通孔 ３６ スルーホール ４０ 層間樹脂絶縁層 ４２ 回路パターン ４３ 非貫通孔 ４６ バイアホール ６０ 層間樹脂絶縁層 ６６ バイアホール ６８ 導体回路 ８４ 導電性ピン ９０ ＩＣチップ ９４ ドータボード
フロントページの続き (72)発明者 伊藤 克敏 岐阜県揖斐郡揖斐川町北方１−１ イビデ ン株式会社大垣北工場内 Ｆターム(参考） 5E317 AA24 BB01 BB12 CC31 CC53 CD34 GG11 5E336 AA04 AA08 AA13 BB03 BB15 BC02 BC26 CC31 GG11 GG14 5E346 AA02 AA12 AA15 AA32 AA42 AA43 BB20 CC04 CC09 CC10 CC32 CC52 DD17 DD23 DD24 EE09 EE13 FF01 FF07 FF09 FF10 FF13 FF14 FF17 FF18 FF27 FF45 GG15 GG25 GG27 GG40 HH05 HH07 HH13 HH24 HH25
Claims (10)
- 【請求項１】 少なくとも以下（ａ）〜（ｃ）の工程を
備えることを特徴とするプリント配線板の製造方法： （ａ）片面あるいは両面に回路パターンを形成した樹脂
板に、接着材料を介して前記回路パターンにコンデン
サ、抵抗及びコイルを接続する工程 （ｂ）前記樹脂板に、前記コンデンサ、前記抵抗及び前
記コイルを収容するキャビティを形成した樹脂基板を貼
り付け、コア基板を形成する工程 （ｃ）前記樹脂板に前記コンデンサ、前記抵抗及び前記
コイルの電極へ至る開口を設けてバイアホールを形成す
る工程 - 【請求項２】 前記（ｃ）工程の前後に、前記樹脂板に
前記樹脂基板を貼り付けてなる前記コア基板に、通孔を
穿設してスルーホールとする工程を経ることを特徴とす
る請求項１に記載のプリント配線板の製造方法。 - 【請求項３】 少なくとも以下（ａ）〜（ｅ）の工程を
備えることを特徴とするプリント配線板の製造方法： （ａ）心材となる樹脂を含有させてなる樹脂材料にコン
デンサ、抵抗及びコイル収容用の通孔を形成する工程 （ｂ）前記通孔を形成した樹脂材料に、樹脂材料を貼り
付けて、コンデンサ、抵抗及びコイル収容部を有するコ
ア基板を形成する工程 （ｃ）前記コア基板にコンデンサ、抵抗及びコイルを収
容する工程 （ｄ）前記コア基板に樹脂フィルムを貼り付ける工程 （ｅ）前記樹脂フィルムに前記コンデンサ、前記抵抗及
び前記コイルの電極へ至る開口を設けてバイアホールを
形成する工程 - 【請求項４】 前記（ｅ）工程の前あるいは後に、前記
樹脂板に前記樹脂基板を貼り付けてなる前記コア基板
に、通孔を穿設してスルーホールとする工程を経ること
を特徴とする請求項３に記載のプリント配線板の製造方
法。 - 【請求項５】 少なくとも以下（ａ）〜（ｄ）の工程を
備えることを特徴とするプリント配線板の製造方法： （ａ）コア基板にコンデンサ、抵抗及びコイル収容用の
通孔を形成する工程 （ｂ）前記コア基板にコンデンサ、抵抗及びコイルを収
容する工程 （ｃ）前記コア基板に樹脂材料を貼り付け、コア基板を
形成する工程 （ｄ）前記コア基板の表面側の樹脂フィルムに前記コン
デンサ、前記抵抗及び前記コイルの電極へ至る開口を設
けてバイアホールを形成する工程 - 【請求項６】 前記（ｄ）工程の前あるいは後に、前記
コア基板に、通孔を穿設してスルーホールとする工程を
経ることを特徴とする請求項５に記載のプリント配線板
の製造方法。 - 【請求項７】 コア基板に樹脂絶縁層と導体回路とを積
層してなるプリント配線板であって、 前記コア基板内にコンデンサ、抵抗及びコイルを収容さ
せたことを特徴とするプリント配線板。 - 【請求項８】 コア基板に樹脂絶縁層と導体回路とを積
層してなるプリント配線板であって、 チップコンデンサ、抵抗及びコイルの電極の被覆層を少
なくとも一部を露出させて、前記プリント配線板に収容
し、前記被覆層から露出した電極にめっきにより電気的
接続を取ったことを特徴とするプリント配線板。 - 【請求項９】 前記チップコンデンサ、抵抗及びコイル
から露出した電極は、主成分がＣｕである金属であるこ
とを特徴とする請求項８に記載のプリント配線板。 - 【請求項１０】 前記コア基板に樹脂絶縁層と導体回路
とを積層してなるプリント配線板であって、 チップコンデンサ、抵抗及びコイルの電極にめっき膜を
被覆して、前記プリント配線板に収容し、前記めっき膜
を設けた電極にめっきにより電気的接続を取ったことを
特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221348A JP4437361B2 (ja) | 2000-07-21 | 2000-07-21 | プリント配線板及びプリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221348A JP4437361B2 (ja) | 2000-07-21 | 2000-07-21 | プリント配線板及びプリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002043755A true JP2002043755A (ja) | 2002-02-08 |
| JP4437361B2 JP4437361B2 (ja) | 2010-03-24 |
Family
ID=18715777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221348A Expired - Fee Related JP4437361B2 (ja) | 2000-07-21 | 2000-07-21 | プリント配線板及びプリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4437361B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156669A (ja) * | 2004-11-29 | 2006-06-15 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| JP2010034588A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 回路部品内蔵基板の製造方法 |
| JP2012186440A (ja) * | 2011-02-18 | 2012-09-27 | Ibiden Co Ltd | インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法 |
| US8737085B2 (en) | 2006-05-24 | 2014-05-27 | Dai Nippon Printing Co., Ltd. | Wiring board with a built-in component and method for manufacturing the same |
| US10080293B2 (en) | 2016-08-05 | 2018-09-18 | Shinko Electric Industries Co., Ltd. | Electronic component-embedded board and electronic component device |
-
2000
- 2000-07-21 JP JP2000221348A patent/JP4437361B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006156669A (ja) * | 2004-11-29 | 2006-06-15 | Dainippon Printing Co Ltd | 部品内蔵配線板、部品内蔵配線板の製造方法 |
| US8737085B2 (en) | 2006-05-24 | 2014-05-27 | Dai Nippon Printing Co., Ltd. | Wiring board with a built-in component and method for manufacturing the same |
| JP2010034588A (ja) * | 2009-11-09 | 2010-02-12 | Panasonic Corp | 回路部品内蔵基板の製造方法 |
| JP2012186440A (ja) * | 2011-02-18 | 2012-09-27 | Ibiden Co Ltd | インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法 |
| US9265158B2 (en) | 2011-02-18 | 2016-02-16 | Ibiden Co., Ltd. | Inductor component and printed wiring board incorporating inductor component and method for manufacturing inductor component |
| US10080293B2 (en) | 2016-08-05 | 2018-09-18 | Shinko Electric Industries Co., Ltd. | Electronic component-embedded board and electronic component device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4437361B2 (ja) | 2010-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4953499B2 (ja) | プリント配線板 | |
| WO2001019149A1 (fr) | Carte de circuit imprime, procede de production associe et condensateur destine a etre incorpore dans cette carte | |
| JP5505433B2 (ja) | プリント配線板 | |
| JP2001352141A (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4863562B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4315580B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4863546B2 (ja) | コンデンサ内蔵プリント配線板及びコンデンサ内蔵プリント配線板の製造方法 | |
| JP4863559B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4437361B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4726285B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4060491B2 (ja) | パッケージ基板 | |
| JPH11307687A (ja) | パッケージ基板 | |
| JP2001244636A (ja) | プリント配線板 | |
| JP4592177B2 (ja) | パッケージ基板 | |
| JP4554789B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP2005019732A (ja) | 配線基板およびこれを用いた電子装置 | |
| JP2003133737A (ja) | 多層配線基板及びその製造方法 | |
| JP4863560B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4554790B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JPH10200264A (ja) | 多層プリント配線板およびその製造方法 | |
| JP2003046244A (ja) | 多層配線基板及びその製造方法 | |
| JP2001223298A (ja) | パッケージ基板 | |
| JP2001244635A (ja) | プリント配線板の製造方法 | |
| JP4097364B2 (ja) | パッケージ基板 | |
| JP3922995B2 (ja) | 半導体実装用プリント配線板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090224 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090702 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091222 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130115 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |