CN101171894B - 印刷线路板 - Google Patents

印刷线路板 Download PDF

Info

Publication number
CN101171894B
CN101171894B CN2006800148623A CN200680014862A CN101171894B CN 101171894 B CN101171894 B CN 101171894B CN 2006800148623 A CN2006800148623 A CN 2006800148623A CN 200680014862 A CN200680014862 A CN 200680014862A CN 101171894 B CN101171894 B CN 101171894B
Authority
CN
China
Prior art keywords
solder
printed substrate
mask
solder ball
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006800148623A
Other languages
English (en)
Other versions
CN101171894A (zh
Inventor
川村洋一郎
泽茂树
丹野克彦
田中宏德
藤井直明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN101171894A publication Critical patent/CN101171894A/zh
Application granted granted Critical
Publication of CN101171894B publication Critical patent/CN101171894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

本发明提供一种印刷线路板，对形成有导体电路的布线基板，在其表面上设置阻焊层，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为导体焊盘，在该导体焊盘上形成用于安装电子部件的焊锡凸块，其中，即使是设于该阻焊层的开口部的间距为200μm以下的窄间距构造中，通过使焊锡凸块的从阻焊层表面起的高度H与开口部的开口直径D之比(H/D)为0.55～1.0，提高了连接可靠性及绝缘可靠性。

Description

印刷线路板
技术领域
本发明涉及一种用于在表层安装电容器或IC等电子部件的印刷线路板，详细地说，涉及适于使用于安装电子部件的焊锡凸块窄间距化的印刷线路板。
背景技术
近年来，在便携电话、通信终端所代表的电子设备中，要求高功能化的趋势日益显著。并且，在这样的电子设备中使用安装了IC芯片的印刷线路板。作为将IC芯片安装于印刷线路板的形式，多采用将IC芯片直接安装于印刷线路板表面的倒装方式。公知作为这样的印刷线路板，具有芯基板、形成于该芯基板上的积层层、通过焊锡凸块将IC芯片安装于该积层层上表面的连接焊盘。
在此，公知作为印刷线路板，使用将环氧树脂、BT(双马来酰亚胺三嗪树脂)树脂、酚醛树脂等与玻璃纤维等强化材料共同形成的印刷线路板，它们的芯基板的热膨胀系数大约是12～20ppm/℃(30～200℃)，比IC芯片中硅的热膨胀系数(约3.5ppm/℃)大，约是其4倍以上。
因此，在上述倒装方式中，在反复产生伴随IC芯片发热的温度变化时，由于IC芯片与芯基板的热膨胀量及热收缩量的不同，有可能焊锡凸块被破坏。为了解决这样的问题，提出有在印刷线路板与IC之间夹入热膨胀系数介于二者之间的中继基板的方法(参照日本特开昭59-996)。
但是，在于IC与印刷线路板之间夹入中继基板的方法中，由于在印刷线路板与IC之间夹入中继基板，因此不能应对使电子部件小型化的要求。而且，由于需要额外增加设置中继基板这样的部件，成本提高了。
发明内容
因此，本发明的目的在于解决现有技术的上述问题，提供一种即使做成使安装焊锡凸块的导体焊盘(连接焊盘)的间距为200μm以下这样的窄间距构造，也可能实现连接可靠性、绝缘可靠性优良、小型化且低成本的印刷线路板。
本发明人为了实现上述目的而进行了深入研究，结果发现：通过将在从设于阻焊层的开口部露出的连接焊盘上设置的焊锡凸块的高度与开口部直径之比设定在规定范围内，可以提高焊锡凸块与IC芯片等电子部件之间的连接可靠性及绝缘可靠性，有助于小型化及低成本化，基于这样的见解，完成了以下述内容为主要构成的本发明。
即，本发明是：
(1)一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，其特征在于，
通过在设于上述阻焊层的开口部内搭载焊锡球来形成上述焊锡凸块，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的从阻焊层表面起的高度H与上述开口部的开口直径D之比(H/D)为0.55～1.0。
此外，本发明是：
(2)一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，通过该焊锡凸块安装电子部件，通过欠装而用树脂密封该电子部件与阻焊层之间，其特征在于，
通过在设于上述阻焊层的开口部内搭载焊锡球来形成上述焊锡凸块，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的从阻焊层表面起的高度H与上述开口部的开口直径D之比(H/D)为0.55～1.0。
在本发明中，上述阻焊层表面中至少电子部件安装区域被实施了平坦化处理，该被平坦化处理后的表面(第1凹凸面)的最大表面粗糙度是0.8～3.0μm。
在本发明中，可以进一步对上述阻焊层的被平坦化处理的表面实施粗糙化处理，上述阻焊层的被粗糙化处理的表面(第2凹凸面)的表面粗糙度比上述被平坦化处理的表面的最大表面粗糙度小，且上述被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
另外，在本发明中，被限定为从设于阻焊层的开口部露出的导体电路的一部分的导体焊盘，形成为将电镀导体完全填充于设在层间树脂绝缘层的开口内而成的填充通路孔的形态，该层间树脂绝缘层位于最外层，从该层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm。
另外，在本发明中，所谓“导体焊盘”是指被限定为从设于阻焊层的开口部露出的导体电路的一部分，但该导体电路可以是例如利用导体电路的一部分的形态(连接焊盘)、层间导通孔(包含将电镀导体完全填充于设于树脂绝缘层的开口内而成的填充通路孔)的形态以及由层间导通孔和导体电路构成的形态，在从广义上讲，是指包含连接焊盘、层间导通孔的导体电路的一部分。
此外，在本发明中，所谓设于阻焊层的开口的“开口直径(D)”，在开口侧壁不形成锥形形状时，上述“开口直径(D)”是指开口的“直径”，在开口侧壁形成为锥形形状时，上述“开口直径(D)”是指在阻焊层表面露出的开口的直径(开口上部的直径)。
此外，在本发明中，所谓“最大表面粗糙度”是指，如图8概略所示，在电子部件安装区域，导体焊盘或导体电路上的阻焊层高度与同其相邻的导体焊盘非形成部或导体电路非形成部的阻焊层高度之差X1、X2、X3、X4、X5......中的最大值。
另外，所谓“算术平均粗糙度”是指由JIS B0601规定的算术平均粗糙度(Ra)。
根据本发明，通过使焊锡凸块的从阻焊层表面起的高度H与开口部的开口直径D之比(H/D)为0.55以上，从而可以将焊锡凸块的高度形成得较大，焊锡凸块自身容易变形，并且可以增大焊锡的体积(焊锡量)。结果，焊锡可吸收的应力增加，所以提高了连接可靠性。另一方面，通过使焊锡凸块的从阻焊层表面起的高度H与开口部的开口直径D之比(H/D)为1.0以下，从而在相邻的焊锡凸块之间熔融的焊锡难以移动，所以可以抑制焊锡凸块的高度不均，并且防止相邻的焊锡凸块之间发生短路。其结果，提高了连接可靠性和绝缘可靠性。
此外，使阻焊层表面中至少电子部件安装区域中的被实施了平坦化处理后的表面(第1凹凸面)的最大表面粗糙度(凹凸量)为0.8～3.0μm，从而可以减少在填充于阻焊层表面与安装电子部件之间的欠装材料内发生空穴。其结果，提高了连接可靠性。
另外，使阻焊层的被粗糙化处理的表面(第2凹凸面)的表面粗糙度比被平坦化处理的表面的凹凸量小，且被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm左右，从而可以提高阻焊层表面与欠装材料之间的紧密贴合性，并可以减少阻焊层表面上焊剂、清洗液等的残留。其结果，提高了连接可靠性和绝缘可靠性。
另外，将导体焊盘形成为填充通路孔的形态，从最外侧的层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm，从而可以增多填充通路孔与焊锡球之间的接点，提高形成焊锡凸块时的沾湿性，因此可以减少凸块内卷入空穴、凸块的未安装(遗漏凸块)，并容易适于微细化。
另外，由于不需要中继基板，因此相应可以实现薄型化、低成本化。
附图说明
图1是表示本发明的印刷线路板的一实施方式的剖视图。
图2是表示将IC芯片安装于图1所示的印刷线路板、载置于子板上的状态的剖视图。
图3A～3C是说明在印刷线路板上形成焊锡凸块的工序的图。
图4A～4B是表示焊锡球搭载装置的构成的概略图。
图5A是用于说明印刷线路板的定位的概略图，图5B是用于说明向搭载筒供给焊锡球的概略图。
图6A是用于说明由搭载筒集合焊锡球的概略图，图6B是用于说明由搭载筒集合、引导焊锡球的概略图。
图7A是用于说明焊锡球落下到连接焊盘上的概略图，图7B是用于说明由吸附球除去筒除去焊锡球的概略图。
图8是用于说明阻焊层表面的最大表面粗糙度的概略图。
图9是用于说明本发明中的凸块高度(H)与阻焊层开口直径(D)的关系的概略图。
图10A～10B是用于说明作为连接焊盘的填充通路孔表面的凹凸的概略图。
图11A～11B是用于说明连接焊盘区域的概略图。
具体实施方式
如图9所示，本发明的印刷线路板的一实施方式是在形成于布线基板最外层的阻焊层(SR层)设置开口部，将从其开口部露出的导体电路的一部分形成为连接焊盘，以200μm以下的间距配置该连接焊盘，并使形成在连接焊盘上的焊锡凸块的从阻焊层表面起的高度H与开口部的开口直径D之比(H/D)为0.55～1.0。
在本发明的一实施方式中，要在设于阻焊层上的开口部内形成焊锡凸块，优选是不采用以往的使用掩模的印刷法，而采用如后述那样的、通过焊锡球排列用掩模的开口部使具有微细直径的焊锡球落下到连接焊盘上的新方法及新装置。
首先，参照图1及图2，对使用新焊锡球搭载方法及装置来制造的本发明的印刷线路板，说明其一实施方式的构成。
图1表示印刷线路板10的剖视图，图2表示将IC芯片90安装于图1所示的印刷线路板10、载置于子板94上的状态的剖视图。在图1所示的印刷线路板10中，在芯基板30的两面上形成导体电路34，这些导体电路通过通孔36被电连接。
另外，在芯基板30的导体电路34上隔着层间树脂绝缘层50形成有形成导体电路层的导体电路58。该导体电路58通过层间导通孔60与导体电路34连接。在导体电路58上隔着层间树脂绝缘层150形成导体电路158。该导体电路158通过形成于层间树脂绝缘层150上的层间导通孔160与导体电路58连接。
阻焊层70形成为覆盖导体电路158及层间导通孔160，在设于该阻焊层70的开口71中形成镀镍层72和镀金层74，从而形成连接焊盘75。在上表面的连接焊盘75上形成有焊锡凸块78U，在下表面的连接焊盘75上形成有BGA(球栅阵列)78D。
如图2所示，印刷线路板10的上表面一侧的焊锡凸块78U连接于IC芯片90的电极92，构成IC安装印刷线路板，该IC安装印刷线路板通过设于其下表面一侧的BGA78D连接于子板94的连接盘96。
在本发明的一实施方式中，优选是对阻焊层的表面中至少电子部件安装区域实施平坦化处理。由于阻焊层与焊锡凸块的热膨胀系数不同，所以由于热变化，在焊锡凸块与阻焊层的边界附近反复出现收缩、膨胀。这是因为，在阻焊层表面上存在较大的凹凸，即，在平坦度较差的情况下，焊锡凸块附近的阻焊层的体积较小，所以容易破坏。因此，通过使阻焊层表面的平坦度小到一定程度，可以增大施加较大应力的部分的阻焊层的体积，因此可以减少容易发生应力集中那样的弯曲部，可以提高耐热循环性。
优选是上述阻焊层的被平坦化处理过的表面的最大表面粗糙度为0.8～3.0μm。
其理由是，若最大表面粗糙度在0.8～3.0μm的范围内，则导体焊盘附近的阻焊剂不容易产生裂纹，欠装材料内不卷入空气(空穴)。其结果，提高了绝缘可靠性、连接可靠性。
此外，在本发明的一实施方式中，优选是进一步对被平坦化处理过的阻焊层表面实施粗糙化处理。对平坦为一定程度的阻焊层表面实施粗糙化处理，形成比平坦化表面更小的凹凸，从而可以提高欠装材料的沾湿性，从而即使对阻焊层与焊锡凸块边界附近的狭窄间隙部分，也能填充欠装材料，提高了连接可靠性。
优选是上述被粗糙化处理过的阻焊层表面的表面粗糙度比被平坦化处理的表面的最大表面粗糙度小，且被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
其理由是，通过使算术平均粗糙度(Ra)为0.2～0.5μm的范围内，提高与欠装材料的紧密贴合性，使阻焊剂表面难以残留焊剂残渣、清洗残渣。其结果，提高了绝缘可靠性、连接可靠性。
此外，从图1及图2可知，作为用于安装电子部件的导体焊盘而设于基板上表面的连接焊盘75中的、位于中央的两个连接焊盘形成为位于层间导通孔160上方并与其相邻的连接盘的形态，与它们相邻的两个连接盘形成于与层间导通孔160的连接盘相邻的焊盘的形态，而且，位于左右两端的两个连接盘形成为由导体电路158的布线图案的一部分构成的焊盘的形态。
此外，下表面的连接焊盘75中的、位于左右两端的两个连接盘形成为位于层间导通孔160上方并与其相邻的连接盘的形态，位于中央的4个连接焊盘形成为与层间导通孔160的连接盘相邻的焊盘的形态。
作为形成有上述焊锡凸块78U的连接焊盘的层间导通孔160优选是填充通路孔，如图10A～10B所示，优选是从层间树脂绝缘层150表面露出的填充通路孔表面的凹凸量相对于导体电路158的导体厚度为-5～+5μm的范围。其理由是，若填充导通孔表面的凹入量超过5μm(-5μm)，则焊锡凸块与由填充通路孔构成的连接焊盘的接点变少，因此在形成焊锡凸块时，沾湿性变差，容易在凸块内卷入空穴、或未搭载凸块(遗漏凸块)。另一方面，若填充通路孔表面的凸出量超过5μm(+5μm)，则导体电路158的厚度变大，不适于微细化。
另外，本发明中的“电子部件安装区域”大致相当于填充通路孔等的形成有用于安装电子部件的导体焊盘的区域(以下简称为“连接焊盘区域”)。
例如，图11A表示排列成格子状的连接焊盘中的最外周的连接焊盘的所有连接焊盘沿矩形各边排列的状态，图11B表示排列成格子状的连接焊盘中的最外周的连接焊盘的一部分未沿矩形各边排列的状态，但在任一情况下，在将连接焊盘区域做成矩形时，将确定成包括最外周连接焊盘在内的、包括所有连接焊盘的区域的面积成为最小这样的矩形区域称为“连接焊盘区域”。
图3A～3C是说明在印刷线路板10上形成本发明的焊锡凸块的工序的图。
首先，通过印刷法形成焊剂80(参照图3A)，该焊剂80覆盖在设于印刷线路板10上表面一侧的阻焊层70上的开口71形成的导体焊盘、即连接焊盘75。
接着，使用后述的焊锡球搭载装置将微小的焊锡球78s(例如日立金属社制或タムラ社制)搭载于印刷线路板10上表面一侧的连接焊盘75上(参照图3B)。优选是这样的焊锡球的直径为大于等于40μm且小于200μm，若直径不到40μm，则焊锡球过轻，不落下到连接焊盘上。另一方面，当直径为200μm以上时，反而由于过重，不能使焊锡球集合到筒构件内，出现未载有焊锡球的连接焊盘。为了应对微细化，最好为直径为80μm的焊锡球。
其后，例如使用日本专利第1975429号所记载那样的吸附头将通常直径(250μm)的焊锡球78L吸附并载置在印刷线路板10下表面一侧的连接焊盘75上(参照图3C)。
接着，用回流焊炉进行加热，如图1所示，在印刷线路板10上表面一侧以60～200μm的间距形成例如500～30000个焊锡凸块78U，在下表面一侧以2mm间距形成例如250个BGA78D。
焊锡凸块的间距即是连接焊盘的间距，该连接焊盘的间距小于60μm时，要制造适于该间距的焊锡球比较困难。另一方面，若连接焊盘的间距超过200μm，则不能得到对应窄间距的印刷线路板。
另外，如图2所示，通过使用回流焊并借助焊锡凸块78U安装IC芯片90，从而形成IC安装印刷线路板10，该IC安装印刷线路板10通过BGA78D安装于子板94上。
接着，参照图4A～4B说明在上述印刷线路板的连接焊盘上搭载微小焊锡球78s的焊锡球搭载装置。
图4A是表示焊锡球搭载装置的构成的构成图，图4B是从箭头B侧观看图4A的焊锡球搭载装置的向视图。
上述焊锡球搭载装置20包括：对印刷线路板10A进行定位保持的XYθ吸引台14、使该XYθ吸引台14升降的上下移动轴12、具有与印刷线路板的连接焊盘75对应的开口的焊锡球排列用掩模16、对在焊锡球排列用掩模16上移动的焊锡球进行引导的搭载筒(筒构件)24、对搭载筒24施加负压的吸引箱26、用于回收剩余的焊锡球的焊锡球除去筒61、对该焊锡球除去筒61施加负压的吸引箱66、保持回收的焊锡球的吸附焊锡球除去吸引装置68、夹持焊锡球排列用掩模16的掩模夹子44、朝X方向输送搭载筒24和焊锡球除去筒61的X方向移动轴40、支承X方向移动轴40的移动轴支承导向件42、用于对多层印刷线路板10进行摄像的校准摄像机46、检测处于搭载筒24下方的焊锡球的残余量的残余量检测传感器18、及根据由残余量检测传感器18检测出的残余量将焊锡球向搭载筒24侧供给的焊锡球供给装置22。
对应于连接焊盘区域的大小朝Y方向排列多个上述搭载筒24和焊锡球除去筒61。另外，也可形成为与多个连接焊盘区域对应的大小。在此，Y方向是比较方便的，也可朝X方向排列。XYθ吸引台14对搭载焊锡球的印刷线路板10进行定位、吸附、保持、修正。校准摄像机46检测XYθ吸引台14上的印刷线路板10的校准标记，根据检测出的位置，调整印刷线路板10与焊锡球排列用掩模16的位置。残余量检测传感器18由光学方法检测焊锡球的残余量。
下面，参照图5～图7说明由焊锡球搭载装置20进行的焊锡球的搭载工序。
(1)多层印刷线路板的位置识别、修正
如图5A所示，由校准摄像机46识别印刷线路板10的校准标记34M，由XYθ吸引台14相对于焊锡球排列用掩模16修正印刷线路板10的位置。即，为使焊锡球排列用掩模16的开口16a分别与印刷线路板10的连接焊盘75对应而调整位置。另外，在此，为了便于图示，仅表示1张印刷线路板10，但实际上是相对于构成多张印刷线路板的工作单尺寸的印刷线路板搭载焊锡球，在形成焊锡凸块后分割为多片多层印刷线路板。
(2)焊锡球及供给焊锡球
如图5B所示，从焊锡球供给装置22将焊锡球78s定量向搭载筒24侧进行供给。在此，作为焊锡球，可以使用市场销售的(例如日立金属社制造)，也可以使用例如按照日本特开2001-226705所记载的制造装置及制造方法制造出的焊锡球。
在制造了该焊锡球后，将该焊锡球载置于具有比纵向及横向尺寸都比所希望的焊锡球直径小1μm的方形狭缝(开口)的金属板(例如25μm厚的Ni)上，在其上使焊锡球滚动而从狭缝落下。由此，除去了比所希望直径小的焊锡球。其后，用具有纵向及横向尺寸都比所希望的焊锡球直径大1μm的方形狭缝的金属板对残留在金属板上的焊锡球分级，回收从狭缝落下来一的焊锡球，从而得到具有与所希望直径大致相同直径的焊锡球。
(3)搭载焊锡球
如图6A所示，使搭载筒24位于在焊锡球排列用掩模16的上方并且与该焊锡球排列用掩模保持规定的间隙(例如焊锡球直径的50％～300％)，通过从吸引部24B吸引空气，从而使搭载筒与印刷线路板间的间隙的流速为5m/sec～35m/sec，使焊锡球78s集合到该搭载筒24的开口部24A正下方的焊锡球排列用掩模16上。
此后，如图6B、图7A所示，通过X方向移动轴40沿X轴朝水平方向输送沿印刷线路板10的Y轴排列的搭载筒24。由此，随着搭载筒24的移动使集合到焊锡球排列用掩模16上的焊锡球78s移动，通过焊锡球排列用掩模16的开口16a使焊锡球78s落下，从而搭载到印刷线路板10的连接焊盘75。由此，在印刷线路板10侧的所有连接焊盘上依次定位焊锡球78s。
(4)除去附着焊锡球
如图7B所示，由搭载筒24将剩余的焊锡球78s在焊锡球排列用掩模16上引导至没有开口16a的位置后，由焊锡球除去筒61将其吸引除去。
(5)取出基板
接着，从吸引台14拆下印刷线路板10。
采用以上说明的焊锡球搭载方法及焊锡球搭载装置20，通过使搭载筒24位于焊锡球排列用掩模16的上方，从位于该搭载筒24上部的吸引部24B吸引空气，从而集合焊锡球78s，通过朝水平方向输送搭载筒24，从而可以使集合后的焊锡球78s在焊锡球排列用掩模16上移动，通过焊锡球排列用掩模16的开口16a使焊锡球78s落下到印刷线路板10的连接焊盘75上。
由此，可确实地将微细的焊锡球78s搭载到印刷线路板10的所有连接焊盘75上。另外，由于在与焊锡球78s非接触状态下使焊锡球78s移动，所以，与现有技术那样使用刮板的印刷法不同，可不损伤焊锡球地将其搭载于连接焊盘75上，可使焊锡凸块78U的高度均匀。
因此，根据上述方法，IC等电子部件的安装性优良、安装后的热循环试验、高温、高湿试验等耐环境试验性优良。
另外，由于不依存于产品的平面度，所以，即使是表面具有较多起伏的印刷线路板，也可将焊锡球适当地载置到连接焊盘上。
另外，由于可将微小的焊锡球确实地载置到连接焊盘上，所以，即使在连接焊盘间距为60～200μm、且阻焊剂的开口直径为40～150μm的窄间距排列的印刷线路板上，也可在所有凸块上形成这些凸块高度大致均匀稳定的焊锡凸块。
另外，由于是由吸引力引导焊锡球，所以，可防止焊锡球的聚集、附着。另外，通过调整搭载筒24的数量，从而可对应各种大小的工件(工作单尺寸的多层印刷线路板)，所以，可灵活地适用于多品种、少量生产。
在上述的焊锡球搭载装置中，如图4B所示，由于与工件(工作单尺寸的印刷线路板)的宽度对应地朝Y方向排列多个搭载筒24，所以，只要朝相对于列方向垂直的方向(X方向)输送多个搭载筒24，即可将焊锡球确实地搭载于印刷线路板10的所有的连接焊盘75上。
另外，可由焊锡球除去筒61回收残留在焊锡球排列用掩模16上的焊锡球78s，所以，不会由于余下的焊锡球留下而成为故障等问题的原因。
使用上述的焊锡球搭载方法及装置而搭载到印刷线路板的连接焊盘上的焊锡球，通过回流焊处理而成为具有规定高度的焊锡凸块，通过这样的焊锡凸块将IC芯片安装到基板上，从而制造出本发明的印刷线路板。
(实施例1)
(1)印刷线路板的制作
作为初始材料，使用双面覆铜积层板(例如日立化成工业株式会社制造的商品名“MCL-E-67”)，用公知的方法在该基板上形成通孔导体和导体电路。此后，用公知的方法(例如2000年6月20日由日刊工业报社发行的“积层式多层印刷线路板”(高木清著))交替地层叠层间绝缘层与导体电路层，在最外层的导体电路层中，在150mm 2连接焊盘区域内形成由厚度：20μm、直径(导体焊盘直径)：150μm、间距：200μm、50×40个(格子状配置)构成的IC芯片安装用连接焊盘群。
形成这些连接焊盘的区域的面积是150mm2。例如用与日本特开2000-357762号公报所记载的方法同样的方法形成这样的连接焊盘。
此外，改变连接焊盘的大小、间距、数量、配置时，可以通过改变阻镀剂图案(开口直径、间距、配置等)来实现。
阻焊层的形成是通过使用市场出售的阻焊剂在以下的印刷条件下进行丝网印刷，从而形成覆盖连接焊盘的15～25μm厚(连接焊盘上的厚度)的阻焊层。
(印刷条件)
阻焊剂墨：日立工业社制造，商品名“RPZ-1”
墨粘度：45±15Pa·s
网版：聚酯纤维制造(130～300目)
刮板速度：100～200mm/秒
在该实施例中，将阻焊层的厚度形成为25μm。
其后，在将描绘有阻焊剂开口部图案(掩模图案)的光掩模紧密贴合在阻焊层上的状态下，以100～1000mj的紫外线进行曝光，用10g/L的碳酸钠(Na2CO3)溶液进行显影处理，从而在连接焊盘上形成直径为120μm的开口。
(2)搭载焊锡球
在由上述(1)制作的印刷线路板的表面(IC安装面)涂覆市场出售的松香系焊剂后，将其搭载到焊锡球搭载装置的吸附台上，使用CCD摄像机识别印刷线路板和焊锡球排列用掩模的校准标记，并使印刷线路板与焊锡球排列用掩模对位。
在此，焊锡球排列用掩模使用在与印刷线路板的连接焊盘对应的位置具有直径为175μm的开口的Ni制金属掩模。也可使用其他的SUS制或聚酰亚胺制的焊锡球排列用掩模。
另外，形成于焊锡球排列用掩模上的开口直径最好是所使用的焊锡球直径的1.1～1.5倍。而且，焊锡球排列用掩模的厚度最好是所使用的焊锡球直径的1/2～3/4。
然后，按与连接焊盘区域对应的大小(相对于连接焊盘区域的1.2～3倍)，保持2倍于焊锡球直径的间隙地使高度200mm的搭载筒位于金属掩模(焊锡球排列用掩模)上，将由Sn/Pb焊锡(Sn/Pb＝63∶37)构成的直径为145μm的焊锡球(日立金属社制)载置到搭载筒周围近旁的焊锡球排列用掩模上。
在该实施例中，焊锡球使用Sn/Pb焊锡，但也可是由从Ag、Cu、In、Bi、Zn等的群中选择的至少一种金属与Sn构成的无Pb焊锡。然后，从搭载筒上部吸引空气，将搭载筒与印刷线路板间的间隙中的流速调整为5～35m/sec，将焊锡球集合到搭载筒内。
此后，按移动速度10～40mm/sec移动搭载筒，使焊锡球滚动，使焊锡球从焊锡球排列用掩模的开口部落下，将焊锡球搭载到连接焊盘上。
(3)形成焊锡凸块
然后，除去焊锡球排列用掩模的多余的焊锡球后，从焊锡球搭载装置分别拆下焊锡球排列用掩模和印刷线路板。最后，将上述印刷线路板投入到设定为230℃的回流焊中，形成为焊锡凸块。
形成焊锡凸块后，用激光显微镜(商品名“VX-8500”：KEYENCE社制造、或商品名“WYKO NT-2000”：ビ一コ社制造)测定从阻焊剂表面突出的焊锡凸块的高度。
另外，测定点是连接焊盘群中位于4角的焊锡凸块与位于大致中央部的焊锡凸块，总共测定5个焊锡凸块，结果，焊锡凸块高度的最小值为66μm、最大值为70μm。
(4)安装IC芯片
测定了各焊锡凸块的高度后，通过焊锡凸块安装IC芯片，在IC芯片与阻焊剂之间填充市场出售的欠装材料，制造IC安装印刷线路板。
(实施例2)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为20μm，使用开口直径为160μm的焊锡球排列用掩模搭载直径为140μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为63μm、最大值为68μm。
(实施例3)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为15μm，使用开口直径为155μm的焊锡球排列用掩模搭载直径为135μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为65μm、最大值为70μm。
(实施例4)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为10μm，使用开口直径为150μm的焊锡球排列用掩模搭载直径为130μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为66μm、最大值为68μm。
(实施例5)
改变阻镀剂图案，变更为连接焊盘直径：120μm、间距：150μm，改变形成阻焊剂开口时的光掩模的掩模图案，将阻焊剂开口直径变更为90μm，对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为10μm，使用开口直径为110μm的焊锡球排列用掩模搭载直径为90μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为46μm、最大值为49μm。
(实施例6)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为15μm，使用开口直径为115μm的焊锡球排列用掩模搭载直径为95μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为45μm、最大值为49μm。
(实施例7)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为20μm，使用开口直径为120μm的焊锡球排列用掩模搭载直径为100μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为47μm、最大值为49μm。
(实施例8)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为25μm，使用开口直径为130μm的焊锡球排列用掩模搭载直径为105μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。
其结果，焊锡凸块高度的最小值为47μm、最大值为48μm。
(实施例9)
改变阻镀剂图案，变更为连接焊盘直径：80μm、间距：100μm，改变形成阻焊剂开口时的光掩模的掩模图案，将阻焊剂开口直径变更为60μm，对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为10μm，使用开口直径为60μm的焊锡球排列用掩模搭载直径为50μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为31μm、最大值为34μm。
(实施例10)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为15μm，使用开口直径为70μm的焊锡球排列用掩模搭载直径为55μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为33μm、最大值为34μm。
(实施例11)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为20μm，使用开口直径为70μm的焊锡球排列用掩模搭载直径为60μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为33μm、最大值为35μm。
(实施例12)
对阻焊剂的印刷条件(网版的网眼及印刷速度)进行调整，使阻焊剂的膜厚为25μm，使用开口直径为80μm的焊锡球排列用掩模搭载直径为65μm的焊锡球，除此之外，与实旋例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为32μm、最大值为34μm。
(实施例13)
使用开口直径为190μm的焊锡球排列用掩模搭载直径为160μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为84μm、最大值为87μm。
(实施例14)
使用开口直径为180μm的焊锡球排列用掩模搭载直径为155μm的焊锡球，除此之外，与实施例2同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为83μm、最大值为86μm。
(实施例15)
使用开口直径为180μm的焊锡球排列用掩模搭载直径为150μm的焊锡球，除此之外，与实施例3同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为83μm、最大值为87μm。
(实施例16)
使用开口直径为170μm的焊锡球排列用掩模搭载直径为145μm的焊锡球，除此之外，与实施例4同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为84μm、最大值为86μm。
(实施例17)
使用开口直径为120μm的焊锡球排列用掩模搭载直径为100μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为63μm、最大值为66μm。
(实施例18)
使用开口直径为130μm的焊锡球排列用掩模搭载直径为105μm的焊锡球，除此之外，与实施例6同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为63μm、最大值为66μm。
(实施例19)
使用开口直径为140μm的焊锡球排列用掩模搭载直径为110μm的焊锡球，除此之外，与实施例7同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为61μm、最大值为67μm。
(实施例20)
使用开口直径为140μm的焊锡球排列用掩模搭载直径为115μm的焊锡球，除此之外，与实施例8同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为61μm、最大值为65μm。
(实施例21)
使用开口直径为80μm的焊锡球排列用掩模搭载直径为60μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为40μm、最大值为43μm。
(实施例22)
使用开口直径为85μm的焊锡球排列用掩模搭载直径为65μm的焊锡球，除此之外，与实施例10同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为40μm、最大值为43μm。
(实施例23)
使用开口直径为90μm的焊锡球排列用掩模搭载直径为70μm的焊锡球，除此之外，与实施例11同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为41μm、最大值为44μm。
(实施例24)
使用开口直径为95μm的焊锡球排列用掩模搭载直径为75μm的焊锡球，除此之外，与实施例12同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为42μm、最大值为42μm。
(实施例25)
使用开口直径为230μm的焊锡球排列用掩模搭载直径为190μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为120μm、最大值为120μm。
(实施例26)
使用开口直径为230μm的焊锡球排列用掩模搭载直径为185μm的焊锡球，除此之外，与实施例2同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为121μm、最大值为122μm。
(实施例27)
使用开口直径为220μm的焊锡球排列用掩模搭载直径为180μm的焊锡球，除此之外，与实施例3同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为122μm、最大值为126μm。
(实旋例28)
使用开口直径为200μm的焊锡球排列用掩模搭载直径为175μm的焊锡球，除此之外，与实施例4同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为122μm、最大值为123μm。
(实施例29)
使用开口直径为150μm的焊锡球排列用掩模搭载直径为125μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为92μm、最大值为94μm。
(实施例30)
使用开口直径为150μm的焊锡球排列用掩模搭载直径为130μm的焊锡球，除此之外，与实施例6同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为90μm、最大值为93μm。
(实施例31)
使用开口直径为160μm的焊锡球排列用掩模搭载直径为135μm的焊锡球，除此之外，与实施例7同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为91μm、最大值为93μm。
(实施例32)
使用开口直径为170μm的焊锡球排列用掩模搭载直径为140μm的焊锡球，除此之外，与实施例8同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为90μm、最大值为91μm。
(实施例33)
使用开口直径为90μm的焊锡球排列用掩模搭载直径为75μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为61μm、最大值为63μm。
(实施例34)
使用开口直径为100μm的焊锡球排列用掩模搭载直径为80μm的焊锡球，除此之外，与实施例10同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为60μm、最大值为63μm。
(实施例35)
使用开口直径为110μm的焊锡球排列用掩模搭载直径为85μm的焊锡球，除此之外，与实施例11同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为62μm、最大值为63μm。
(实施例36)
使用开口直径为120μm的焊锡球排列用掩模搭载直径为90μm的焊锡球，除此之外，与实施例12同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为60μm、最大值为61μm。
(比较例1)
使用开口直径为150μm的焊锡球排列用掩模搭载直径为125μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为48μm、最大值为50μm。
(比较例2)
使用开口直径为150μm的焊锡球排列用掩模搭载直径为120μm的焊锡球，除此之外，与实施例2同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为46μm、最大值为50μm。
(比较例3)
使用开口直径为130μm的焊锡球排列用掩模搭载直径为115μm的焊锡球，除此之外，与实施例3同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为45μm、最大值为47μm。
(比较例4)
使用开口直径为130μm的焊锡球排列用掩模搭载直径为110μm的焊锡球，除此之外，与实施例4同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为48μm、最大值为50μm。
(比较例5)
使用开口直径为100μm的焊锡球排列用掩模搭载直径为80μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为35μm、最大值为36μm。
(比较例6)
使用开口直径为110μm的焊锡球排列用掩模搭载直径为85μm的焊锡球，除此之外，与实施例6同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为33μm、最大值为35μm。
(比较例7)
使用开口直径为115μm的焊锡球排列用掩模搭载直径为90μm的焊锡球，除此之外，与实施例7同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为36μm、最大值为38μm。
(比较例8)
使用开口直径为120μm的焊锡球排列用掩模搭载直径为95μm的焊锡球，除此之外，与实施例8同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为36μm、最大值为39μm。
(比较例9)
使用开口直径为55μm的焊锡球排列用掩模搭载直径为40μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为22μm、最大值为24μm。
(比较例10)
使用开口直径为60μm的焊锡球排列用掩模搭载直径为45μm的焊锡球，除此之外，与实施例10同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为21μm、最大值为23μm。
(比较例11)
使用开口直径为70μm的焊锡球排列用掩模搭载直径为50μm的焊锡球，除此之外，与实施例11同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为20μm、最大值为22μm。
(比较例12)
使用开口直径为80μm的焊锡球排列用掩模搭载直径为55μm的焊锡球，除此之外，与实施例12同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为24μm、最大值为26μm。
(比较例13)
使用开口直径为260μm的焊锡球排列用掩模搭载直径为220μm的焊锡球，除此之外，与实施例1同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为155μm、最大值为165μm。
(比较例14)
使用开口直径为260μm的焊锡球排列用掩模搭载直径为215μm的焊锡球，除此之外，与实施例2同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为100μm、最大值为180μm。
(比较例15)
使用开口直径为250μm的焊锡球排列用掩模搭载直径为210μm的焊锡球，除此之外，与实施例3同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为150μm、最大值为160μm。
(比较例16)
使用开口直径为240μm的焊锡球排列用掩模搭载直径为205μm的焊锡球，除此之外，与实施例4同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为112μm、最大值为158μm。
(比较例17)
使用开口直径为180μm的焊锡球排列用掩模搭载直径为155μm的焊锡球，除此之外，与实施例5同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为88μm、最大值为120μm。
(比较例18)
使用开口直径为180μm的焊锡球排列用掩模搭载直径为160μm的焊锡球，除此之外，与实施例6同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为120μm、最大值为180μm。
(比较例19)
使用开口直径为190μm的焊锡球排列用掩模搭载直径为165μm的焊锡球，除此之外，与实施例7同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为120μm、最大值为128μm。
(比较例20)
使用开口直径为200μm的焊锡球排列用掩模搭载直径为170μm的焊锡球，除此之外，与实施例8同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为75μm、最大值为160μm。
(比较例21)
使用开口直径为140μm的焊锡球排列用掩模搭载直径为105μm的焊锡球，除此之外，与实施例9同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为80μm、最大值为88μm。
(比较例22)
使用开口直径为140μm的焊锡球排列用掩模搭载直径为110μm的焊锡球，除此之外，与实施例10同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为40μm、最大值为90μm。
(比较例23)
使用开口直径为140μm的焊锡球排列用掩模搭载直径为115μm的焊锡球，除此之外，与实施例11同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为80μm、最大值为85μm。
(比较例24)
使用开口直径为150μm的焊锡球排列用掩模搭载直径为120μm的焊锡球，除此之外，与实施例12同样地制造出印刷线路板。其结果，焊锡凸块高度的最小值为75μm、最大值为90μm。
在此，对于按照上述实施例1～36及比较例1～24制造出的IC安装印刷线路板，如以下这样进行用于评价耐热循环性的试验。
(耐热循环性)
首先，对使用了IC芯片的特定回路的电阻(从IC芯片安装印刷线路板的与IC芯片搭载面相反侧的面露出、并与IC芯片导通的一对连接焊盘之间的电阻)进行测定，并将该值设为初始值。
之后，在这些I C芯片安装印刷线路板上，将-55℃×5分钟、125℃×5分钟作为1个循环地进行将该循环重复1000次的热循环试验。分别测定500、1000次循环后的电阻，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。将电阻变化率在±10以内的情况设为“良好”(○)，将电阻变化率在此以外的情况设为“不良”(×)。将该试验结果示于表1及表2。
(表1)
Figure G2006800148623D00291
(表2)
Figure G2006800148623D00301
接着，对上述实施例1～36中的实施例2、7、11、14、19、23、26、31、35，在形成了阻焊层后，对阻焊层表面实施以下那样的平坦化处理，制造出印刷线路板，将这些作为实施例37～45。
(实施例37)
在形成了阻焊层后，对阻焊层表面实施以下这样的平坦化处理，除此之外，与实施例2同样地制造印刷线路板。
(平坦化处理)
首先，用表面粗糙度测量仪(例如东京精密社制造“SURFCOM 480A”或ビ-コ社制“WYKO N-2500”)测量阻焊层表面中的用于IC芯片安装的连接焊盘区域(区域面积：1200mm2、连接焊盘数：30000)，调查由导体焊盘的有无引起的凹凸量(参照图8)。其结果，阻焊层表面的凹凸量为7.2～9.8μm。
接着，在阻焊层表面上粘贴聚对苯二甲酸乙酯(PET)膜，在以下的平坦化处理条件下，隔着聚对苯二甲酸乙酯膜对阻焊层施加压力，使阻焊剂表面平坦化。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
用同一表面粗糙度测量仪测定平坦化处理后的阻焊层表面中的、与已测定的区域相同的区域，调查平坦化处理后的阻焊层表面的凹凸程度。其结果，阻焊层的被平坦化处理过的表面的凹凸量变小到0.8(最小凹凸量)～3.2μm(最大凹凸量)左右。
另外，在此所说的“最大凹凸量”、“最小凹凸量”分别是指，如图8所示，在电子部件安装区域中，导体焊盘上或导体电路上的阻焊层高度与相邻的导体焊盘非形成部或导体电路非形成部的阻焊层高度之差X1、X2、X3、X4、X5......中的最大值、最小值。
(实施例38)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例7同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是6.6～10.2μm左右，是具有较大凹凸的面，但平坦化后的表面是0.7～3.0μm左右，成为凹凸较小的面。
(实施例39)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例11同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是8.4～9.3μm左右，是具有较大凹凸的面，但平坦化后的表面是0.8～3.1μm左右，成为凹凸较小的面。
(实施例40)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例14同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是8.2～9.6μm左右，是具有较大凹凸的面，但平坦化后的表面是0.7～3.2μm左右，成为凹凸较小的面。
(实施例41)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例19同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是9.9～10.2μm左右，是具有较大凹凸的面，但平坦化后的表面是0.8～3.3μm左右，成为凹凸较小的面。
(实施例42)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例23同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是8.3～10.3μm左右，是具有较大凹凸的面，但平坦化后的表面是0.7～3.0μm左右，成为凹凸较小的面。
(实施例43)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例26同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是9.1～9.8μm左右，是具有较大凹凸的面，但平坦化后的表面是0.5～3.1μm左右，成为凹凸较小的面。
(实施例44)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例31同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是8.1～10.2μm左右，是具有较大凹凸的面，但平坦化后的表面是0.8～3.0μm左右，成为凹凸较小的面。
(实施例45)
在形成了阻焊层后，对阻焊层表面在以下的条件下实施平坦化处理，除此之外，与实施例35同样地制造印刷线路板。
(平坦化处理条件)
加压温度：60～80℃
加压压力：3～5MPa
加压时间：1～3分钟
在该实施例中得到的阻焊层的平坦化前的表面凹凸量是9.6～10.3μm左右，是具有较大凹凸的面，但平坦化后的表面是0.7～3.0μm左右，成为凹凸较小的面。
对按照上述实施例37～45制造出的、实施了平坦化处理的IC芯片安装印刷线路板，进行与实施例1～36同样的热循环试验，测定1000次循环后以及1500次循环后的电阻，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。将电阻变化率在±10以内的情况设为“良好”(○)，将电阻变化率在此以外的情况设为“不良”(×)。将该试验结果示于表3。
另外，对于按照未实施平坦化处理的实施例2、7、11、14、19、23、26、31、35制造出的I C安装印刷线路板也进行同样的热循环试验，求出电阻变化率进行评价。这些试验结果在表3中一并记载于实施例37～45的试验结果。
(表3)
Figure G2006800148623D00351
接着，对按照将阻焊层表面实施平坦化处理而成的上述实施例37～45制造出的IC安装印刷线路板，进一步用以下的条件对它们的平坦化处理过的基板实施粗糙化处理，制造出在阻焊层的被平坦化表面上进一步形成细微凹凸面(粗糙面)而成的IC安装印刷线路板，将这些作为实施例46～54。
(实施例46)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例37同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
粗糙化处理后，用表面粗糙度测量仪(例如东京精密社制造“SURFCOM 480A”或ビ-コ社制“WYKO N-2500”)在随机的10个部位测定阻焊剂表面的表面粗糙度。其结果，阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.1～0.6μm左右，成为凹凸较小的面。
另外，在此所说的“表面粗糙度(Ra)”是指在JIS B0601中规定的“算术平均粗糙度(Ra)”，但在上述测定结果中Ra的范围，是以将测定的10点的Ra中的Ra最小值为Ra(min)、最大值为Ra(max)的形式来表示。
但是，表面粗糙度的测定是通过在与导体电路(焊盘)形成区域对应的阻焊层表面及与导体电路非形成区域对应的阻焊层表面中的随机10点进行测定的，在导体电路形成区域和导体电路非形成区域的边界附近不进行测定。
(实施例47)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例38同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.2～0.5μm(Ra(min)～Ra(max))左右，成为凹凸较小的粗糙面。
(实施例48)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例39同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.2～0.5μm左右，成为凹凸较小的粗糙面。
(实施例49)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例40同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.2～0.7μm左右，成为凹凸较小的粗糙面。
(实施例50)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例41同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.1～0.5μm左右，成为凹凸较小的粗糙面。
(实施例51)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例42同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.1～0.5μm左右，成为凹凸较小的粗糙面。
(实施例52)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例43同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.2～0.5μm左右，成为凹凸较小的粗糙面。
(实施例53)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例44同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.2～0.6μm左右，成为凹凸较小的粗糙面。
(实施例54)
对阻焊层表面实施了平坦化处理后，进一步用以下的条件实施粗糙化处理，除此之外，与实施例45同样地制造出印刷线路板。
(粗糙化条件)
粗化液：高锰酸钾溶液
浓度：60～80g/L
温度：60～80℃
浸渍时间：1～5分钟
阻焊层的被粗糙化处理过的表面的表面粗糙度用Ra表示为0.1～0.5μm左右，成为凹凸较小的粗糙面。
对按照上述实施例46～54制造出的、实施了粗糙化处理的IC芯片安装印刷线路板，进行与实施例1～36同样的热循环试验，测定1500、2000次循环后的电阻，求得与初始值相比的变化率(100×(测定值-初始值)/初始值(％))。将电阻变化率在±10以内的情况设为“良好”(○)，将电阻变化率在此以外的情况设为“不良”(×)。将该试验结果示于表4。
另外，对于按照未实施粗糙化处理的实施例37～45制造出的IC安装印刷线路板也进行同样的热循环试验，求出电阻变化率进行评价。这些试验结果在表4中一并记载于实施例46～54的试验结果。
(表4)
Figure G2006800148623D00401
从以上的试验结果可知，焊锡凸块高度H与阻焊剂开口直径D之比(H/D)为0.55～1.0范围时，提高了连接可靠性。而且，主要由位于阻焊层下方的连接焊盘的有无引起的阻焊层表面的凹凸被平坦化，其平坦化的表面的粗糙度用最大表面粗糙度(凹凸量)表示为0.8～3μm时，提高了连接可靠性。推测这是因为，当焊锡凸块的高度较大时，IC芯片下表面与阻焊层表面之间的间隔变大，所以在阻焊层出现较大的凹凸(台阶)，则在欠装材料(密封剂)内容易发生空穴，但若实施平坦化处理，则IC芯片下表面与阻焊层表面之间的间隔不均变小，因此填充欠装材料的性能变好。
另外，可知，在被平坦化的阻焊层表面上存在通过粗糙化处理而形成的微细凹凸，其粗糙化表面的粗糙度用算术平均粗糙度Ra表示为0.2～0.5μm，则进一步提高了连接可靠性。推测这是因为提高了欠装材料与阻焊层表面之间的紧密贴合性，或是因为在表面的凹部内难以残留焊剂或焊剂的清洗液。
(HAST试验)
对于按照实施例1～54、比较例1～24制造的印刷线路板，一边在相邻的未短路的焊锡凸块间施加3.3V电压，一边放置到温度：85℃、湿度：85％的环境中50小时，其后，测定施加了电压的焊锡凸块间的绝缘电阻。
另外，若绝缘电阻在107Ω以上，则判定为绝缘性为“良好○”，如绝缘电阻不到107Ω，则判定为绝缘性为“不良×”。
关于其结果确认到：在实施例1～54及比较例1～12中，绝缘性为良好○，在比较例13～24中，绝缘性为不良×。
(观察凸块内空穴)
对于按照实施例1～54制造出的印刷线路板，使用X射线电视系统(岛津制作所制造的商品名为“SMX-100”)观察焊锡凸块内的空穴，测定空穴数量。随机选100焊锡凸块进行观察，未确认到存心空穴。
另外，对于按照实施例1～54制造出的印刷线路板，将连接焊盘的数量从2000个(连接焊盘区域：150mm2)改变为30000个(连接焊盘区域：1200mm2)，除此之外，与实施例1～54同样地制造IC安装印刷线路板，对这些各实施例，与实施例1～54同样地进行热循环试验、HAST试验、观察焊锡凸块内的空穴，可得到与实施例1～54相同的结果。
即，在连接焊盘数量为2000～30000个(连接焊盘区域：150～1200mm2)这样的高密度安装中，由IC芯片与印刷线路板的热膨胀系数之差引起的剪切力变大，但根据本发明，确认到可以提供连接可靠性及绝缘可靠性都优良的印刷线路板。
产业上的可利用性
如以上说明的那样，本发明的印刷线路板，即使是焊锡凸块的间距为200μm以下这样的窄间距构造，通过使焊锡凸块的从阻焊层表面起的高度H与开口部的开口直径D之比(H/D)为0.55～1.0，从而可提供连接可靠性及绝缘可靠性优良的印刷线路板。

Claims (7)

1.一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，其特征在于，
通过在设于上述阻焊层的开口部内搭载焊锡球来形成上述焊锡凸块，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的从阻焊层表面起的高度H与上述开口部的开口直径D之比(H/D)为0.55～1.0。
2.一种印刷线路板，交替地层叠有导体电路和层间树脂绝缘层，并具有通过通路孔使位于不同层的导体电路之间连接的积层层，阻焊层形成为覆盖位于该积层层的最外侧的层间树脂绝缘层以及位于最外侧的导体电路，并使从设于该阻焊层的开口部露出的上述导体电路的一部分形成为用于安装电子部件的导体焊盘，在该导体焊盘上形成焊锡凸块，通过该焊锡凸块安装电子部件，通过欠装而用树脂密封该电子部件与阻焊层之间，其特征在于，
通过在设于上述阻焊层的开口部内搭载焊锡球来形成上述焊锡凸块，
以200μm以下的间距设置上述导体焊盘，上述焊锡凸块的从阻焊层表面起的高度H与上述开口部的开口直径D之比(H/D)为0.55～1.0。
3.根据权利要求1或2所述的印刷线路板，其特征在于，上述阻焊层表面中至少电子部件安装区域被实施了平坦化处理。
4.根据权利要求3所述的印刷线路板，其特征在于，进一步对上述阻焊层的被平坦化处理的表面实施粗糙化处理。
5.根据权利要求3所述的印刷线路板，其特征在于，上述阻焊层的被平坦化处理的表面的最大表面粗糙度是0.8～3.0μm。
6.根据权利要求5所述的印刷线路板，其特征在于，上述阻焊层的被粗糙化处理的表面的表面粗糙度比上述被平坦化处理的表面的最大表面粗糙度小，且上述被粗糙化处理的表面的表面粗糙度用算术平均粗糙度(Ra)表示时为0.2～0.5μm。
7.根据权利要求1或2所述的印刷线路板，其特征在于，上述导体焊盘形成为将电镀导体填充于设在层间树脂绝缘层的开口内而成的填充通路孔的形态，该层间树脂绝缘层位于最外层，从上述层间树脂绝缘层表面露出的填充通路孔表面的凹凸量相对于形成在层间树脂绝缘层上的导体电路的厚度为-5μm～+5μm。
CN2006800148623A 2005-06-30 2006-06-28 印刷线路板 Active CN101171894B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005192862 2005-06-30
JP192862/2005 2005-06-30
PCT/JP2006/313342 WO2007004657A1 (ja) 2005-06-30 2006-06-28 プリント配線板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201010138568A Division CN101868120A (zh) 2005-06-30 2006-06-28 印刷线路板及其制造方法

Publications (2)

Publication Number Publication Date
CN101171894A CN101171894A (zh) 2008-04-30
CN101171894B true CN101171894B (zh) 2010-05-19

Family

ID=37604518

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2006800148623A Active CN101171894B (zh) 2005-06-30 2006-06-28 印刷线路板
CN201010138568A Pending CN101868120A (zh) 2005-06-30 2006-06-28 印刷线路板及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201010138568A Pending CN101868120A (zh) 2005-06-30 2006-06-28 印刷线路板及其制造方法

Country Status (7)

Country Link
US (3) US7714233B2 (zh)
EP (1) EP1887845A4 (zh)
JP (1) JP5021472B2 (zh)
KR (1) KR100905686B1 (zh)
CN (2) CN101171894B (zh)
TW (1) TW200738090A (zh)
WO (1) WO2007004657A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101180727B (zh) * 2005-05-23 2010-06-16 揖斐电株式会社 印刷线路板及其制造方法
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
WO2007086551A1 (ja) * 2006-01-27 2007-08-02 Ibiden Co., Ltd. プリント配線板及びプリント配線板の製造方法
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
TWI463582B (zh) * 2007-09-25 2014-12-01 Ngk Spark Plug Co 具有焊接凸塊之配線基板的製造方法
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101551898B1 (ko) 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR100992181B1 (ko) 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
WO2009144846A1 (ja) * 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
JP6030639B2 (ja) * 2011-05-09 2016-11-24 インテグリス・インコーポレーテッド 微多孔質膜層およびナノ繊維層を含む多孔質複合膜
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
KR101734425B1 (ko) * 2013-09-24 2017-05-11 주식회사 엘지화학 드라이 필름 솔더 레지스트의 제조 방법과, 이에 사용되는 필름 적층체
JP6320066B2 (ja) * 2014-02-13 2018-05-09 イビデン株式会社 ボール搭載用マスクおよびボール搭載装置
JP2016012002A (ja) * 2014-06-27 2016-01-21 日立化成株式会社 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104185360B (zh) * 2014-08-18 2017-05-24 深圳市华星光电技术有限公司 一种印刷电路板及其设计方法
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10269758B2 (en) * 2015-12-24 2019-04-23 Intel Corporation Systems and processes for measuring thickness values of semiconductor substrates
JP6175205B1 (ja) * 2017-02-01 2017-08-02 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6949550B2 (ja) * 2017-05-17 2021-10-13 日本発條株式会社 ディスク装置用サスペンションの配線部材
JP6199525B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6199524B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN109688720B (zh) * 2018-12-30 2020-09-01 北京康普锡威科技有限公司 预制焊料的pcb板的制备方法及pcb板
CN116801482A (zh) * 2022-03-18 2023-09-22 华为技术有限公司 电路板组件及其加工方法、电子设备
CN114585175B (zh) * 2022-04-29 2022-07-15 广东科翔电子科技股份有限公司 一种Mini-LED焊盘加高方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH05121411A (ja) 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
US6822170B2 (en) * 2000-12-26 2004-11-23 Ngk Spark Plug Co., Ltd. Embedding resin and wiring substrate using the same
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
JP4094982B2 (ja) 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
KR100834591B1 (ko) * 2003-05-19 2008-06-02 다이니폰 인사츠 가부시키가이샤 양면 배선기판과, 양면 배선기판 제조방법 및 다층배선기판
KR100520961B1 (ko) 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
CN101180727B (zh) 2005-05-23 2010-06-16 揖斐电株式会社 印刷线路板及其制造方法
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
CN101854771A (zh) 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
KR100973949B1 (ko) * 2005-12-20 2010-08-05 이비덴 가부시키가이샤 프린트 배선판의 제조 방법

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP特开2002-208778A 2002.07.26
JP特开2004-179578A 2004.06.24
JP特开2004-207370A 2004.07.22
JP特开2004-319676A 2004.11.11
同上.

Also Published As

Publication number Publication date
US20100155129A1 (en) 2010-06-24
CN101171894A (zh) 2008-04-30
US8003897B2 (en) 2011-08-23
EP1887845A1 (en) 2008-02-13
US7714233B2 (en) 2010-05-11
EP1887845A4 (en) 2010-08-11
KR100905686B1 (ko) 2009-07-03
US8832935B2 (en) 2014-09-16
US20070096327A1 (en) 2007-05-03
TW200738090A (en) 2007-10-01
KR20070116966A (ko) 2007-12-11
JP5021472B2 (ja) 2012-09-05
JPWO2007004657A1 (ja) 2009-01-29
WO2007004657A1 (ja) 2007-01-11
CN101868120A (zh) 2010-10-20
US20110061232A1 (en) 2011-03-17
TWI309543B (zh) 2009-05-01

Similar Documents

Publication Publication Date Title
CN101171894B (zh) 印刷线路板
CN101171895B (zh) 印刷线路板
US7472473B2 (en) Solder ball loading apparatus
US7475803B2 (en) Solder ball loading method and solder ball loading unit background of the invention
JP5056491B2 (ja) 半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
US6677229B2 (en) Solder bump transfer sheet, method for producing the same, and methods for fabricating semiconductor device and printed board

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant