JPWO2007004657A1 - プリント配線板 - Google Patents

プリント配線板 Download PDF

Info

Publication number
JPWO2007004657A1
JPWO2007004657A1 JP2007524083A JP2007524083A JPWO2007004657A1 JP WO2007004657 A1 JPWO2007004657 A1 JP WO2007004657A1 JP 2007524083 A JP2007524083 A JP 2007524083A JP 2007524083 A JP2007524083 A JP 2007524083A JP WO2007004657 A1 JPWO2007004657 A1 JP WO2007004657A1
Authority
JP
Japan
Prior art keywords
solder
wiring board
printed wiring
resist layer
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007524083A
Other languages
English (en)
Other versions
JP5021472B2 (ja
Inventor
洋一郎 川村
洋一郎 川村
茂樹 澤
茂樹 澤
克彦 丹野
克彦 丹野
宏徳 田中
宏徳 田中
藤井　直明
直明 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2007524083A priority Critical patent/JP5021472B2/ja
Publication of JPWO2007004657A1 publication Critical patent/JPWO2007004657A1/ja
Application granted granted Critical
Publication of JP5021472B2 publication Critical patent/JP5021472B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

導体回路を形成した配線基板に対し、その表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を導体パッドとして形成し、その導体パッド上に電子部品を実装するための半田バンプを形成してなるプリント配線板において、ソルダーレジスト層に設けた開口部のピッチが２００μｍ以下の挟ピッチ構造でも、半田バンプのソルダーレジスト層表面からの高さＨと開口部の開口径Ｄとの比（Ｈ／Ｄ）を０．５５〜１．０とすることで、接続信頼性および絶縁信頼性が向上する。

Description

本発明は、表層にコンデンサやＩＣなどの電子部品を実装するためのプリント配線板に係り、詳しくは、電子部品を実装するための半田バンプの狭ピッチ化に適合したプリント配線板に関する。
近年、携帯電話や通信端末に代表される電子機器では、高機能化がめざましい。そして、これらの電子機器には、ＩＣチップを実装したプリント配線板が使用されてる。ＩＣチップをプリント配線板に実装する形態として、ＩＣチップを直接、プリント配線板に表面実装するフリップチップ方式が広く採用されている。このようなプリント配線板としては、コア基板と、このコア基板上に形成されたビルドアップ層と、このビルドアップ層の上面には半田バンプを介してＩＣチップが実装される接続パッドとを備えたものが知られている。
ここで、プリント配線板としては、エポキシ樹脂、ＢＴ（ビスマレイミド・トリアジン）樹脂、フェノール樹脂等をガラス繊維等の強化材と共に成形したものが用いられるが、これらのコア基板の熱膨張係数は約１２〜２０ｐｐｍ／℃（３０〜２００℃）であり、ＩＣチップのシリコンの熱膨張係数（約３．５ｐｐｍ／℃）と、約４倍以上も大きい。
したがって、前記フリップチップ方式では、ＩＣチップの発熱に伴う温度変化が繰り返し生じた場合、ＩＣチップとコア基板との熱膨張量および熱収縮量の違いにより、半田バンプが破壊されるおそれがあった。このような問題を解決するために、プリント配線板とＩＣとの間に、両者の間の熱膨張係数を持つインターポーザを介在させる方法が提案されている（特開昭５９−９９６参照）
しかしながら、ＩＣとプリント配線板間にインターポーザを介在させる方法では、プリント配線板とＩＣチップ間にインターポーザを介在させているので、電子部品の小型化という要求に応えられない。また、インターポーザという部品が余分に追加配設されているので、コストが高くなる。
そこで、本発明の目的は、従来技術が抱える上記問題点を解決して、半田バンプを搭載する導体パッド（接続パッド）のピッチが２００μｍ以下であるような挟ピッチ構造でも、接続信頼性および絶縁信頼性に優れ、小型化および低コスト化が可能なプリント配線板を提案することにある。
本発明者らは、上記目的の実現のために鋭意研究を重ねた結果、ソルダーレジスト層に設けた開口部から露出する接続パッド上に設けた半田バンプの高さと、開口部の直径との比を所定の範囲内にすることによって、半田バンプとＩＣチップ等の電子部品との間の接続信頼性およびを絶縁信頼性を向上させ、小型化および低コスト化に寄与できることを知見し、そのような知見に基づいて、以下のような内容を要旨構成とする本発明を完成した。
すなわち、本発明は、
（１） 導体回路を形成した配線基板に対し、その表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成してなるプリント配線板において、
前記導体パッドは、２００μｍ以下のピッチで配設されると共に、
前記半田バンプのソルダーレジスト層表面からの高さＨと、前記開口部の開口径Ｄとの比（Ｈ／Ｄ）が、０．５５〜１．０であることを特徴とするプリント配線板である。
また、本発明は、
（２） 導体回路を形成した配線基板に対し、その表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して実装された電子部品とソルダーレジスト層との間をアンダーフィルによって樹脂封止してなるプリント基板において、
前記導体パッドは、２００μｍ以下のピッチで配設されると共に、
前記半田バンプのソルダーレジスト層表面からの高さＨと、前記開口部の開口径ＤＤとの比（Ｈ／Ｄ）が、０．５５〜１．０であることを特徴とするプリント配線板である。
本発明において、前記ソルダーレジスト層の表面は、少なくとも電子部品実装領域において平坦化処理を施こすことができ、その平坦化された表面（第１の凹凸面）の最大表面粗さ（凹凸量）を０．８〜３．０μｍとすることが望ましい。
本発明においては、前記平坦化処理したソルダーレジスト層の表面を、さらに粗化処理を施こすことができ、その粗化処理されたソルダーレジスト層の表面（第２の凹凸面）の表面粗さは、前記平坦化された表面の最大表面粗さよりも小さく、かつ算術平均粗さ（Ｒａ）で０．２〜０．５μｍとすることが望ましい。
さらに、本発明においては、ソルダーレジスト層に設けた開口部から露出する導体回路の一部として規定される導体パッドは、めっき導体が最外層に位置する層間樹脂絶縁層に設けた開口内に完全に充填されたフィルドビアの形態に形成され、その層間樹脂絶縁層表面から露出するフィルドビア表面の凹凸量は、層間樹脂絶縁層上に形成される導体回路の厚みに対して−５μｍ〜＋５μｍであることが望ましい。
なお、本発明において、「導体パッド」とは、ソルダーレジスト層に設けた開口部から露出する導体回路の一部として規定されるが、その導体回路は、例えば、導体回路の一部を利用する形態（接続パッド）や、バイアホール（めっき導体が樹脂絶縁層に設けた開口内に完全に充填されたフィルドビアを含む）の形態およびバイアホールと導体回路からなる形態に形成することができるので、広い意味では、接続パッドやバイアホールを含んだ導体回路の一部を指す。
また、本発明において、ソルダーレジスト層に設けた開口の「開口径（Ｄ）」とは、開口側壁がテーパ形状をなしていない場合には、開口の「直径」を意味し、開口側壁がテーパ形状をなしている場合には、ソルダーレジスト層表面に表れる開口の直径（開口上部の直径）を意味する。
また、本発明において、「最大表面粗さ」とは、図８に概略的に示すように、電子部品実装領域において、導体パッド上または導体回路上のソルダーレジスト層の高さと、隣接する導体パッド非形成部または導体回路非形成部のソルダーレジスト層の高さとの差Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５・・・・の中の最大値を意味する。
さらに、「算術平均粗さ」とは、ＪＩＳ Ｂ０６０１で規定された算術平均粗さ（Ｒａ）のことを意味する。
本発明によれば、半田バンプのソルダーレジスト層表面からの高さＨと、開口部の開口径Ｄとの比（Ｈ／Ｄ）を０．５５以上にすることによって、半田バンプの高さを比較的大きくすることができるので、半田バンプ自体が変形しやすくなると共に、半田の体積（半田量）を大きくすることができる。その結果、半田が吸収できる応力が増加することになるので、接続信頼性が向上する。一方、半田バンプのソルダーレジスト層表面からの高さＨと、開口部の開口径Ｄとの比（Ｈ／Ｄ）を１．０以下にすることによって、隣接する半田バンプ間で溶融した半田の移動が起こりにくくなるので、半田バンプの高さのバラツキを抑制することができると共に、隣接する半田バンプ間の短絡を防止することができる。その結果、接続信頼性および絶縁信頼性が向上する。
また、ソルダーレジスト層の表面の少なくとも電子部品実装領域における平坦化された表面（第１の凹凸面）は、最大表面粗さ（凹凸量）を０．８〜３．０μｍとすることによって、ソルダーレジスト層表面と実装電子部品との間に充填されるアンダーフィル内にボイドが発生することを低減することができる。その結果、接続信頼性が向上する。
さらに、粗化処理されたソルダーレジスト層の表面（第２の凹凸面）の表面粗さを、平坦化された表面の凹凸量よりも小さく、かつ算術平均粗さＲａで０．２〜０．５μｍ程度とすることによって、ソルダーレジスト層表面とアンダーフィルとの間の密着性を向上させることができると共に、ソルダーレジスト層表面にフラックスや洗浄液等の残留を少なくできる。その結果、接続信頼性および絶縁信頼性が向上する。
さらに、導体パッドをフィルドビアの形態に形成し、最外側の層間樹脂絶縁層表面から露出するフィルドビア表面の凹凸量を、層間樹脂絶縁層上に形成される導体回路の厚みに対して−５μｍ〜＋５μｍとすることによって、フィルドビアと半田ボールの接点を多くして、半田バンプを形成する際の濡れ性を向上させることができるので、バンプ内へのボイドの巻き込みや、バンプの未搭載（ミッシングバンプ）を少なくすることができると共に、ファイン化に適合しやすくなる。
さらにまた、インターポーザを必要としないので、その分の薄型化、低コスト化を図ることができる。
図１は、本発明にかかるプリント配線板の一実施形態を示す断面図である。
図２は、図１に示すプリント配線板にＩＣチップを実装し、ドータボードに載置した状態を示す断面図である。
図３Ａ〜３Ｃは、プリント配線板上に半田バンプを形成する工程を説明する図である。
図４Ａ〜４Ｂは、半田ボール搭載装置の構成を示す概略図である。
図５Ａは、プリント配線板の位置決めを説明するための概略図、図５Ｂは、搭載筒への半田ボールの供給を説明するための概略図である。
図６Ａは、搭載筒による半田ボールの集合を説明するための概略図、図６Ｂは、搭載筒による半田ボールの集合、誘導を説明するための概略図である。
図７Ａは、半田ボールの接続パッド上への落下を説明するための概略図、図７Ｂは、吸着ボール除去筒による半田ボールの除去を説明するための概略図である。
図８は、ソルダーレジスト層表面の最大表面粗さを説明するための概略図である。
図９は、本発明におけるバンプ高さ（Ｈ）とソルダーレジスト層開口径（Ｄ）との関係を説明するための概略図である。
図１０Ａ〜１０Ｂは、接続パッドとしてのフィルドビア表面の凹凸を説明するための概略図である。
図１１Ａ〜１１Ｂは、接続パッド領域を説明するための概略図である。
本発明のプリント配線板の一実施形態は、図９に示すように、配線基板の最外層に形成したソルダーレジスト層（ＳＲ層）に開口部を設け、その開口部から露出する導体回路の一部を接続パッドとして形成し、その接続パッドが２００μｍ以下のピッチで配設されると共に、接続パッド上に形成された半田バンプのソルダーレジスト層表面からの高さＨと、開口部の開口径Ｄとの比（Ｈ／Ｄ）が、０．５５〜１．０であることを特徴とする。
本発明の一実施形態において、ソルダーレジスト層に設けた開口部内に半田バンプを形成するには、従来のようなマスクを用いた印刷法ではなく、後述するような、微細径を有する半田ボールをボール整列用マスクの開口部を介して接続パッド上に落下させるような新規な方法および装置を用いて行われることが望ましい。
まず、新規な半田ボール搭載方法および装置を用いて製造する本発明にかかるプリント配線板について、その一実施形態の構成を図１および図２を参照して説明する。
図１は、プリント配線板１０の断面図を示し、図２は、図１に示すプリント配線板１０にＩＣチップ９０を取り付け、ドータボード９４へ載置した状態を示している。図１に示すようにプリント配線板１０では、コア基板３０の両面に導体回路３４が形成され、それらの導体回路はスルーホール３６を介して電気的に接続されている。
更に、コア基板３０の導体回路３４の上に層間樹脂絶縁層５０を介して導体回路層を形成する導体回路５８が形成されている。この導体回路５８は、バイアホール６０を介して導体回路３４に接続されている。導体回路５８の上に層間樹脂絶縁層１５０を介して導体回路１５８が形成されている。この導体回路１５８は、層間樹脂絶縁層１５０に形成されたバイアホール１６０を介して導体回路５８に接続されている。
ソルダーレジスト層７０は、導体回路１５８およびバイアホール１６０を被覆して形成され、該ソルダーレジスト層７０に設けた開口７１にニッケルめっき層７２および金めっき層７４を形成することによって、接続パッド７５が形成されている。上面の接続パッド７５上には半田バンプ７８Ｕが、下面の接続パッド７５上にはＢＧＡ（ボールグリッドアレー）７８Ｄが形成されている。
図２に示すように、プリント配線板１０の上面側の半田バンプ７８Ｕは、ＩＣチップ９０の電極９２に接続されて、ＩＣ実装プリント配線板を構成し、このＩＣ実装プリント配線板は、その下面側に設けたＢＧＡ７８Ｄを介してドータボード９４のランド９６に接続されている。
本発明の一実施形態において、ソルダーレジスト層の表面は、少なくとも電子部品実装領域において平坦化処理を施すことが望ましい。ソルダーレジスト層と半田バンプは、熱膨張係数が異なるので、熱変化により、半田バンプとソルダーレジスト層との境界近傍では収縮・膨張を繰り返す。ソルダーレジスト層表面に大きな凹凸が存在する、即ち、平坦度が悪い場合には、半田バンプ近傍のソルダーレジスト層の体積が少ないので、破壊しやすくなるのである。そこで、ソルダーレジスト層表面の平坦度をある程度小さくすることによって、応力が大きくかかる部分のソルダーレジスト層の体積を増やすことができるので、応力が集中しやすくなるような屈曲部を少なくして、耐ヒートサイクル性を向上させることができるからである。
前記ソルダーレジスト層の平坦化された表面は、最大表面粗さが０．８〜３．０μｍとすることが望ましい。
その理由は、最大表面粗さが０．８〜３．０μｍの範囲内では、導体パッド付近のソルダーレジストにクラックが生じにくかったり、アンダーフィル内に空気（ボイド）を巻き込んだりしないからである。この結果、絶縁信頼性や接続信頼性が向上する。
また、本発明の一実施形態において、平坦化処理したソルダーレジスト層の表面を、さらに粗化処理を施こすことが望ましい。ある程度平坦化したソルダーレジスト層表面に粗化処理を施して、平坦化した表面よりも更に小さい凹凸を形成させることによって、アンダーフィルの濡れ性を向上させることができるため、ソルダーレジスト層と半田バンプとの境界近傍の狭い隙間部分にもアンダーフィルを充填でき、接続信頼性が向上するからである。
前記粗化処理されたソルダーレジスト層の表面は、平坦化された表面の最大表面粗さよりも小さく、かつ算術平均粗さ（Ｒａ）で０．２〜０．５μｍとすることが望ましい。
その理由は、算術平均粗さＲａを０．２〜０．５μｍの範囲内とすることで、アンダーフィルとの密着性を高めたり、ソルダーレジスト表面にフラックス残渣や洗浄残渣が残りにくいからである。その結果、絶縁信頼性や接続信頼性が向上する。
また、図１および図２から分かるように、電子部品を実装するための導体パッドとして基板の上面に設けた接続パッド７５のうち、中央に位置する２つの接続パッドは、バイアホール１６０直上のランドの形態に形成され、それらに隣接する２つの接続パッドは、バイアホール１６０のランドに隣接するパッドの形態に形成され、さらに、左右両端に位置する２つの接続パッドは、導体回路１５８の配線パターンの一部からなるパッドの形態に形成されている。
また、下面の接続パッド７５のうち、左右両端に位置する２つの接続パッドは、バイアホール１６０直上のランドの形態に形成され、中央に位置する４つの接続パッドは、バイアホール１６０のランドに隣接するパッドの形態に形成されている。
前記半田バンプ７８Ｕが形成される接続パッドとしてのバイアホール１６０は、フィルドビアであることが好ましく、層間樹脂絶縁層１５０表面から露出するフィルドピア表面の凹凸量は、図１０Ａ〜１０Ｂに示すように、導体回路１５８の導体厚みに対して、−５〜＋５μｍの範囲が望ましい。その理由は、フィルドビア表面の凹み量が５μｍを超える（−５μｍ）と、半田ボールとフィルドビアからなる接続パッドの接点が少なくなるので、半田バンプを形成する際に濡れ性が悪くなり、バンプ内にボイドを巻き込んだり、バンプ未搭載（ミッシングバンプ）になりやすくなるからである。一方、フィルドビア表面の凸量が５μｍを超える（＋５μｍ）と、導体回路１５８の厚みが大きくなるので、ファイン化に適合しなくなるからである。
なお、本発明における「電子部品実装領域」とは、フィルドビアなどの電子部品を実装するための導体パッドが形成された領域（以下、単に「接続パッド領域」という）にほぼ相当する。
例えば、図１１Ａは、格子状配列された接続パッドのうち、最外周の接続パッドのすべてが、矩形の各辺に沿って配列された状態を示し、図１１Ｂは、格子状配列された接続パッドのうち、最外周の接続パッドの一部が、矩形の各辺に沿って配列されていない状態を示しているが、いずれの場合にも、接続パッド領域を矩形とした場合には、最外周の接続パッドを含んだ、すべての接続パッドを囲んだ領域の面積が最小となるように決められた矩形領域のことを「接続パッド領域」という。
図３Ａ〜３Ｃは、プリント配線板１０上に本発明にかかる半田バンプを形成する工程を説明する図である。
まず、プリント配線板１０の上面側のソルダーレジスト層７０に設けた開口７１に形成した導体パッド、即ち、接続パッド７５を被覆するフラックス層８０を印刷法によって形成する（図３Ａ参照）。
次に、プリント配線板１０の上面側の接続パッド７５上に後述する半田ボール搭載装置を用いて微少な半田ボール７８ｓ（例えば日立金属社製またはタムラ社製）を搭載する（図３Ｂ参照）。このような半田ボールは、直径が４０〜２００μｍ未満であることが望ましい。直径が４０μｍ未満では、半田ボールが軽すぎるため接続パッド上に落下しない。一方、２００μｍ以上になると逆に重すぎるため筒部材内に半田ボールを集合させることができず、半田ボールが載っていない接続パッドが存在するようになるためである。ファイン化対応のためには、直径が８０μｍ以下の半田ボールが望ましい。
その後、プリント配線板１０の下面側の接続パッド７５上に、例えば、特許１９７５４２９号に記載されているような吸着ヘッドを用いて、通常径（２５０μｍ）の半田ボール７８Ｌを吸着して載置する（図３Ｃ参照）。
次いで、リフロー炉で過熱し、図１に示すようにプリント配線板１０の上面側に６０〜２００μｍピッチで半田バンプ７８Ｕを、例えば５００〜３０，０００個、下面側に２ｍｍピッチでＢＧＡ７８Ｄを、例えば２５０個形成する。
半田バンプのピッチは、即ち、接続パッドのピッチであり、この接続パッドのピッチが６０μｍ未満となると、そのピッチに適した半田ボールを製造するのが困難になるからである。一方、接続パッドのピッチが２００μｍを越えると、挟ピッチ化対応のプリント配線板を得ることができないからである。
更に、図２に示すように、リフローにより半田バンプ７８Ｕを介してＩＣチップ９０を実装することによって、ＩＣ実装プリント配線板１０を形成し、このＩＣ実装プリント配線板１０は、ＢＧＡ７８Ｄを介してドータボード９４に装着される。
次に、上述したプリント配線板の接続パッド上に微少な半田ボール７８ｓを搭載する半田ボール搭載装置について、図４Ａ〜４Ｂを参照して説明する。
図４Ａは、半田ボール搭載装置の構成を示す構成図であり、図４Ｂは、図４Ａの半田ボール搭載装置を矢印Ｂ側から見た矢視図である。
前記半田ボール搭載装置２０は、プリント配線板１０を位置決め保持するＸＹθ吸引テーブル１４と、該ＸＹθ吸引テーブル１４を昇降する上下移動軸１２と、プリント配線板の接続パッド７５に対応する開口を備えるボール整列用マスク１６と、ボール整列用マスク１６上を移動する半田ボールを誘導する搭載筒（筒部材）２４と、搭載筒２４に負圧を与える吸引ボックス２６と、余剰の半田ボールを回収するための半田ボール除去筒６１と、該半田ボール除去筒６１に負圧を与える吸引ボックス６６と、回収した半田ボールを保持する吸着ボール除去吸引装置６８と、ボール整列用マスク１６をクランプするマスククランプ４４と、搭載筒２４及び半田ボール除去筒６１をＸ方向へ送るＸ方向移動軸４０と、Ｘ方向移動軸４０を支持する移動軸支持ガイド４２と、多層プリント配線板１０を撮像するためのアライメントカメラ４６と、搭載筒２４下にある半田ボールの残量を検出する残量検出センサ１８と、残量検出センサ１８により検出された残量に基づき半田ボールを搭載筒２４側へ供給する半田ボール供給装置２２と、を備える。
前記搭載筒２４及び半田ボール除去筒６１は、接続パッド領域の大きさに対応させてＹ方向へ複数並べてある。なお、複数の接続パッド領域に対応した大きさにしてもよい。ここで、Ｙ方向は便宜的であり、Ｘ方向に並べても良い。ＸＹθ吸引テーブル１４は、半田ボールの搭載されるプリント配線板１０を位置決め、吸着、保持、補正する。アライメントカメラ４６は、ＸＹθ吸引テーブル１４上のプリント配線板１０のアライメントマークを検出し、検出された位置に基づき、プリント配線板１０とボール整列用マスク１６との位置が調整される。残量検出センサ１８は光学的な手法により半田ボールの残量を検出する。
引き続き、半田ボール搭載装置２０による半田ボールの搭載工程について図５〜図７を参照して説明する。
（１）プリント配線板の位置認識および補正
図５Ａに示すように、プリント配線板１０のアライメントマーク３４Ｍをアライメントカメラ４６により認識し、ボール整列用マスク１６に対してプリント配線板１０の位置をＸＹθ吸引テーブル１４によって補正する。即ち、ボール整列用マスク１６の開口１６ａがそれぞれプリント配線板１０の接続パッド７５に対応するように位置調整する。なお、ここでは、図示の便宜上、１枚分のプリント配線板１０のみを示しているが、実際には、複数枚のプリント配線板を構成するワークシートサイズのプリント配線板に対して半田ボールが搭載され、半田バンプの形成後に個片の多層プリント配線板に切り分けられる。
（２）半田ボールおよび半田ボールの供給
図５Ｂに示すように、半田ボール供給装置２２から半田ボール７８ｓを搭載筒２４側へ定量供給する。ここで、半田ボールとしては、市販品（例えば、日立金属社製）を使ってもよいし、例えば、特開２００１−２２６７０５に記載された製造装置および製造方法に従って製造してもよい。
この半田ボールを製造した後、所望する半田ボール径よりも縦および横の寸法が１μｍだけ小さい方形スリット（開口）を有する金属板（例えば、２５μｍ厚のＮｉ）上に載せ、その上で半田ボールを転動させてスリットから落下させる。これによって、所望とする径より小さな半田ボールが除去される。その後、金属板上に残った半田ボールを、所望する半田ボール径よりも縦および横の寸法が１μｍだけ大きい方形スリットを有する金属板で分級して、スリットから落下してきた半田ボールを回収することで、所望とする直径とほぼ同等な直径を有する半田ボールが得られる。
（３）半田ボールの搭載
図６Ａに示すように、ボール整列用マスク１６の上方に、該ボール整列用マスクとの所定のクリアランス（例えば、ボール径の５０％〜３００％）を保って搭載筒２４を位置させ、その吸引部２４Ｂから空気を吸引することで、搭載筒とプリント配線板間の隙間の流速を５ｍ／ｓｅｃ〜３５ｍ／ｓｅｃにして、当該搭載筒２４の開口部２４Ａ直下のボール整列用マスク１６上に半田ボール７８ｓを集合させる。
その後、図６Ｂおよび図７Ａに示すように、プリント配線板１０のＹ軸沿って並べられた搭載筒２４を、Ｘ方向移動軸４０を介してＸ軸に沿って水平方向へ送る。これにより、ボール整列用マスク１６の上に集合させた半田ボール７８ｓを搭載筒２４の移動に伴い移動させ、ボール整列用マスク１６の開口１６ａを介して、半田ボール７８ｓをプリント配線板１０の接続パッド７５へ落下、搭載させて行く。これにより、半田ボール７８ｓがプリント配線板１０側の全接続パッド上に順次整列される。
（４）半田ボールの除去
図７Ｂに示すように、搭載筒２４により余剰の半田ボール７８ｓをボール整列用マスク１６上に開口１６ａの無い位置まで誘導した後、半田ボール除去筒６１により吸引除去する。
（５）基板の取り出し
次いで、吸引テーブル１４からプリント配線板１０を取り外す。
以上説明したような半田ボール搭載方法および半田ボール搭載装置２０によれば、ボール整列用マスク１６の上方に搭載筒２４を位置させ、該搭載筒２４の上部にある吸引部２４Ｂから空気を吸引することによって、半田ボール７８ｓを集合させ、搭載筒２４を水平方向に移動させることによって、集合させた半田ボール７８ｓをボール整列用マスク１６の上を移動させ、ボール整列用マスク１６の開口１６ａを介して、半田ボール７８ｓをプリント配線板１０の接続パッド７５へ落下させることができる。
このため、微細な半田ボール７８ｓを確実にプリント配線板１０の全ての接続パッド７５に搭載させることができる。また、半田ボール７８ｓを非接触で移動させるため、従来技術のようなスキージを用いた印刷法とは異なり、半田ボールを傷を付けることなく接続パッド７５に搭載でき、半田バンプ７８Ｕの高さを均一にすることができる。
したがって、上述したような方法によれば、ＩＣ等の電子部品の実装性、実装後のヒートサイクル試験、高温・高湿試験等の耐環境試験に優れる。
また、製品の平面度に依存しないので、表面に起伏の多いプリント配線板でも半田ボールを接続パッドに適切に載置させることができる。
また、微少な半田ボールを確実に接続パッド上に載置することができるので、接続パッドのピッチが６０〜２００μｍであり、しかもソルダーレジストの開口径が４０〜１５０μｍであるような挟ピッチ配列のプリント配線板においても、全てのバンプにおいてそれらの高さがほぼ均一な安定した半田バンプを形成することができる。
さらに、吸引力により半田ボールを誘導するため、半田ボールの凝集、付着を防止することができる。更に、搭載筒２４の数を調整することで、種々の大きさのワーク（ワークシートサイズの多層プリント配線板）に対応することができるので、多品種、少量生産にも柔軟に適用することが可能である。
上述したような半田ボール搭載装置では、図４Ｂに示すように搭載筒２４をワーク（ワークシートサイズのプリント配線板）の幅に対応させてＹ方向へ複数並べてあるため、複数の搭載筒２４を、列方向に対して垂直方向（Ｘ方向）へ送るだけで、半田ボールを確実にプリント配線板１０の全ての接続パッド７５に搭載させることができる。
更に、半田ボール除去筒６１によりボール整列用マスク１６上に残った半田ボール７８ｓを回収できるので、余剰の半田ボールが残り、故障等の障害の原因となることがない。
上述したような半田ボール搭載方法および装置を用いてプリント配線板の接続パッド上に搭載された半田ボールは、リフロー処理によって所定の高さを有する半田バンプとなり、そのような半田バンプを介してＩＣチップが基板上に実装されて、本発明にかかるプリント配線板が製造される。
（１）プリント配線板の作製
出発材料として両面銅張積層板（例えば、日立化成工業株式会社製、商品名「ＭＣＬ−Ｅ−６７」）を用い、この基板に周知の方法でスルーホール導体及び導体回路を形成する。その後、周知の方法（例えば、２０００年６月２０日 日刊工業新聞社発行の「ビルドアップ多層プリント配線板」（高木清著）に記載）により、層間絶縁層と導体回路層とを交互に積層し、最外層の導体回路層において、厚み：２０μｍ、直径（導体パッド径）：１５０μｍ、ピッチ：２００μｍ、個数：５０×４０（個）（格子状配置）からなるＩＣチップ実装用接続パッド群を１５０ｍｍ２の接続パッド領域内に形成する。
これらの接続パッドを形成した領域の面積は１５０ｍｍ２であった。このような接続パッドは、例えば、特開２０００−３５７７６２に記載された方法と同様な方法で形成される。
また、接続パッドの大きさ、ピッチ、数、配置を変更する場合は、めっきレジストのパターン（開口径、ピッチ、配置等）を変更することによって行う。
ソルダーレジスト層の形成は、市販のソルダーレジストを用いて以下のような印刷条件のもとでスクリーン印刷を行って、接続パッドを被覆する１５〜２５μｍ厚（接続パッド上での厚さ）のソルダーレジスト層を形成する。
（印刷条件）
ソルダーレジストインク：日立工業社製、商品名「ＲＰＺ−１」
インク粘度：４５±１５Ｐａ・ｓ
スクリーン版：ポリエステル繊維製（１３０〜３００メッシュ）
スキージ速度：１００〜２００ｍｍ／秒
この実施例では、ソルダーレジスト層の厚さを２５μｍに形成する。
その後、ソルダーレジスト開口部のパターン（マスクパターン）が描画されたフォトマスクをソルダーレジスト層に密着させた状態で、１００〜１０００ｍｊの紫外線で露光し、１０ｇ／Ｌの炭酸ナトリウム（Ｎａ２ＣＯ３）溶液で現像処理することによって、接続パッド上に直径１２０μｍの開口を形成する。
（２）半田ボールの搭載
前記（１）で作製したプリント配線板の表面（ＩＣ実装面）に市販のロジン系フラックスを塗布した後、半田ボール搭載装置の吸着テーブルに搭載し、プリント配線板およびボール整列用マスクのアライメントマークをＣＣＤカメラを用いて認識し、プリント配線板とボール整列用マスクとの位置合わせを行なう。
ここで、ボール整列用マスクは、プリント配線板の接続パッドに対応した位置に直径１７５μｍの開口を有するＮｉ製のメタルマスクを用いる。その他、ＳＵＳ製やポリイミド製のボール整列用マスクを用いることも可能である。
尚、ボール整列用マスクに形成する開口径は、使用するボール径に対して１．１〜１．５倍が好ましく、また、ボール整列用マスクの厚みは使用する半田ボールの直径の１／２〜３／４が好ましい。
次に、接続パッド領域に対応した大きさ（接続パッド領域に対して１．２〜３倍）で、高さ２００ｍｍの搭載筒を半田ボール径の２倍のクリアランスを保ってメタルマスク（ボール整列用マスク）上に位置させ、その周囲近辺のボール整列用マスク上にＳｎ／Ｐｂ半田（Ｓｎ／Ｐｂ＝６３：３７）からなる直径１４５μｍの半田ボール（日立金属社製）を搭載する。
この実施例では、半田ボールにＳｎ／Ｐｂ半田を用いたが、Ａｇ、Ｃｕ、Ｉｎ、Ｂｉ、Ｚｎ等の群から選ばれる少なくとも１種類の金属とＳｎとからなるＰｂフリー半田であってもよい。そして、搭載筒上部より空気を吸引して、搭載筒とプリント配線板間の隙間の流速を５〜３５ｍ／ｓｅｃに調整して、搭載筒内に集合させる。
その後、搭載筒を移動速度１０〜４０ｍｍ／ｓｅｃで移動して半田ボールを転動させ、ボール整列用マスクの開口部から半田ボールを落下させて接続パッド上に半田ボールを搭載する。
（３）半田バンプの形成
さらに、ボール整列用マスクの余分な半田ボールを除去したのち、半田ボール整列用マスクとプリント配線板を半田ボール搭載装置から別個に取り外し、最後に、前記プリント配線板を２３０℃に設定してあるリフローに投入して半田バンプを形成する。
半田バンプの形成後、ソルダーレジスト表面から突出している半田バンプの高さをレーザ顕微鏡（商品名「ＶＸ−８５００」：ＫＥＹＥＮＣＥ社製，または商品名「ＷＹＫＯ ＮＴ−２０００」：ビーコ社製）により測定する。
なお、測定点は、接続パッド群における４角の半田バンプとほぼ中央部に位置する半田バンプであり、トータル５個の半田バンプを測定した結果、半田バンプ高さの最小値は６６μｍ、最大値は７０μｍであった。
（４）ＩＣチップの実装
各半田バンプの高さを測定した後、ＩＣチップを半田バンプを介して実装し、ＩＣチップとソルダーレジスト間に市販のアンダーフィル剤を充填してＩＣ実装プリント配線板を製造する。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を２０μｍとし、開口径１６０μｍのボール整列用マスクを用いて直径１４０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は６３μｍ、最大値は６８μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を１５μｍとし、開口径１５５μｍのボール整列用マスクを用いて直径１３５μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は６５μｍ、最大値は７０μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を１０μｍとし、開口径１５０μｍのボール整列用マスクを用いて直径１３０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は６６μｍ、最大値は６８μｍであった。
めっきレジストのパターンを変更して、接続パッド径：１２０μｍ、ピッチ：１５０μｍに変更し、ソルダーレジスト開口を形成する際のフォトマスクのマスクパターンを変更して、ソルダーレジスト開口径を９０μｍに変更し、ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジスト膜厚を１０μｍとし、開口径１１０μｍのボール整列用マスクを用いて直径９０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は４６μｍ、最大値は４９μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を１５μｍとし、開口径１１５μｍのボール整列用マスクを用いて直径９５μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は４５μｍ、最大値は４９μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を２０μｍとし、開口径１２０μｍのボール整列用マスクを用いて直径１００μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は４７μｍ、最大値は４９μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を２５μｍとし、開口径１３０μｍのボール整列用マスクを用いて直径１０５μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。
その結果、半田バンプ高さの最小値は４７μｍ、最大値は４８μｍであった。
めっきレジストのパターンを変更して、接続パッド径：８０μｍ、ピッチ：１００μｍに変更し、ソルダーレジスト開口を形成する際のフォトマスクのマスクパターンを変更して、ソルダーレジスト開口径を６０μｍに変更し、ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を１０μｍとし、開口径６０μｍのボール整列用マスクを用いて直径５０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３１μｍ、最大値は３４μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を１５μｍとし、開口径７０μｍのボール整列用マスクを用いて直径５５μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３３μｍ、最大値は３４μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を２０μｍとし、開口径７０μｍのボール整列用マスクを用いて直径６０μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３３μｍ、最大値は３５μｍであった。
ソルダーレジストの印刷条件（スクリーン版のメッシュおよび印刷スピード）を調整して、ソルダーレジストの膜厚を２５μｍとし、開口径８０μｍのボール整列用マスクを用いて直径６５μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３２μｍ、最大値は３４μｍであった。
開口径１９０μｍのボール整列用マスクを用いて直径１６０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８４μｍ、最大値は８７μｍであった。
開口径１８０μｍのボール整列用マスクを用いて直径１５５μｍの半田ボールを搭載した以外は、実施例２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８３μｍ、最大値は８６μｍであった。
開口径１８０μｍのボール整列用マスクを用いて直径１５０μｍの半田ボールを搭載した以外は、実施例３と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８３μｍ、最大値は８７μｍであった。
開口径１７０μｍのボール整列用マスクを用いて直径１４５μｍの半田ボールを搭載した以外は、実施例４と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８４μｍ、最大値は８６μｍであった。
開口径１２０μｍのボール整列用マスクを用いて直径１００μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６３μｍ、最大値は６６μｍであった。
開口径１３０μｍのボール整列用マスクを用いて直径１０５μｍの半田ボールを搭載した以外は、実施例６と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６３μｍ、最大値は６６μｍであった。
開口径１４０μｍのボール整列用マスクを用いて直径１１０μｍの半田ボールを搭載した以外は、実施例７と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６１μｍ、最大値は６７μｍであった。
開口径１４０μｍのボール整列用マスクを用いて直径１１５μｍの半田ボールを搭載した以外は、実施例８と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６１μｍ、最大値は６５μｍであった。
開口径８０μｍのボール整列用マスクを用いて直径６０μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４０μｍ、最大値は４３μｍであった。
開口径８５μｍのボール整列用マスクを用いて直径６５μｍの半田ボールを搭載した以外は、実施例１０と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４０μｍ、最大値は４３μｍであった。
開口径９０μｍのボール整列用マスクを用いて直径７０μｍの半田ボールを搭載した以外は、実施例１１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４１μｍ、最大値は４４μｍであった。
開口径９５μｍのボール整列用マスクを用いて直径７５μｍの半田ボールを搭載した以外は、実施例１２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４２μｍ、最大値は４２μｍであった。
開口径２３０μｍのボール整列用マスクを用いて直径１９０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２０μｍ、最大値は１２０μｍであった。
開口径２３０μｍのボール整列用マスクを用いて直径１８５μｍの半田ボールを搭載した以外は、実施例２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２１μｍ、最大値は１２２μｍであった。
開口径２２０μｍのボール整列用マスクを用いて直径１８０μｍの半田ボールを搭載した以外は、実施例３と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２２μｍ、最大値は１２６μｍであった。
開口径２００μｍのボール整列用マスクを用いて直径１７５μｍの半田ボールを搭載した以外は、実施例４と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２２μｍ、最大値は１２３μｍであった。
開口径１５０μｍのボール整列用マスクを用いて直径１２５μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は９２μｍ、最大値は９４μｍであった。
開口径１５０μｍのボール整列用マスクを用いて直径１３０μｍの半田ボールを搭載した以外は、実施例６と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は９０μｍ、最大値は９３μｍであった。
開口径１６０μｍのボール整列用マスクを用いて直径１３５μｍの半田ボールを搭載した以外は、実施例７と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は９１μｍ、最大値は９３μｍであった。
開口径１７０μｍのボール整列用マスクを用いて直径１４０μｍの半田ボールを搭載した以外は、実施例８と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は９０μｍ、最大値は９１μｍであった。
開口径９０μｍのボール整列用マスクを用いて直径７５μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６１μｍ、最大値は６３μｍであった。
開口径１００μｍのボール整列用マスクを用いて直径８０μｍの半田ボールを搭載した以外は、実施例１０と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６０μｍ、最大値は６３μｍであった。
開口径１１０μｍのボール整列用マスクを用いて直径８５μｍの半田ボールを搭載した以外は、実施例１１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６２μｍ、最大値は６３μｍであった。
開口径１２０μｍのボール整列用マスクを用いて直径９０μｍの半田ボールを搭載した以外は、実施例１２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は６０μｍ、最大値は６１μｍであった。
（比較例１）
開口径１５０μｍのボール整列用マスクを用いて直径１２５μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４８μｍ、最大値は５０μｍであった。
（比較例２）
開口径１５０μｍのボール整列用マスクを用いて直径１２０μｍの半田ボールを搭載した以外は、実施例２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４６μｍ、最大値は５０μｍであった。
（比較例３）
開口径１３０μｍのボール整列用マスクを用いて直径１１５μｍの半田ボールを搭載した以外は、実施例３と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４５μｍ、最大値は４７μｍであった。
（比較例４）
開口径１３０μｍのボール整列用マスクを用いて直径１１０μｍの半田ボールを搭載した以外は、実施例４と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４８μｍ、最大値は５０μｍであった。
（比較例５）
開口径１００μｍのボール整列用マスクを用いて直径８０μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３５μｍ、最大値は３６μｍであった。
（比較例６）
開口径１１０μｍのボール整列用マスクを用いて直径８５μｍの半田ボールを搭載した以外は、実施例６と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３３μｍ、最大値は３５μｍであった。
（比較例７）
開口径１１５μｍのボール整列用マスクを用いて直径９０μｍの半田ボールを搭載した以外は、実施例７と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３６μｍ、最大値は３８μｍであった。
（比較例８）
開口径１２０μｍのボール整列用マスクを用いて直径９５μｍの半田ボールを搭載した以外は、実施例８と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は３６μｍ、最大値は３９μｍであった。
（比較例９）
開口径５５μｍのボール整列用マスクを用いて直径４０μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は２２μｍ、最大値は２４μｍであった。
（比較例１０）
開口径６０μｍのボール整列用マスクを用いて直径４５μｍの半田ボールを搭載した以外は、実施例１０と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は２１μｍ、最大値は２３μｍであった。
（比較例１１）
開口径７０μｍのボール整列用マスクを用いて直径５０μｍの半田ボールを搭載した以外は、実施例１１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は２０μｍ、最大値は２２μｍであった。
（比較例１２）
開口径８０μｍのボール整列用マスクを用いて直径５５μｍの半田ボールを搭載した以外は、実施例１２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は２４μｍ、最大値は２６μｍであった。
（比較例１３）
開口径２６０μｍのボール整列用マスクを用いて直径２２０μｍの半田ボールを搭載した以外は、実施例１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１５５μｍ、最大値は１６５μｍであった。
（比較例１４）
開口径２６０μｍのボール整列用マスクを用いて直径２１５μｍの半田ボールを搭載した以外は、実施例２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１００μｍ、最大値は１８０μｍであった。
（比較例１５）
開口径２５０μｍのボール整列用マスクを用いて直径２１０μｍの半田ボールを搭載した以外は、実施例３と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１５０μｍ、最大値は１６０μｍであった。
（比較例１６）
開口径２４０μｍのボール整列用マスクを用いて直径２０５μｍの半田ボールを搭載した以外は、実施例４と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１１２μｍ、最大値は１５８μｍであった。
（比較例１７）
開口径１８０μｍのボール整列用マスクを用いて直径１５５μｍの半田ボールを搭載した以外は、実施例５と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８８μｍ、最大値は１２０μｍであった。
（比較例１８）
開口径１８０μｍのボール整列用マスクを用いて直径１６０μｍの半田ボールを搭載した以外は、実施例６と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２０μｍ、最大値は１８０μｍであった。
（比較例１９）
開口径１９０μｍのボール整列用マスクを用いて直径１６５μｍの半田ボールを搭載した以外は、実施例７と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は１２０μｍ、最大値は１２８μｍであった。
（比較例２０）
開口径２００μｍのボール整列用マスクを用いて直径１７０μｍの半田ボールを搭載した以外は、実施例８と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は７５μｍ、最大値は１６０μｍであった。
（比較例２１）
開口径１４０μｍのボール整列用マスクを用いて直径１０５μｍの半田ボールを搭載した以外は、実施例９と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８０μｍ、最大値は８８μｍであった。
（比較例２２）
開口径１４０μｍのボール整列用マスクを用いて直径１１０μｍの半田ボールを搭載した以外は、実施例１０と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は４０μｍ、最大値は９０μｍであった。
（比較例２３）
開口径１４０μｍのボール整列用マスクを用いて直径１１５μｍの半田ボールを搭載した以外は、実施例１１と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は８０μｍ、最大値は８５μｍであった。
（比較例２４）
開口径１５０μｍのボール整列用マスクを用いて直径１２０μｍの半田ボールを搭載した以外は、実施例１２と同様にしてプリント配線板を製造した。その結果、半田バンプ高さの最小値は７５μｍ、最大値は９０μｍであった。
ここで、前記実施例１〜３６および比較例１〜２４にしたがって製造されたＩＣ実装プリント配線板について、以下のようにして耐ヒートサイクル性を評価するための試験を行った。
（耐ヒートサイクル性）
まず、ＩＣチップを介した特定回路の電気抵抗（ＩＣ実装プリント配線板のＩＣチップ搭載面とは反対側の面に露出し、かつＩＣチップと導通している一対の接続パッド間の電気抵抗）を測定し、その値を初期値とした。
その後、それらのＩＣチップ実装プリント配線板に、−５５℃×５分⇔１２５℃×５分を１サイクルとするヒートサイクル試験を１０００回繰り返して行った。５００サイクル後、１０００サイクル後の電気抵抗をそれぞれ測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。±１０以内の場合を「良好」（○）、それ以外を「不良」（×）と評価した。この試験結果を表１および表２に示す。
Figure 2007004657
Figure 2007004657
 次に、前記実施例１〜３６のうち、実施例２、７、１１、１４、１９、２３、２６、３１、３５について、ソルダーレジスト層形成後に、ソルダーレジスト層表面に以下のような平坦化処理を施してなるプリント配線板を製造し、それらを実施例３７〜４５とした。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような平坦化処理を施した以外は、実施例２と同様にしてプリント配線板を製造した。
（平坦化処理）
まず、ソルダーレジスト層表面のうち、ＩＣチップ実装用の接続パッド領域（領域面積：１２００ｍｍ２、接続パッド数：３００００）を、表面粗さ計（例えば、商品名「ＳＵＲＦＣＯＭ ４８０Ａ」：東京精密社製、または商品名「ＷＹＫＯ Ｎ−２５００」：ビーコ社製）により測定して、導体パッドの有無に起因した凹凸量（図８参照）を調べた。その結果、ソルダーレジスト層表面の凹凸量は、７．２〜９．８μｍであった。
次いで、ソルダーレジスト層の表面にポリエチレンテレフタレート（ＰＥＴ）フィルムを貼付し、以下のような平坦化処理条件で、ポリエチレンテレフタレートフィルムを介してソルダーレジスト層に圧力をかけてソルダーレジスト表面を平坦化した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
平坦化処理後のソルダーレジスト層の表面のうち、既に測定した領域と同一の領域を、同一の表面粗さ計により測定して、平坦化処理後のソルダーレジスト層表面の凹凸の程度を調べた。その結果、ソルダーレジスト層の平坦化された表面の凹凸量は、０．８（最小凹凸量）〜３．２μｍ（最大凹凸量）程度まで小さくなっていた。
なお、ここでいう「最大凹凸量」、「最小凹凸量」とは、図８に示すように、電子部品実装領域において、導体パッド上または導体回路上のソルダーレジスト層の高さと、隣接する導体パッド非形成部または導体回路非形成部のソルダーレジスト層の高さとの差Ｘ１、Ｘ２、Ｘ３、Ｘ４、Ｘ５・・・・の中の最大値、最小値をそれぞれ意味する。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例７と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、６．６〜１０．２μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．７〜３．０μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例１１と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、８．４〜９．３μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．８〜３．１μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例１４と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、８．２〜９．６μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．７〜３．２μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例１９と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、９．９〜１０．２μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．８〜３．３μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例２３と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、８．３〜１０．３μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．７〜３．０μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例２６と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、９．１〜９．８μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．５〜３．１μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例３１と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、８．１〜１０．２μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．８〜３．０μｍ程度の凹凸の小さな面となっていた。
ソルダーレジスト層形成後に、ソルダーレジスト層表面に対して以下のような条件で平坦化処理を施した以外は、実施例３５と同様にしてプリント配線板を製造した。
（平坦化処理条件）
プレス温度： ６０〜８０℃
プレス圧： ３〜５ＭＰａ
プレス時間： １〜３分
この実施例で得られたソルダーレジスト層の平坦化前の表面の凹凸量は、９．６〜１０．３μｍ程度の比較的に凹凸の大きな面であったが、平坦化された表面は、０．７〜３．０μｍ程度の凹凸の小さな面となっていた。
前記実施例３７〜４５にしたがって製造した、平坦化処理が施されたＩＣ実装プリント配線板について、実施例１〜３６と同様なヒートサイクル試験を行い、１０００サイクル後および１５００サイクル後の電気抵抗を測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。±１０以内の場合を「良好」（○）、それ以外を「不良」（×）と評価した。この試験結果を表３に示す。
なお、平坦化処理が施されていない実施例２、７、１１、１４、１９、２３、２６、３１、３５にしたがって製造したＩＣ実装プリント配線板についても、同様のヒートサイクル試験を行い、電気抵抗の変化率を求めて評価した。これらの試験結果も、表３において、実施例３７〜４５の試験結果に併記した。
Figure 2007004657
 次いで、ソルダーレジスト層表面が平坦化されてなる前記実施例３７〜４５にしたがって製造されたＩＣ実装プリント配線板について、それらの平坦化処理した基板を、さらに以下のような条件で粗化処理を施すことによって、ソルダーレジスト層の平坦化された表面にさらに微細な凹凸面（粗化面）を形成してなるＩＣ実装プリント配線板を製造し、それらを実施例４６〜５４とした。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例３７と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
粗化処理後、ソルダーレジスト表面の表面粗さを、表面粗さ計（例えば、商品名「ＳＵＲＦＣＯＭ ４８０Ａ」：東京精密社製、または商品名「ＷＹＫＯ Ｎ−２５００」：ビーコ社製）により、ランダムな１０箇所において測定した。その結果、ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．１〜０．６μｍ程度の凹凸の小さな面となっていた。
なお、ここでいう「表面粗さ（Ｒａ）」とは、ＪＩＳ Ｂ０６０１で規定された「算術平均粗さ（Ｒａ）」を意味するが、上記測定結果でＲａに範囲があるのは、測定した１０点におけるＲａのうち、Ｒａが最も小さいものをＲａ（ｍｉｎ）、最も大きいものをＲａ（ｍａｘ）という形で表記したものである。
但し、表面粗さ測定は、導体回路（パッド）形成領域に対応したソルダーレジスト層表面および導体回路非形成領域に対応したソルダーレジスト層表面のうちのランダムな１０点で測定し、導体回路形成領域と導体回路非形成領域との境界付近では測定しなかった。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例３８と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．２〜０．５μｍ（Ｒａ（ｍｉｎ）〜Ｒａ（ｍａｘ））程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例３９と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．２〜０．５μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４０と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．２〜０．７μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４１と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．１〜０．５μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４２と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．１〜０．５μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４３と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．２〜０．５μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４４と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．２〜０．６μｍ程度の凹凸の小さな粗面となっていた。
ソルダーレジスト層表面に平坦化処理を施した後、さらに以下のような条件で粗化処理を施した以外は、実施例４５と同様にしてプリント配線板を製造した。
（粗化条件）
粗化液： 過マンガン酸カリウム溶液
濃度： ６０〜８０ｇ／Ｌ
温度： ６０〜８０℃
浸漬時間： １〜５分
ソルダーレジスト層の粗化処理された表面の表面粗さは、Ｒａで０．１〜０．５μｍ程度の凹凸の小さな粗面となっていた。
前記実施例４６〜５４にしたがって製造された粗化処理が施されているＩＣ実装プリント配線板について、実施例１〜３６と同様なヒートサイクル試験を行い、１５００サイクル後および２０００サイクル後の電気抵抗を測定し、初期値との変化率（１００×（測定値−初期値）／初期値（％））を求めた。±１０以内の場合を「良好」（○）、それ以外を「不良」（×）と評価した。この試験結果を表４に示す。
なお、粗化処理が施されていない実施例３７〜４５にしたがって製造したＩＣ実装プリント配線板についても、同様のヒートサイクル試験を行い、電気抵抗の変化率を求めて評価した。これらの試験結果も、表４において、実施例４６〜５４の試験結果に併記した。
Figure 2007004657
 以上の試験結果から、半田バンプ高さＨとソルダーレジスト開口径Ｄとの比（Ｈ／Ｄ）が０．５５〜１．０の範囲であると、接続信頼性が高いことが分かる。さらに、主に、ソルダーレジスト層下に位置する接続パッドの有無に起因するソルダーレジスト層表面の凹凸が平坦化され、その平坦化された表面の粗さが、最大表面粗さ（凹凸量）で０．８〜３μｍの場合に、接続信頼性が高くなることがわかる。これは、半田バンプの高さが比較的に大きい場合に、ＩＣチップ下面とソルダーレジスト層表面との間の間隔が大きくなるので、ソルダーレジスト層に大きな凹凸（段差）があると、アンダーフィル（封止剤）内にボイドが発生しやすくなるが、平坦化処理により、ＩＣチップ下面とソルダーレジスト層表面との間の間隔のバラツキが小さくなるので、アンダーフィルの充填性が良くなったためと推察される。
さらに、平坦化されたソルダーレジスト層表面に、粗化処理によって形成された微細な凹凸が存在し、その粗化された表面の粗さが、算術平均粗さＲａで０．２〜０．５μｍであると、接続信頼性がさらに高くなることがわかる。これは、アンダーフィルとソルダーレジスト層表面との間の密着性が向上したため、あるいは表面の凹部内にフラックスやフラックスの洗浄液が残り難いからと推察される。
（ＨＡＳＴ試験）
実施例１〜５４、比較例１〜２４にしたがって製造されたプリント配線板について、隣接していて、短絡していない半田バンプ間に３．３Ｖの電圧をかけながら、温度：８５℃、湿度：８５％の雰囲気に５０時間放置した。その後、電圧を印加した半田バンプ間の絶縁抵抗を測定した。
なお、絶縁抵抗が１０７Ω以上であれば、絶縁性が「良好○」であり、絶縁抵抗が１０７Ω未満では絶縁性が「不良×」であると評価した。
その結果は、実施例１〜５４および比較例１〜１２については絶縁性が良好○であり、比較例１３〜２４については絶縁性が不良×であることが確認された。
（バンプ内ボイドの観察）
実施例１〜５４にしたがって製造されたプリント配線板について、半田バンプ内のボイドを、Ｘ線テレビシステム（商品名「ＳＭＸ−１００」：島津製作所製）を用いて観察し、ボイド数を測定した。半田バンプはランダムに１００個選んで観察したが、ボイドの存在は確認されなかった。
なお、実施例１〜５４にしたがって製造されたプリント配線板について、接続パッドの数を２０００個（接続パッド領域：１５０ｍｍ２）から３００００個（接続パッド領域：１２００ｍｍ２）に変更した以外は、実施例１〜５４と同様にＩＣ実装プリント配線板を作製し、これらの各実施例について、実施例１〜５４と同様にヒートサイクル試験、ＨＡＳＴ試験、半田バンプ内ボイドの観察を行ったところ、実施例１〜５４と同様の結果を得ることができた。
すなわち、接続パッド数が２０００〜３００００個（接続パッド領域面積：１５０〜１２００ｍｍ２）であるような高密度実装では、ＩＣチップとプリント配線板の熱膨張係数差に起因するせん断応力が大きくなるが、本発明によれば、接続信頼性および絶縁信頼性に優れたプリント配線板を提供することができることが確認された。
以上説明したように、本発明のプリント配線板は、半田バンプのピッチが２００μｍ以下であるような挟ピッチ構造でも、半田バンプのソルダーレジスト層表面からの高さＨと、開口部の開口径Ｄとの比（Ｈ／Ｄ）を０．５５〜１．０にすることによって、接続信頼性および絶縁信頼性に優れたプリント配線板を提案する。

Claims (7)

  1. 導体回路を形成した配線基板に対し、その表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成してなるプリント配線板において、
    前記導体パッドは、２００μｍ以下のピッチで配設されると共に、
    前記半田バンプのソルダーレジスト層表面からの高さＨと、前記開口部の開口径Ｄとの比（Ｈ／Ｄ）が、０．５５〜１．０であることを特徴とするプリント配線板。
  2. 導体回路を形成した配線基板に対し、その表面にソルダーレジスト層を設けると共に、そのソルダーレジスト層に設けた開口部から露出する前記導体回路の一部を、電子部品を実装するための導体パッドとして形成し、その導体パッド上に半田バンプを形成し、その半田バンプを介して実装された電子部品とソルダーレジスト層との間をアンダーフィルによって樹脂封止してなるプリント基板において、
    前記導体パッドは、２００μｍ以下のピッチで配設されると共に、
    前記半田バンプのソルダーレジスト層表面からの高さＨと、前記開口部の開口径Ｄとの比（Ｈ／Ｄ）が、０．５５〜１．０であることを特徴とするプリント配線板。
  3. 前記ソルダーレジスト層の表面は、少なくとも電子部品実装領域において平坦化処理が施されてなることを特徴とする請求項１または２に記載のプリント配線板。
  4. 前記ソルダーレジスト層の平坦化された表面は、さらに粗化処理が施されてなることを特徴とする請求項３に記載のプリント配線板。
  5. 前記ソルダーレジスト層の平坦化された表面は、その最大表面粗さが０．８〜３．０μｍであることを特徴とする請求項３に記載のプリント配線板。
  6. 前記ソルダーレジスト層の粗化された表面は、その表面粗さが前記平坦化された表面の最大表面粗さよりも小さく、かつ算術平均粗さ（Ｒａ）で０．２〜０．５μｍであることを特徴とする請求項５に記載のプリント配線板。
  7. 前記導体パッドは、最外層に位置する層間樹脂絶縁層に設けた開口内にめっき導体を充填してなるフィルドビアの形態に形成され、前記層間樹脂絶縁層表面から露出するフィルドビア表面の凹凸量は、層間樹脂絶縁層上に形成される導体回路の厚みに対して−５μｍ〜＋５μｍであることを特徴とする請求項１または２に記載のプリント配線板。
JP2007524083A 2005-06-30 2006-06-28 プリント配線板の製造方法 Active JP5021472B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007524083A JP5021472B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005192862 2005-06-30
JP2005192862 2005-06-30
JP2007524083A JP5021472B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法
PCT/JP2006/313342 WO2007004657A1 (ja) 2005-06-30 2006-06-28 プリント配線板

Publications (2)

Publication Number Publication Date
JPWO2007004657A1 true JPWO2007004657A1 (ja) 2009-01-29
JP5021472B2 JP5021472B2 (ja) 2012-09-05

Family

ID=37604518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007524083A Active JP5021472B2 (ja) 2005-06-30 2006-06-28 プリント配線板の製造方法

Country Status (7)

Country Link
US (3) US7714233B2 (ja)
EP (1) EP1887845A4 (ja)
JP (1) JP5021472B2 (ja)
KR (1) KR100905686B1 (ja)
CN (2) CN101171894B (ja)
TW (1) TW200738090A (ja)
WO (1) WO2007004657A1 (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
EP1978556A1 (en) * 2006-01-27 2008-10-08 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
TWI463582B (zh) * 2007-09-25 2014-12-01 Ngk Spark Plug Co 具有焊接凸塊之配線基板的製造方法
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR100992181B1 (ko) 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
EP2157841A4 (en) 2008-05-30 2011-11-02 Ibiden Co Ltd MOUNTING DEVICE FOR A SOLDERING BALL
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
JP2012169591A (ja) 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
KR101936451B1 (ko) * 2011-05-09 2019-01-08 엔테그리스, 아이엔씨. 미세다공성 막 층들 및 나노섬유 층을 포함하는 다공성 복합막
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
KR101734425B1 (ko) * 2013-09-24 2017-05-11 주식회사 엘지화학 드라이 필름 솔더 레지스트의 제조 방법과, 이에 사용되는 필름 적층체
JP6320066B2 (ja) * 2014-02-13 2018-05-09 イビデン株式会社 ボール搭載用マスクおよびボール搭載装置
JP2016012002A (ja) * 2014-06-27 2016-01-21 日立化成株式会社 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104185360B (zh) * 2014-08-18 2017-05-24 深圳市华星光电技术有限公司 一种印刷电路板及其设计方法
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10269758B2 (en) * 2015-12-24 2019-04-23 Intel Corporation Systems and processes for measuring thickness values of semiconductor substrates
JP6175205B1 (ja) * 2017-02-01 2017-08-02 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6949550B2 (ja) 2017-05-17 2021-10-13 日本発條株式会社 ディスク装置用サスペンションの配線部材
JP6199524B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6199525B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN109688720B (zh) * 2018-12-30 2020-09-01 北京康普锡威科技有限公司 预制焊料的pcb板的制备方法及pcb板
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备
CN114585175B (zh) * 2022-04-29 2022-07-15 广东科翔电子科技股份有限公司 一种Mini-LED焊盘加高方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH05121411A (ja) 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
CN101826496B (zh) 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法

Also Published As

Publication number Publication date
CN101868120A (zh) 2010-10-20
US20100155129A1 (en) 2010-06-24
WO2007004657A1 (ja) 2007-01-11
CN101171894A (zh) 2008-04-30
EP1887845A1 (en) 2008-02-13
KR100905686B1 (ko) 2009-07-03
KR20070116966A (ko) 2007-12-11
TW200738090A (en) 2007-10-01
US20110061232A1 (en) 2011-03-17
US20070096327A1 (en) 2007-05-03
US8003897B2 (en) 2011-08-23
JP5021472B2 (ja) 2012-09-05
TWI309543B (ja) 2009-05-01
EP1887845A4 (en) 2010-08-11
CN101171894B (zh) 2010-05-19
US7714233B2 (en) 2010-05-11
US8832935B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
JP5021472B2 (ja) プリント配線板の製造方法
JP5021473B2 (ja) プリント配線板の製造方法
JP4647007B2 (ja) 半田ボール搭載装置
WO2009144846A1 (ja) 半田ボール搭載方法
US7886955B2 (en) Solder ball mounting device
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP2014049567A (ja) 半田ボール搭載装置
JP2015012056A (ja) 半田ボール搭載方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120208

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120517

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120614

R150 Certificate of patent or registration of utility model

Ref document number: 5021472

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250