CN102543930A - 电铸晶圆凸块 - Google Patents

电铸晶圆凸块 Download PDF

Info

Publication number
CN102543930A
CN102543930A CN2012100237662A CN201210023766A CN102543930A CN 102543930 A CN102543930 A CN 102543930A CN 2012100237662 A CN2012100237662 A CN 2012100237662A CN 201210023766 A CN201210023766 A CN 201210023766A CN 102543930 A CN102543930 A CN 102543930A
Authority
CN
China
Prior art keywords
electroforming
bumps
wafer
solder bumps
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100237662A
Other languages
English (en)
Inventor
李真明
周涛
黎盼
陈英
余文龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KUNSHAN MICRO EF CO Ltd
Original Assignee
KUNSHAN MICRO EF CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KUNSHAN MICRO EF CO Ltd filed Critical KUNSHAN MICRO EF CO Ltd
Priority to CN2012100237662A priority Critical patent/CN102543930A/zh
Publication of CN102543930A publication Critical patent/CN102543930A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明属于覆晶封装技术领域，尤其涉及一种电铸成型于半导体晶片的引脚的电铸晶圆凸块，包括IC脚垫和电铸成型于IC脚垫上的锡铅凸块；所述的锡铅凸块为多个，厚度为0.02～0.2mm，锡铅凸块为100～200个，凸块间距为100～200μm；锡铅凸块由外而内分为锡铅球本体和球下冶金层；锡铅球本体为倒置的球形，材料为锡铅合金，锡铅球本体的高度为50～80μm。本发明具有的有益效果为：晶圆凸块采用锡铅合金材料，制造成本较低；采用电铸的方法生成晶圆凸块，生产效率高，凸块间距较稳定地控制于150μm以下，精度高，能获得质量稳定的电铸晶圆凸块。

Description

电铸晶圆凸块
技术领域
本发明属于覆晶封装技术领域，尤其涉及一种电铸成型于半导体晶片的引脚的电铸晶圆凸块。
背景技术
覆晶封装技术是将晶片的正面倒置后以凸块型式直接与载板连接，其中晶圆凸块的制造是关键。采用金线的柱球凸块以及用电解或无电解电镀的镀金过程，主要用于引脚数较少的封装（引脚数一般是小于40），材料成本高且工时长，不适合I/O引腳多的封裝件。锡铅晶圆凸块的材料比较便宜，在锡铅晶圆凸块的制备中，蒸镀和溅镀法产能效率较低、制造成本较高；印刷法制备成本较低但不易控制进程，不能用于凸块间距小于150μm的产品。因此有必要提供一种制造成本低、产能高、精度较稳定地控制于150μm以下的电铸晶圆凸块。
发明内容
本发明的目的在于克服上述问题，提供一种制造成本低、生产效率高、凸块间距较稳定地控制于150μm以下、质量稳定的电铸晶圆凸块。
为解决上述问题，本发明所采用的技术方案为：电铸晶圆凸块，其特征在于：包括IC脚垫和电铸成型于IC脚垫上的锡铅凸块；所述的锡铅凸块为多个；锡铅凸块的厚度为0.02～0.2mm。
前述的电铸晶圆凸块，其特征在于：所述的锡铅凸块由外而内分为锡铅球本体和球下冶金层；锡铅球本体为倒置的球形，材料为锡铅合金。
前述的电铸晶圆凸块，其特征在于：所述的球下冶金层由外向内分为润湿层、保护层和粘附层，粘附层的材料为钛或铬，润湿层的材料为镍或铜，保护层的材料为金或铜。
前述的电铸晶圆凸块，其特征在于：所述的锡铅球本体的高度为50～80μm。
前述的电铸晶圆凸块，其特征在于：所述的锡铅凸块为100～200个。
前述的电铸晶圆凸块，其特征在于：所述的锡铅凸块间距为100～200μm。
本发明具有的有益效果为：晶圆凸块采用锡铅合金材料，制造成本较低；采用电铸的方法生成晶圆凸块，生产效率高，凸块间距较稳定地控制于150μm以下，精度高，能获得质量稳定的电铸晶圆凸块。
附图说明
图１为本发明的电铸晶圆凸块的结构图；
其中，１IC脚垫，２粘附层，３保护层，４润湿层，５锡铅球本体。
具体实施方式
图1为本发明的优选实施例，下面结合附图对本发明作进一步描述，其中，１IC脚垫，２粘附层，３保护层，４润湿层，５锡铅球本体。
根据图1，电铸晶圆凸块，其特征在于：包括IC脚垫1和电铸成型于IC脚垫1上的锡铅凸块；所述的锡铅凸块为100～200个，锡铅凸块的厚度为0.02～0.2mm，锡铅凸块间距为100～200μm；锡铅凸块由外而内分为锡铅球本体5和球下冶金层；锡铅球本体5为倒置的球形，材料为锡铅合金，高度为50～80μm，上述的锡铅合金的常用组成有2种，分别为用于陶瓷基板的高温锡铅合金和用于有机基板的低温锡铅合金；球下冶金层由外向内分为润湿层4、保护层3和粘附层2，粘附层2的材料为钛或铬，润湿层4的材料为镍或铜，镍或铜与锡铅合金润湿程度较高，在回焊(Reflow)时焊锡完全滞留附立其上而成球状，保护层3的材料为电阻低的金或铜，可保护凸块及降低电阻值，一方面避免凸块氧化，另一方面可降低凸块与晶片I/O的原子移动，避免高温时凸块破坏IC功能。
锡铅晶圆凸块的制备过程如下：（1）查看晶圆外观，确认铝垫是否变色；（2）确定凸块位置，溅镀粘附层2；（3）上光阻，曝光、显影；（4）在电铸槽中电铸，依次镀上保护层3、润湿层4，最后镀上锡铅合金层；（5）去光阻，蚀刻润湿层4；（6）上助焊剂、回焊处理、清除助焊剂，助焊剂降低锡铅合金熔点，经3~4小时最终形成球形的锡铅球本体5；（7）凸块成型后检测。
晶圆凸块采用锡铅合金材料，制造成本较低；采用电铸的方法生成晶圆凸块，生产效率高，凸块间距较稳定地控制于150μm以下，精度高，能获得质量稳定的电铸晶圆凸块。
上述实施例不以任何形式限制本发明，凡采用等同替换或等效变换的方式所获得的技术方案，均落在本发明的保护范围内。

Claims (6)

1.电铸晶圆凸块，其特征在于：包括IC脚垫和电铸成型于IC脚垫上的锡铅凸块；所述的锡铅凸块为多个；锡铅凸块的厚度为0.02～0.2mm。
2.根据权利要求1所述的电铸晶圆凸块，其特征在于：所述的锡铅凸块由外而内分为锡铅球本体和球下冶金层；锡铅球本体为倒置的球形，材料为锡铅合金。
3.根据权利要求2所述的电铸晶圆凸块，其特征在于：所述的球下冶金层由外向内分为润湿层、保护层和粘附层，粘附层的材料为钛或铬，润湿层的材料为镍或铜，保护层的材料为金或铜。
4.根据权利要求2所述的电铸晶圆凸块，其特征在于：所述的锡铅球本体的高度为50～80μm。
5.根据权利要求1所述的电铸晶圆凸块，其特征在于：所述的锡铅凸块为100～200个。
6.根据权利要求1所述的电铸晶圆凸块，其特征在于：所述的锡铅凸块间距为100～200μm。
CN2012100237662A 2012-02-03 2012-02-03 电铸晶圆凸块 Pending CN102543930A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2012100237662A CN102543930A (zh) 2012-02-03 2012-02-03 电铸晶圆凸块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012100237662A CN102543930A (zh) 2012-02-03 2012-02-03 电铸晶圆凸块

Publications (1)

Publication Number Publication Date
CN102543930A true CN102543930A (zh) 2012-07-04

Family

ID=46350449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100237662A Pending CN102543930A (zh) 2012-02-03 2012-02-03 电铸晶圆凸块

Country Status (1)

Country Link
CN (1) CN102543930A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427085A (zh) * 2013-07-29 2013-12-04 昆山元崧电子科技有限公司 一种电池板镍片焊接产品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431681A (zh) * 2002-01-03 2003-07-23 台湾积体电路制造股份有限公司 利用弹性体电镀掩模做为芯片级封装的方法
CN1753176A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 倒装封装结构、具有凸块的半导体芯片及其制造方法
CN101106096A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 形成导电凸块的方法及其结构
CN101171894A (zh) * 2005-06-30 2008-04-30 揖斐电株式会社 印刷线路板
CN201681828U (zh) * 2010-05-17 2010-12-22 茂邦电子有限公司 晶圆凸块结构
CN102054790A (zh) * 2009-10-29 2011-05-11 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20110254159A1 (en) * 2010-04-16 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture
CN202454551U (zh) * 2012-02-03 2012-09-26 昆山美微电子科技有限公司 电铸晶圆凸块

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1431681A (zh) * 2002-01-03 2003-07-23 台湾积体电路制造股份有限公司 利用弹性体电镀掩模做为芯片级封装的方法
CN1753176A (zh) * 2004-09-22 2006-03-29 日月光半导体制造股份有限公司 倒装封装结构、具有凸块的半导体芯片及其制造方法
CN101171894A (zh) * 2005-06-30 2008-04-30 揖斐电株式会社 印刷线路板
CN101106096A (zh) * 2006-07-11 2008-01-16 日月光半导体制造股份有限公司 形成导电凸块的方法及其结构
CN102054790A (zh) * 2009-10-29 2011-05-11 台湾积体电路制造股份有限公司 半导体元件及其制造方法
US20110254159A1 (en) * 2010-04-16 2011-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive feature for semiconductor substrate and method of manufacture
CN201681828U (zh) * 2010-05-17 2010-12-22 茂邦电子有限公司 晶圆凸块结构
CN202454551U (zh) * 2012-02-03 2012-09-26 昆山美微电子科技有限公司 电铸晶圆凸块

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103427085A (zh) * 2013-07-29 2013-12-04 昆山元崧电子科技有限公司 一种电池板镍片焊接产品

Similar Documents

Publication Publication Date Title
CN101604638B (zh) 圆片级扇出芯片封装方法
US9773744B2 (en) Solder bump cleaning before reflow
TW201041058A (en) Semiconductor device and method of providing z-interconnect conductive pillars with inner polymer core
CN103000542B (zh) 半导体封装结构焊帽凸块与其制作方法
CN103053228A (zh) 用于在衬底上形成焊料沉积和非熔融凸块结构的方法
US8102063B2 (en) Pad structure with a nano-structured coating film
CN103474402A (zh) 半导体封装结构
CN202454551U (zh) 电铸晶圆凸块
CN106169445B (zh) 用以制造具有多层模制导电基板和结构半导体封装的方法
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
US11380613B2 (en) Repurposed seed layer for high frequency noise control and electrostatic discharge connection
CN109887890A (zh) 一种扇出型倒置封装结构及其制备方法
CN105140140B (zh) 一种晶圆级焊锡微凸点的制作方法
TWI683915B (zh) Cu核球、焊接頭、焊膏及泡沫焊料
CN102543930A (zh) 电铸晶圆凸块
CN202930373U (zh) 一种带有金属保护层的微凸点芯片封装结构
CN100539053C (zh) 晶片级芯片尺寸封装方法
CN105161474A (zh) 扇出型封装结构及其生产工艺
CN201838582U (zh) 集成电路或分立器件金属脚上大下小引线框结构
CN110739237A (zh) 一种新型电镀法制作大锡球方法
US20220415816A1 (en) Wafer-level asic 3d integrated substrate, packaging device and preparation method
CN103489852B (zh) 一种射频电感的封装结构及其封装方法
CN104952745A (zh) 芯片后组装扇出型封装结构及其生产工艺
CN104465573A (zh) 一种以FeNi合金或FeNiP合金作为反应界面层的柱状凸点封装结构
US20180166419A1 (en) Semiconductor package

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120704