KR100905686B1 - 프린트 배선판 - Google Patents

프린트 배선판 Download PDF

Info

Publication number
KR100905686B1
KR100905686B1 KR1020077025324A KR20077025324A KR100905686B1 KR 100905686 B1 KR100905686 B1 KR 100905686B1 KR 1020077025324 A KR1020077025324 A KR 1020077025324A KR 20077025324 A KR20077025324 A KR 20077025324A KR 100905686 B1 KR100905686 B1 KR 100905686B1
Authority
KR
South Korea
Prior art keywords
solder
wiring board
resist layer
printed wiring
micrometers
Prior art date
Application number
KR1020077025324A
Other languages
English (en)
Other versions
KR20070116966A (ko
Inventor
요이치로 가와무라
시게키 사와
가츠히코 단노
히로노리 다나카
나오아키 후지이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20070116966A publication Critical patent/KR20070116966A/ko
Application granted granted Critical
Publication of KR100905686B1 publication Critical patent/KR100905686B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를 도체 패드로서 형성하고, 그 도체 패드 상에 전자 부품을 실장하기 위한 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서, 솔더 레지스트층에 형성한 개구부의 피치가 200㎛ 이하인 협피치 구조에서도, 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 개구부의 개구 직경 (D) 의 비 (H/D) 를 0.55 ∼ 1.0 으로 함으로써, 접속 신뢰성 및 절연 신뢰성이 향상된다.
솔더 레지스트, 개구부, 도체 패드, 개구 직경, 땜납 범프

Description

프린트 배선판{PRINTED WIRING BOARD}
기술분야
본 발명은, 표층에 콘덴서나 IC 등의 전자 부품을 실장하기 위한 프린트 배선판에 관한 것으로, 자세하게는, 전자 부품을 실장하기 위한 땜납 범프의 협피치화에 적합한 프린트 배선판에 관한 것이다.
배경기술
최근, 휴대 전화나 통신 단말로 대표되는 전자기기에서는 고기능화가 눈부시다. 그리고, 이들 전자기기에는, IC 칩을 실장한 프린트 배선판이 사용되고 있다. IC 칩을 프린트 배선판에 실장하는 형태로서, IC 칩을 직접 프린트 배선판에 표면 실장하는 플립칩 방식이 널리 채용되고 있다. 이러한 프린트 배선판으로는, 코어 기판과, 이 코어 기판 상에 형성된 빌드업층과, 이 빌드업층의 상면에는 땜납 범프를 사이에 두고 IC 칩이 실장되는 접속 패드를 구비한 것이 알려져 있다.
여기서, 프린트 배선판으로는 에폭시 수지, BT (비스말레이미드·트리아진) 수지, 페놀 수지 등을 유리 섬유 등의 강화재와 함께 성형한 것이 사용되는데, 이들 코어 기판의 열팽창 계수는 약 12 ∼ 20ppm/℃ (30 ∼ 200℃) 로, IC 칩의 규소의 열팽창 계수 (약 3.5ppm/℃) 보다 약 4 배 이상이나 크다.
따라서, 상기 플립칩 방식에서는, IC 칩의 발열에 수반되는 온도 변화가 반 복하여 발생한 경우, IC 칩과 코어 기판의 열팽창량 및 열수축량의 차이에 의해서 땜납 범프가 파괴될 우려가 있었다. 이러한 문제를 해결하기 위해서, 프린트 배선판과 IC 사이에 양자간의 열팽창 계수를 갖는 인터포저를 개재시키는 방법이 제안되어 있다 (일본 공개특허공보 소59-996 참조).
그러나, IC 와 프린트 배선판 사이에 인터포저를 개재시키는 방법에서는, 프린트 배선판과 IC 칩 사이에 인터포저를 개재시키고 있기 때문에 전자 부품의 소형화라는 요구에 부응할 수 없다. 또한, 인터포저라는 부품이 여분으로 추가 배치되어 있기 때문에, 비용이 높아진다.
그래서, 본 발명의 목적은, 종래 기술이 안고 있는 상기 문제점을 해결하여, 땜납 범프를 탑재하는 도체 패드 (접속 패드) 의 피치가 200㎛ 이하인 협피치 구조라도, 접속 신뢰성 및 절연 신뢰성이 우수하고, 소형화 및 저비용화가 가능한 프린트 배선판을 제안하는 것이다.
발명의 개시
본 발명자들은 상기 목적의 실현을 위해 예의 연구를 거듭한 결과, 솔더 레지스트층에 형성한 개구부로부터 노출되는 접속 패드 상에 형성한 땜납 범프의 높이와, 개구부 직경과의 비를 소정 범위 내로 함으로써, 땜납 범프와 IC 칩 등과 같은 전자 부품 사이의 접속 신뢰성 및 절연 신뢰성을 향상시키고, 소형화 및 저비용화에 기여할 수 있음을 알아내어, 그와 같은 지견에 기초하여 다음의 내용을 요지 구성으로 하는 본 발명을 완성하였다.
즉, 본 발명은,
(1) 도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서,
상기 도체 패드는 200㎛ 이하의 피치로 배치됨과 함께,
상기 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 상기 개구부의 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 인 것을 특징으로 하는 프린트 배선판이다.
또한, 본 발명은,
(2) 도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여, 그 땜납 범프를 사이에 두고 실장된 전자 부품과 솔더 레지스트층 사이를 언더필에 의해서 수지 봉지하여 이루어지는 프린트 배선판에 있어서,
상기 도체 패드는 200㎛ 이하의 피치로 배치됨과 함께,
상기 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 상기 개구부의 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 인 것을 특징으로 하는 프린트 배선판이다.
본 발명에 있어서, 상기 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리를 실시할 수 있고, 그 평탄화된 표면 (제 1 요철면) 의 최대 표면 거칠기 (요철량) 를 0.8 ∼ 3.0㎛ 로 하는 것이 바람직하다.
본 발명에 있어서는, 상기 평탄화 처리된 솔더 레지스트층의 표면에, 다시 조화 (粗化) 처리를 실시할 수 있고, 그 조화 처리된 솔더 레지스트층의 표면 (제 2 요철면) 의 표면 거칠기는, 상기 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 로 하는 것이 바람직하다.
또한 본 발명에 있어서는, 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부로서 규정되는 도체 패드는, 도금 도체가 최외층에 위치하는 층간 수지 절연층에 형성한 개구 내에 완전히 충전된 필드 비아의 형태로 형성되고, 그 층간 수지 절연층 표면에서 노출되는 필드 비아 표면의 요철량은, 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 인 것이 바람직하다.
또, 본 발명에 있어서, 「도체 패드」란, 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부로서 규정되지만, 그 도체 회로는, 예를 들어, 도체 회로의 일부를 이용하는 형태 (접속 패드) 나, 비아홀 (도금 도체가 수지 절연층에 형성한 개구 내에 완전히 충전된 필드 비아를 포함한다) 의 형태 및 비아홀과 도체 회로로 이루어지는 형태로 형성할 수 있기 때문에, 넓은 의미에서는, 접속 패드나 비아홀을 포함한 도체 회로의 일부를 가리킨다.
또한, 본 발명에 있어서, 솔더 레지스트층에 형성한 개구의 「개구 직경 (D)」이란, 개구 측벽이 테이퍼 형상을 이루고 있지 않은 경우에는 개구의 「직경」을 의미하고, 개구 측벽이 테이퍼 형상을 이루고 있는 경우에는 솔더 레지스트층 표면 에 나타나는 개구의 직경 (개구 상부의 직경) 을 의미한다.
또한, 본 발명에 있어서, 「최대 표면 거칠기」란, 도 8 에 개략적으로 나타내는 바와 같이, 전자 부품 실장 영역에 있어서, 도체 패드 상 또는 도체 회로 상의 솔더 레지스트층의 높이와, 인접하는 도체 패드 비형성부 또는 도체 회로 비형성부의 솔더 레지스트층의 높이와의 차 X1, X2, X3, X4, X5 … 중의 최대치를 의미한다.
그리고, 「산술 평균 거칠기」란, JIS B0601 에서 규정된 산술 평균 거칠기 (Ra) 를 의미한다.
본 발명에 의하면, 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 개구부의 개구 직경 (D) 의 비 (H/D) 를 0.55 이상으로 함으로써 땜납 범프의 높이를 비교적 크게 할 수 있기 때문에, 땜납 범프 자체가 변형되기 쉬워짐과 함께, 땜납의 체적 (땜납량) 을 크게 할 수 있다. 그 결과, 땜납이 흡수할 수 있는 응력이 증가하게 되므로, 접속 신뢰성이 향상된다. 한편, 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 개구부의 개구 직경 (D) 의 비 (H/D) 를 1.0 이하로 함으로써 인접하는 땜납 범프 사이에서 용융된 땜납의 이동이 잘 일어나지 않게 되므로, 땜납 범프의 높이의 편차를 억제할 수 있음과 함께, 인접하는 땜납 범프 사이의 단락을 방지할 수 있다. 그 결과, 접속 신뢰성 및 절연 신뢰성이 향상된다.
또한, 솔더 레지스트층 표면의 적어도 전자 부품 실장 영역에 있어서 평탄화된 표면 (제 1 요철면) 은, 최대 표면 거칠기 (요철량) 를 0.8 ∼ 3.0㎛ 로 함으로 써, 솔더 레지스트층 표면과 실장 전자 부품 사이에 충전되는 언더필 내에 보이드가 발생하는 것을 저감할 수 있다. 그 결과, 접속 신뢰성이 향상된다.
그리고, 조화 처리된 솔더 레지스트층 표면 (제 2 요철면) 의 표면 거칠기를, 평탄화된 표면의 요철량보다 작고 또 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 정도로 함으로써, 솔더 레지스트층 표면과 언더필 사이의 밀착성을 향상시킬 수 있음과 함께, 솔더 레지스트층 표면에 플럭스나 세정액 등의 잔류를 적게 할 수 있다. 그 결과, 접속 신뢰성 및 절연 신뢰성이 향상된다.
또한, 도체 패드를 필드 비아의 형태로 형성하고, 최외측의 층간 수지 절연층 표면에서 노출되는 필드 비아 표면의 요철량을 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 로 함으로써, 필드 비아와 땜납볼의 접점을 많게 하여, 땜납 범프를 형성할 때의 젖음성을 향상시킬 수 있기 때문에, 범프 내로 보이드가 말려 들어가는 것이나, 범프의 미탑재 (미싱 범프) 를 적게 할 수 있음과 함께, 미세화에 쉽게 적합하게 된다.
또한, 인터포저를 필요로 하지 않기 때문에, 그 만큼의 박형화, 저비용화를 꾀할 수 있다.
도면의 간단한 설명
도 1 은 본 발명에 관련된 프린트 배선판의 일 실시형태를 나타내는 단면도이다.
도 2 는, 도 1 에 나타내는 프린트 배선판에 IC 칩을 실장하고, 도터 보드 (Daughter Board) 에 탑재한 상태를 나타내는 단면도이다.
도 3a ∼ 3c 는 프린트 배선판 상에 땜납 범프를 형성하는 공정을 설명하는 도면이다.
도 4a ∼ 4b 는 땜납볼 탑재 장치의 구성을 나타내는 개략도이다.
도 5a 는 프린트 배선판의 위치 결정을 설명하기 위한 개략도, 도 5b 는 탑재통으로의 땜납볼의 공급을 설명하기 위한 개략도이다.
도 6a 는 탑재통에 의한 땜납볼의 집합을 설명하기 위한 개략도, 도 6b 는 탑재통에 의한 땜납볼의 집합, 유도를 설명하기 위한 개략도이다.
도 7a 는 땜납볼의 접속 패드 상으로의 낙하를 설명하기 위한 개략도, 도 7b 는 흡착 볼 제거통에 의한 땜납볼의 제거를 설명하기 위한 개략도이다.
도 8 은 솔더 레지스트층 표면의 최대 표면 거칠기를 설명하기 위한 개략도이다.
도 9 는 본 발명에 있어서의 범프 높이 (H) 와 솔더 레지스트층 개구 직경 (D) 의 관계를 설명하기 위한 개략도이다.
도 10a ∼ 10b 는 접속 패드로서의 필드 비아 표면의 요철을 설명하기 위한 개략도이다.
도 11a ∼ 11b 는 접속 패드 영역을 설명하기 위한 개략도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 프린트 배선판의 일 실시형태는, 도 9 에 나타내는 바와 같이, 배선 기판의 최외층에 형성한 솔더 레지스트층 (SR 층) 에 개구부를 형성하고, 그 개구부로부터 노출되는 도체 회로의 일부를 접속 패드로서 형성하며, 그 접속 패드가 200㎛ 이하의 피치로 배치됨과 함께, 접속 패드 상에 형성된 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 개구부의 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 인 것을 특징으로 한다.
본 발명의 일 실시형태에 있어서, 솔더 레지스트층에 형성한 개구부 내에 땜납 범프를 형성하기 위해서는, 종래와 같은 마스크를 사용한 인쇄법이 아니라, 후술하는, 미세 직경을 갖는 땜납볼을 볼 정렬용 마스크의 개구부를 통해서 접속 패드 상에 낙하시키는, 신규 방법 및 장치를 사용하여 실시하는 것이 바람직하다.
우선, 신규한 땜납볼 탑재 방법 및 장치를 사용하여 제조하는 본 발명에 관련된 프린트 배선판에 대해서, 그 일 실시형태의 구성을 도 1 및 도 2 를 참조하여 설명한다.
도 1 은 프린트 배선판 (10) 의 단면도를 나타내고, 도 2 는, 도 1 에 나타낸 프린트 배선판 (10) 에 IC 칩 (90) 을 실장하고, 도터 보드 (94) 에 탑재한 상태를 나타내고 있다. 도 1 에 나타낸 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 양면에 도체 회로 (34) 가 형성되고, 그들 도체 회로는 스루홀 (36) 을 통하여 전기적으로 접속되어 있다.
또, 코어 기판 (30) 의 도체 회로 (34) 위에 층간 수지 절연층 (50) 을 사이에 두고 도체 회로층을 형성하는 도체 회로 (58) 가 형성되어 있다. 이 도체 회로 (58) 는, 비아홀 (60) 을 통해서 도체 회로 (34) 에 접속되어 있다. 도체 회로 (58) 위에 층간 수지 절연층 (150) 을 사이에 두고 도체 회로 (158) 가 형성되어 있다. 이 도체 회로 (158) 는, 층간 수지 절연층 (150) 에 형성된 비아홀 (160) 을 통하여 도체 회로 (58) 에 접속되어 있다.
솔더 레지스트층 (70) 은, 도체 회로 (158) 및 비아홀 (160) 을 피복하여 형성되고, 그 솔더 레지스트층 (70) 에 형성된 개구 (71) 에 니켈 도금층 (72) 및 금 도금층 (74) 을 형성함으로써, 접속 패드 (75) 가 형성되어 있다. 상면의 접속 패드 (75) 상에는 땜납 범프 (78U) 가, 하면의 접속 패드 (75) 상에는 BGA (볼 그리드 어레이 : 78D) 가 형성되어 있다.
도 2 에 나타내는 바와 같이, 프린트 배선판 (10) 의 상면측 땜납 범프 (78U) 는 IC 칩 (90) 의 전극 (92) 에 접속되어 IC 실장 프린트 배선판을 구성하고, 이 IC 실장 프린트 배선판은, 그 하면측에 형성한 BGA (78D) 를 통해서 도터 보드 (94) 의 랜드 (96) 에 접속되어 있다.
본 발명의 일 실시형태에 있어서, 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리를 실시하는 것이 바람직하다. 솔더 레지스트층과 땜납 범프는 열팽창 계수가 상이하기 때문에, 열 변화에 의해서 땜납 범프와 솔더 레지스트층의 경계 근방에서는 수축과 팽창을 반복한다. 솔더 레지스트층 표면에 큰 요철이 존재하는, 즉 평탄도가 불량한 경우에는, 땜납 범프 근방의 솔더 레지스트층의 체적이 적기 때문에 파괴되기 쉬워진다. 그래서, 솔더 레지스트층 표면의 평탄도를 어느 정도 작게 함으로써, 응력이 크게 가해지는 부분의 솔더 레지스트층의 체적을 증가시킬 수 있기 때문에, 응력이 집중되기 쉬운 굴곡부를 적게 하여, 내히트 사이클성을 향상시킬 수 있기 때문이다.
상기 솔더 레지스트층의 평탄화된 표면은, 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 로 하는 것이 바람직하다.
그 이유는, 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 인 범위 내에서는, 도체 패드 부근의 솔더 레지스트에 크랙이 잘 생기기 않거나, 언더필 내에 공기 (보이드) 가 말려 들어가거나 하지 않기 때문이다. 이 결과, 절연 신뢰성이나 접속 신뢰성이 향상된다.
또한, 본 발명의 일 실시형태에 있어서, 평탄화 처리된 솔더 레지스트층의 표면을, 추가로 조화 처리를 실시하는 것이 바람직하다. 어느 정도 평탄화된 솔더 레지스트층 표면에 조화 처리를 실시하여 평탄화된 표면보다 더 작은 요철을 형성시킴으로써, 언더필의 젖음성을 향상시킬 수 있기 때문에, 솔더 레지스트층과 땜납 범프의 경계 근방의 좁은 간극 부분에도 언더필을 충전할 수 있어, 접속 신뢰성이 향상되기 때문이다.
상기 조화 처리된 솔더 레지스트층의 표면은, 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 로 하는 것이 바람직하다.
그 이유는, 산술 평균 거칠기 (Ra) 를 0.2 ∼ 0.5㎛ 의 범위 내로 함으로써, 언더필과의 밀착성을 높이거나, 솔더 레지스트 표면에 플럭스 잔류물이나 세정 잔류물이 잘 잔류하지 않기 때문이다. 그 결과, 절연 신뢰성이나 접속 신뢰성이 향상된다.
또한, 도 1 및 도 2 에서 알 수 있듯이, 전자 부품을 실장하기 위한 도체 패드로서 기판의 상면에 형성한 접속 패드 (75) 중, 중앙에 위치하는 2 개의 접속 패 드는 비아홀 (160) 바로 위의 랜드 형태로 형성되고, 그들에 인접하는 2 개의 접속 패드는, 비아홀 (160) 의 랜드에 인접하는 패드 형태로 형성되며, 또한, 좌우 양단에 위치하는 2 개의 접속 패드는, 도체 회로 (158) 의 배선 패턴의 일부로 이루어지는 패드 형태로 형성되어 있다.
또한, 하면의 접속 패드 (75) 중, 좌우 양단에 위치하는 2 개의 접속 패드는, 비아홀 (160) 바로 위의 랜드 형태로 형성되고, 중앙에 위치하는 4 개의 접속 패드는, 비아홀 (160) 의 랜드에 인접하는 패드 형태로 형성되어 있다.
상기 땜납 범프 (78U) 가 형성되는 접속 패드로서의 비아홀 (160) 은 필드 비아인 것이 바람직하고, 층간 수지 절연층 (150) 표면에서 노출되는 필드 비아 표면의 요철량은, 도 10a ∼ 10b 에 나타내는 바와 같이, 도체 회로 (158) 의 도체 두께에 대하여 －5 ∼ ＋5㎛ 의 범위가 바람직하다. 그 이유는, 필드 비아 표면의 오목량이 5㎛ 를 초과 (－5㎛) 하면, 땜납볼과 필드 비아로 이루어지는 접속 패드의 접점이 적어지기 때문에 땜납 범프를 형성할 때에 젖음성이 불량해져, 범프 내로 보이드가 말려 들어가거나, 범프 미탑재 (미싱 범프) 로 되기 쉬워지기 때문이다. 한편, 필드 비아 표면의 볼록량이 5㎛ 를 초과 (＋5㎛) 하면, 도체 회로 (158) 의 두께가 커져서, 미세화에 적합하지 않게 되기 때문이다.
또, 본 발명에서의 「전자 부품 실장 영역」이란, 대략 필드 비아 등의 전자 부품을 실장하기 위한 도체 패드가 형성된 영역 (이하, 간단히 「접속 패드 영역」이라고 한다) 에 상당한다.
예를 들어, 도 11a 는, 격자상 배열된 접속 패드 중 최외주의 접속 패드 전 부가 직사각형의 각 변을 따라서 배열된 상태를 나타내고, 도 11b 는, 격자상 배열된 접속 패드 중 최외주의 접속 패드의 일부가 직사각형의 각 변을 따라서 배열되어 있지 않은 상태를 나타내고 있는데, 어느 경우에서도, 접속 패드 영역을 직사각형으로 한 경우에는, 최외주의 접속 패드를 포함한 모든 접속 패드를 둘러싼 영역의 면적이 최소가 되도록 정해진 직사각형 영역을 「접속 패드 영역」이라고 한다.
도 3a ∼ 3c 는, 프린트 배선판 (10) 상에 본 발명에 관련된 땜납 범프를 형성하는 공정을 설명하는 도면이다.
우선, 프린트 배선판 (10) 의 상면측 솔더 레지스트층 (70) 에 형성된 개구 (71) 에 형성한 도체 패드, 즉, 접속 패드 (75) 를 피복하는 플럭스층 (80) 을 인쇄법에 의해 형성한다 (도 3a 참조).
다음으로, 프린트 배선판 (10) 의 상면측 접속 패드 (75) 상에 후술하는 땜납볼 탑재 장치를 사용하여 미소한 땜납볼 (78s) (예를 들어 히타치 금속사 제조 또는 타무라사 제조) 를 탑재한다 (도 3b 참조). 이러한 땜납볼은, 직경이 40 ∼ 200㎛ 미만인 것이 바람직하다. 직경이 40㎛ 미만이면, 땜납볼이 지나치게 가볍기 때문에 접속 패드 상으로 낙하하지 않는다. 한편, 200㎛ 이상이 되면 반대로 지나치게 무겁기 때문에 통부재 내에 땜납볼을 집합시킬 수 없어, 땜납볼이 탑재되어 있지 않은 접속 패드가 존재하게 되기 때문이다. 미세화 대응을 위해서는, 직경이 80㎛ 이하인 땜납볼이 바람직하다.
그 후, 프린트 배선판 (10) 의 하면측 접속 패드 (75) 상에, 예를 들어, 일본국 특허 제1975429호에 기재되어 있는 흡착 헤드를 사용하여, 통상적인 직경 (250㎛) 의 땜납볼 (78L) 을 흡착하여 탑재한다 (도 3c 참조).
이어서, 리플로우로로 가열하여, 도 1 에 나타내는 바와 같이 프린트 배선판 (10) 의 상면측에 60 ∼ 200㎛ 피치로 땜납 범프 (78U) 를, 예를 들어 500 ∼ 30,000 개, 하면측에 2㎜ 피치로 BGA (78D) 를, 예를 들어 250 개 형성한다.
땜납 범프의 피치는 즉 접속 패드의 피치이고, 이 접속 패드의 피치가 60㎛ 미만이 되면, 그 피치에 적합한 땜납볼을 제조하는 것이 곤란해지기 때문이다. 한편, 접속 패드의 피치가 200㎛ 를 넘으면, 협피치화에 대응하는 프린트 배선판을 얻을 수 없기 때문이다.
또, 도 2 에 나타내는 바와 같이, 리플로우에 의해 땜납 범프 (78U) 를 사이에 두고 IC 칩 (90) 을 실장함으로써 IC 실장 프린트 배선판 (10) 을 형성하고, 이 IC 실장 프린트 배선판 (10) 은, BGA (78D) 를 통해서 도터 보드 (94) 에 장착된다.
다음으로, 상기 서술한 프린트 배선판의 접속 패드 상에 미소한 땜납볼 (78s) 을 탑재하는 땜납볼 탑재 장치에 관해서, 도 4a ∼ 4b 를 참조하여 설명한다.
도 4a 는 땜납볼 탑재 장치의 구성을 나타내는 구성도이고, 도 4b 는 도 4a 의 땜납볼 탑재 장치를 화살표 B 측에서 본 도면이다.
상기 땜납볼 탑재 장치 (20) 는, 프린트 배선판 (10) 을 위치 결정 유지하는 XYθ 흡인 테이블 (14) 과, 그 XYθ 흡인 테이블 (14) 을 승강시키는 상하 이동축 (12) 과, 프린트 배선판의 접속 패드 (75) 에 대응하는 개구를 구비한 볼 정렬용 마스크 (16) 와, 볼 정렬용 마스크 (16) 상을 이동하는 땜납볼을 유도하는 탑재통 (통부재 : 24) 과, 탑재통 (24) 에 부압 (負厭) 을 부여하는 흡인 박스 (26) 와, 잉여 땜납볼을 회수하기 위한 땜납볼 제거통 (61) 과, 그 땜납볼 제거통 (61) 에 부압을 부여하는 흡인 박스 (66) 와, 회수한 땜납볼을 유지하는 흡착 볼 제거 흡인 장치 (68) 와, 볼 정렬용 마스크 (16) 를 클램프하는 마스크 클램프 (44) 와, 탑재통 (24) 및 땜납볼 제거통 (61) 을 X 방향으로 이송하는 X 방향 이동축 (40) 과, X 방향 이동축 (40) 을 지지하는 이동축 지지 가이드 (42) 와, 다층 프린트 배선판 (10) 을 촬상하기 위한 얼라인먼트 카메라 (46) 와, 탑재통 (24) 밑에 있는 땜납볼의 잔량을 검출하는 잔량 검출 센서 (18) 와, 잔량 검출 센서 (18) 에 의해 검출된 잔량에 근거하여 땜납볼을 탑재통 (24) 측으로 공급하는 땜납볼 공급 장치 (22) 를 구비한다.
상기 탑재통 (24) 및 땜납볼 제거통 (61) 은, 접속 패드 영역의 크기에 대응시켜 Y 방향으로 복수 나란하게 있다. 또, 복수의 접속 패드 영역에 대응한 크기로 해도 된다. 여기서, Y 방향은 편의적으로, X 방향으로 정렬시켜도 된다. XYθ 흡인 테이블 (14) 은, 땜납볼이 탑재되는 프린트 배선판 (10) 을 위치 결정, 흡착, 유지, 보정한다. 얼라인먼트 카메라 (46) 는, XYθ 흡인 테이블 (14) 상의 프린트 배선판 (10) 의 얼라인먼트 마크를 검출하고, 검출된 위치에 근거하여 프린트 배선판 (10) 과 볼 정렬용 마스크 (16) 의 위치가 조정된다. 잔량 검출 센서 (18) 는 광학적인 수법에 의해 땜납볼의 잔량을 검출한다.
계속해서, 땜납볼 탑재 장치 (20) 에 의한 땜납볼의 탑재 공정에 관해서 도 5 ∼ 도 7 을 참조하여 설명한다.
(1) 프린트 배선판의 위치 인식 및 보정
도 5a 에 나타내는 바와 같이, 프린트 배선판 (10) 의 얼라인먼트 마크 (34M) 를 얼라인먼트 카메라 (46) 에 의해 인식하고, 볼 정렬용 마스크 (16) 에 대해서 프린트 배선판 (10) 의 위치를 XYθ 흡인 테이블 (14) 에 의해 보정한다. 즉, 볼 정렬용 마스크 (16) 의 개구 (16a) 가 각각 프린트 배선판 (10) 의 접속 패드 (75) 에 대응하도록 위치 조정한다. 또, 여기서는 도시의 편의상, 1 장분의 프린트 배선판 (10) 만을 나타내고 있지만, 실제로는 복수장의 프린트 배선판을 구성하는 워크시트 사이즈의 프린트 배선판에 대하여 땜납볼이 탑재되고, 땜납 범프의 형성 후에 개별편의 다층 프린트 배선판으로 잘라 나누어진다.
(2) 땜납볼 및 땜납볼의 공급
도 5b 에 나타내는 바와 같이, 땜납볼 공급 장치 (22) 로부터 땜납볼 (78s) 을 탑재통 (24) 측으로 정량 공급한다. 여기서, 땜납볼로는 시판품 (예를 들어, 히타치 금속사 제조) 을 사용해도 되고, 예를 들어, 일본 공개특허공보 2001-226705호에 기재된 제조 장치 및 제조 방법에 따라서 제조해도 된다.
이 땜납볼을 제조한 후, 원하는 땜납볼 직경보다 세로 및 가로의 치수가 1㎛ 만큼 작은 사각형 슬릿 (개구) 을 갖는 금속판 (예를 들어, 25㎛ 두께의 Ni) 위에 탑재하고, 그 위에서 땜납볼을 구름이동시켜 슬릿으로부터 낙하시킨다. 이것에 의해, 원하는 직경보다 작은 땜납볼이 제거된다. 그 후, 금속판 상에 남은 땜납볼을, 원하는 땜납볼 직경보다 세로 및 가로의 치수가 1㎛ 만큼 큰 사각형 슬릿 을 갖는 금속판으로 분급하여, 슬릿으로부터 낙하된 땜납볼을 회수함으로써, 원하는 직경과 대략 동등한 직경을 갖는 땜납볼이 얻어진다.
(3) 땜납볼의 탑재
도 6a 에 나타내는 바와 같이, 볼 정렬용 마스크 (16) 의 상방에, 그 볼 정렬용 마스크와 소정의 클리어런스 (예를 들어, 볼 직경의 50% ∼ 300%) 를 유지하여 탑재통 (24) 을 위치시키고, 그 흡인부 (24B) 에서 공기를 흡인함으로써, 탑재통과 프린트 배선판 사이의 간극의 유속을 5m/sec ∼ 35m/sec 로 하여, 당해 탑재통 (24) 의 개구부 (24A) 바로 아래의 볼 정렬용 마스크 (16) 상에 땜납볼 (78s) 을 집합시킨다.
그 후, 도 6b 및 도 7a 에 나타내는 바와 같이, 프린트 배선판 (10) 의 Y 축을 따라서 정렬된 탑재통 (24) 을, X 방향 이동축 (40) 에 의해서 X 축을 따라 수평 방향으로 이송한다. 이것에 의해, 볼 정렬용 마스크 (16) 상에 집합시킨 땜납볼 (78s) 을 탑재통 (24) 의 이동에 수반하여 이동시키고, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통해서 땜납볼 (78s) 을 프린트 배선판 (10) 의 접속 패드 (75) 로 낙하, 탑재시켜 나간다. 이것에 의해, 땜납볼 (78s) 이 프린트 배선판 (10) 측의 전체 접속 패드 상에 순차적으로 정렬된다.
(4) 땜납볼의 제거
도 7b 에 나타내는 바와 같이, 탑재통 (24) 에 의해 잉여 땜납볼 (78s) 을 볼 정렬용 마스크 (16) 상에 개구 (16a) 가 없는 위치까지 유도한 후, 땜납볼 제거통 (61) 에 의해 흡인 제거한다.
(5) 기판의 취득
이어서, 흡인 테이블 (14) 로부터 프린트 배선판 (10) 을 떼어낸다.
이상 설명한 땜납볼 탑재 방법 및 땜납볼 탑재 장치 (20) 에 의하면, 볼 정렬용 마스크 (16) 의 상방에 탑재통 (24) 을 위치시키고, 그 탑재통 (24) 의 상부에 있는 흡인부 (24B) 로부터 공기를 흡인함으로써, 땜납볼 (78s) 을 집합시키고, 탑재통 (24) 을 수평 방향으로 이동시킴으로써, 집합시킨 땜납볼 (78s) 을 볼 정렬용 마스크 (16) 위에서 이동시켜, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통해서 땜납볼 (78s) 을 프린트 배선판 (10) 의 접속 패드 (75) 로 낙하시킬 수 있다.
이 때문에, 미세한 땜납볼 (78s) 을 확실히 프린트 배선판 (10) 의 모든 접속 패드 (75) 에 탑재시킬 수 있다. 또한, 땜납볼 (78s) 을 비접촉식으로 이동시키기 때문에, 종래 기술과 같은 스퀴즈를 사용한 인쇄법과는 달리, 땜납볼에 흠집을 내지 않고서 접속 패드 (75) 에 탑재할 수 있고, 땜납 범프 (78U) 의 높이를 균일하게 할 수 있다.
따라서, 전술한 바와 같은 방법에 의하면, IC 등의 전자 부품의 실장성, 실장 후의 히트 사이클 시험, 고온·고습 시험 등의 내환경 시험이 우수하다.
또한, 제품의 평면도에 의존하지 않기 때문에, 표면에 기복이 많은 프린트 배선판이라도 땜납볼을 접속 패드에 적절히 탑재시킬 수 있다.
또한, 미소한 땜납볼을 확실하게 접속 패드 상에 탑재할 수 있기 때문에, 접속 패드의 피치가 60 ∼ 200㎛ 이고, 또한 솔더 레지스트의 개구 직경이 40 ∼ 150㎛ 인 협피치 배열의 프린트 배선판에 있어서도, 모든 범프에 있어서 그들의 높이 가 대략 균일한 안정적인 땜납 범프를 형성할 수 있다.
그리고, 흡인력에 의해 땜납볼을 유도하기 때문에, 땜납볼의 응집, 부착을 방지할 수 있다. 나아가, 탑재통 (24) 의 수를 조정함으로써, 여러 가지 크기의 워크 (워크시트 사이즈의 다층 프린트 배선판) 에 대응할 수 있기 때문에, 다품종, 소량 생산에도 유연하게 적용할 수 있다.
전술한 바와 같은 땜납볼 탑재 장치에서는, 도 4b 에 나타내는 바와 같이 탑재통 (24) 을 워크 (워크시트 사이즈의 프린트 배선판) 의 폭에 대응시켜 Y 방향으로 복수 정렬시키고 있기 때문에, 복수의 탑재통 (24) 을, 열방향에 대하여 수직 방향 (X 방향) 으로 이송시키는 것만으로, 땜납볼을 확실히 프린트 배선판 (10) 의 모든 접속 패드 (75) 에 탑재시킬 수 있다.
또, 땜납볼 제거통 (61) 에 의해 볼 정렬용 마스크 (16) 상에 잔류한 땜납볼 (78s) 을 회수할 수 있기 때문에, 잉여 땜납볼이 잔류하여 고장 등의 장애의 원인이 되는 일이 없다.
전술한 바와 같은 땜납볼 탑재 방법 및 장치를 사용하여 프린트 배선판의 접속 패드 상에 탑재된 땜납볼은, 리플로우 처리에 의해 소정의 높이를 갖는 땜납 범프가 되고, 그와 같은 땜납 범프를 사이에 두고 IC 칩이 기판 상에 실장되어, 본 발명에 관련된 프린트 배선판이 제조된다.
(실시예 1)
(1) 프린트 배선판의 제작
출발 재료로서 양면에 구리가 클래드된 적층판 (예를 들어, 히타치 화성 공 업 주식회사 제조, 상품명 「MCL-E-67」) 을 사용하여, 이 기판에 주지된 방법으로 스루홀 도체 및 도체 회로를 형성한다. 그 후, 주지된 방법 (예를 들어, 2000년 6월 20일 닛칸 공업 신문사 발행의 「빌드업 다층 프린트 배선판」(다카기 키요시 저) 에 기재) 에 의해서, 층간 절연층과 도체 회로층을 번갈아 적층하고, 최외층의 도체 회로층에 있어서, 두께 : 20㎛, 직경 (도체 패드 직경) : 150㎛, 피치 : 200㎛, 개수 : 50 × 40 (개) (격자상 배치) 로 이루어지는 IC 칩 실장용 접속 패드군을 150㎟ 의 접속 패드 영역 내에 형성한다.
이들 접속 패드를 형성한 영역의 면적은 150㎟ 이었다. 이러한 접속 패드는, 예를 들어, 일본 공개특허공보 2000-357762호에 기재된 방법과 동일한 방법에 의해 형성된다.
또한, 접속 패드의 크기, 피치, 수, 배치를 변경하는 경우에는, 도금 레지스트의 패턴 (개구 직경, 피치, 배치 등) 을 변경함으로써 실시한다.
솔더 레지스트층의 형성은, 시판되는 솔더 레지스트를 사용하여 다음과 같은 인쇄 조건하에서 스크린 인쇄하고, 접속 패드를 피복하는 15 ∼ 25㎛ 두께 (접속 패드 상에서의 두께) 의 솔더 레지스트층을 형성한다.
(인쇄 조건)
솔더 레지스트 잉크 : 히타치 공업사 제조, 상품명 「RPZ-1」
잉크 점도 : 45 ± 15Pa·s
스크린판 : 폴리에스테르 섬유제 (130 ∼ 300 메시)
스퀴즈 속도 : 100 ∼ 200㎜/초
이 실시예에서는, 솔더 레지스트층의 두께를 25㎛ 로 형성한다.
그 후, 솔더 레지스트 개구부의 패턴 (마스크 패턴) 이 묘화된 포토마스크를 솔더 레지스트층에 밀착시킨 상태에서, 100 ∼ 1000mj 의 자외선으로 노광하고, 10g/L 의 탄산나트륨 (Na2CO3) 용액으로 현상 처리함으로써, 접속 패드 상에 직경 120㎛ 의 개구를 형성한다.
(2) 땜납볼의 탑재
상기 (1) 에서 제작한 프린트 배선판의 표면 (IC 실장면) 에 시판되는 로진계 플럭스를 도포한 후, 땜납볼 탑재 장치의 흡착 테이블에 탑재하고, 프린트 배선판 및 볼 정렬용 마스크의 얼라인먼트 마크를 CCD 카메라를 사용하여 인식해서, 프린트 배선판과 볼 정렬용 마스크의 위치 맞춤을 실시한다.
여기서, 볼 정렬용 마스크는, 프린트 배선판의 접속 패드에 대응한 위치에 직경 175㎛ 의 개구를 갖는 Ni 제 메탈 마스크를 사용한다. 그밖에, SUS 제나 폴리이미드제의 볼 정렬용 마스크를 사용하는 것도 가능하다.
한편, 볼 정렬용 마스크에 형성하는 개구 직경은, 사용하는 볼 직경에 대하여 1.1 ∼ 1.5 배가 바람직하고, 또한 볼 정렬용 마스크의 두께는 사용하는 땜납볼 직경의 1/2 ∼ 3/4 가 바람직하다.
다음으로, 접속 패드 영역에 대응한 크기 (접속 패드 영역에 대하여 1.2 ∼ 3 배) 이고, 높이 200㎜ 인 탑재통을 땜납볼 직경의 2 배의 클리어런스를 유지하여 메탈 마스크 (볼 정렬용 마스크) 상에 위치시키고, 그 주위 부근의 볼 정렬용 마스 크 상에 Sn/Pb 땜납 (Sn/Pb = 63 : 37) 으로 이루어지는 직경 145㎛ 의 땜납볼 (히타치 금속사 제조) 을 탑재한다.
이 실시예에서는 땜납볼에 Sn/Pb 땜납을 사용하였지만, Ag, Cu, In, Bi, Zn 등의 군에서 선택되는 적어도 1 종류의 금속과 Sn 으로 이루어지는 Pb 프리 땜납이어도 된다. 그리고, 탑재통 상부로부터 공기를 흡인하고, 탑재통과 프린트 배선판 사이의 간극의 유속을 5 ∼ 35m/sec 로 조정하여, 탑재통 내에 집합시킨다.
그 후, 탑재통을 이동 속도 10 ∼ 40㎜/sec 로 이동시켜 땜납볼을 구름이동시키고, 볼 정렬용 마스크의 개구부로부터 땜납볼을 낙하시켜 접속 패드 상에 땜납볼을 탑재한다.
(3) 땜납 범프의 형성
또, 볼 정렬용 마스크의 여분의 땜납볼을 제거한 후, 땜납볼 정렬용 마스크와 프린트 배선판을 땜납볼 탑재 장치로부터 별개로 떼어내고, 마지막으로, 상기 프린트 배선판을 230℃ 로 설정해둔 리플로우에 투입하여 땜납 범프를 형성한다.
땜납 범프의 형성 후, 솔더 레지스트 표면에서 돌출되어 있는 땜납 범프의 높이를 레이저 현미경 (상품명 「VX-8500」 : KEYENCE 사 제조, 또는 상품명 「WYKO NT-2000」 : 비코사 제조) 에 의해 측정한다.
또, 측정점은, 접속 패드군에 있어서의 4개의 모서리의 땜납 범프와 대략 중앙부에 위치하는 땜납 범프로, 토탈 5 개의 땜납 범프를 측정한 결과, 땜납 범프 높이의 최소치는 66㎛, 최대치는 70㎛ 이었다.
(4) IC 칩의 실장
각 땜납 범프의 높이를 측정한 후, IC 칩을 땜납 범프를 사이에 두고 실장하고, IC 칩과 솔더 레지스트 사이에 시판되는 언더필제를 충전하여 IC 실장 프린트 배선판을 제조한다.
(실시예 2)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 20㎛ 로 하고, 개구 직경 160㎛ 의 볼 정렬용 마스크를 사용하여 직경 140㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 63㎛, 최대치는 68㎛ 이었다.
(실시예 3)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 15㎛ 로 하고, 개구 직경 155㎛ 의 볼 정렬용 마스크를 사용하여 직경 135㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 65㎛, 최대치는 70㎛ 이었다.
(실시예 4)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 10㎛ 로 하고, 개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 130㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 66㎛, 최대치는 68㎛ 이었다.
(실시예 5)
도금 레지스트의 패턴을 변경하여 접속 패드 직경 : 120㎛, 피치 : 150㎛ 로 변경하고, 솔더 레지스트 개구를 형성할 때의 포토마스크의 마스크 패턴을 변경하여 솔더 레지스트 개구 직경을 90㎛ 로 변경하고, 솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 10㎛ 로 하며, 개구 직경 110㎛ 의 볼 정렬용 마스크를 사용하여 직경 90㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 46㎛, 최대치는 49㎛ 이었다.
(실시예 6)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 15㎛ 로 하고, 개구 직경 115㎛ 의 볼 정렬용 마스크를 사용하여 직경 95㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 45㎛, 최대치는 49㎛ 이었다.
(실시예 7)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 20㎛ 로 하고, 개구 직경 120㎛ 의 볼 정렬용 마스크를 사용하여 직경 100㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 47㎛, 최대치는 49㎛ 이었다.
(실시예 8)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 25㎛ 로 하고, 개구 직경 130㎛ 의 볼 정렬용 마스크를 사용하여 직경 105㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다.
그 결과, 땜납 범프 높이의 최소치는 47㎛, 최대치는 48㎛ 이었다.
(실시예 9)
도금 레지스트의 패턴을 변경하여 접속 패드 직경 : 80㎛, 피치 : 100㎛ 로 변경하고, 솔더 레지스트 개구를 형성할 때의 포토마스크의 마스크 패턴을 변경하여 솔더 레지스트 개구 직경을 60㎛ 로 변경하고, 솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 10㎛ 로 하며, 개구 직경 60㎛ 의 볼 정렬용 마스크를 사용하여 직경 50㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 31㎛, 최대치는 34㎛ 이었다.
(실시예 10)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 15㎛ 로 하고, 개구 직경 70㎛ 의 볼 정렬용 마스크를 사용하여 직경 55㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 33㎛, 최대치 는 34㎛ 이었다.
(실시예 11)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 20㎛ 로 하고, 개구 직경 70㎛ 의 볼 정렬용 마스크를 사용하여 직경 60㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 33㎛, 최대치는 35㎛ 이었다.
(실시예 12)
솔더 레지스트의 인쇄 조건 (스크린판의 메시 및 인쇄 스피드) 을 조정하고, 솔더 레지스트의 막두께를 25㎛ 로 하고, 개구 직경 80㎛ 의 볼 정렬용 마스크를 사용하여 직경 65㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 32㎛, 최대치는 34㎛ 이었다.
(실시예 13)
개구 직경 190㎛ 의 볼 정렬용 마스크를 사용하여 직경 160㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 84㎛, 최대치는 87㎛ 이었다.
(실시예 14)
개구 직경 180㎛ 의 볼 정렬용 마스크를 사용하여 직경 155㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 2 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 83㎛, 최대치는 86㎛ 이었다.
(실시예 15)
개구 직경 180㎛ 의 볼 정렬용 마스크를 사용하여 직경 150㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 3 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 83㎛, 최대치는 87㎛ 이었다.
(실시예 16)
개구 직경 170㎛ 의 볼 정렬용 마스크를 사용하여 직경 145㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 4 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 84㎛, 최대치는 86㎛ 이었다.
(실시예 17)
개구 직경 120㎛ 의 볼 정렬용 마스크를 사용하여 직경 100㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 63㎛, 최대치는 66㎛ 이었다.
(실시예 18)
개구 직경 130㎛ 의 볼 정렬용 마스크를 사용하여 직경 105㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 6 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 63㎛, 최대치는 66㎛ 이었다.
(실시예 19)
개구 직경 140㎛ 의 볼 정렬용 마스크를 사용하여 직경 110㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 61㎛, 최대치는 67㎛ 이었다.
(실시예 20)
개구 직경 140㎛ 의 볼 정렬용 마스크를 사용하여 직경 115㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 8 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 61㎛, 최대치는 65㎛ 이었다.
(실시예 21)
개구 직경 80㎛ 의 볼 정렬용 마스크를 사용하여 직경 60㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 40㎛, 최대치는 43㎛ 이었다.
(실시예 22)
개구 직경 85㎛ 의 볼 정렬용 마스크를 사용하여 직경 65㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 10 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 40㎛, 최대치는 43㎛ 이었다.
(실시예 23)
개구 직경 90㎛ 의 볼 정렬용 마스크를 사용하여 직경 70㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 41㎛, 최대치는 44㎛ 이었다.
(실시예 24)
개구 직경 95㎛ 의 볼 정렬용 마스크를 사용하여 직경 75㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 12 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 42㎛, 최대치는 42㎛ 이었다.
(실시예 25)
개구 직경 230㎛ 의 볼 정렬용 마스크를 사용하여 직경 190㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 120㎛, 최대치는 120㎛ 이었다.
(실시예 26)
개구 직경 230㎛ 의 볼 정렬용 마스크를 사용하여 직경 185㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 2 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 121㎛, 최대치는 122㎛ 이었다.
(실시예 27)
개구 직경 220㎛ 의 볼 정렬용 마스크를 사용하여 직경 180㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 3 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 122㎛, 최대치는 126㎛ 이었다.
(실시예 28)
개구 직경 200㎛ 의 볼 정렬용 마스크를 사용하여 직경 175㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 4 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 122㎛, 최대치는 123㎛ 이었다.
(실시예 29)
개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 125㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 92㎛, 최대치는 94㎛ 이었다.
(실시예 30)
개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 130㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 6 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 90㎛, 최대치는 93㎛ 이었다.
(실시예 31)
개구 직경 160㎛ 의 볼 정렬용 마스크를 사용하여 직경 135㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 91㎛, 최대치는 93㎛ 이었다.
(실시예 32)
개구 직경 170㎛ 의 볼 정렬용 마스크를 사용하여 직경 140㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 8 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 90㎛, 최대치는 91㎛ 이었다.
(실시예 33)
개구 직경 90㎛ 의 볼 정렬용 마스크를 사용하여 직경 75㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 61㎛, 최대치는 63㎛ 이었다.
(실시예 34)
개구 직경 100㎛ 의 볼 정렬용 마스크를 사용하여 직경 80㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 10 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 60㎛, 최대치는 63㎛ 이었다.
(실시예 35)
개구 직경 110㎛ 의 볼 정렬용 마스크를 사용하여 직경 85㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 62㎛, 최대치는 63㎛ 이었다.
(실시예 36)
개구 직경 120㎛ 의 볼 정렬용 마스크를 사용하여 직경 90㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 12 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 60㎛, 최대치는 61㎛ 이었다.
(비교예 1)
개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 125㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 48㎛, 최대치는 50㎛ 이었다.
(비교예 2)
개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 120㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 2 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 46㎛, 최대치는 50㎛ 이었다.
(비교예 3)
개구 직경 130㎛ 의 볼 정렬용 마스크를 사용하여 직경 115㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 3 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 45㎛, 최대치는 47㎛ 이었다.
(비교예 4)
개구 직경 130㎛ 의 볼 정렬용 마스크를 사용하여 직경 110㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 4 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 48㎛, 최대치는 50㎛ 이었다.
(비교예 5)
개구 직경 100㎛ 의 볼 정렬용 마스크를 사용하여 직경 80㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 35㎛, 최대치는 36㎛ 이었다.
(비교예 6)
개구 직경 110㎛ 의 볼 정렬용 마스크를 사용하여 직경 85㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 6 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 33㎛, 최대치는 35㎛ 이었다.
(비교예 7)
개구 직경 115㎛ 의 볼 정렬용 마스크를 사용하여 직경 90㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 36㎛, 최대치는 38㎛ 이었다.
(비교예 8)
개구 직경 120㎛ 의 볼 정렬용 마스크를 사용하여 직경 95㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 8 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 36㎛, 최대치는 39㎛ 이었다.
(비교예 9)
개구 직경 55㎛ 의 볼 정렬용 마스크를 사용하여 직경 40㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 22㎛, 최대치는 24㎛ 이었다.
(비교예 10)
개구 직경 60㎛ 의 볼 정렬용 마스크를 사용하여 직경 45㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 10 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 21㎛, 최대치는 23㎛ 이었다.
(비교예 11)
개구 직경 70㎛ 의 볼 정렬용 마스크를 사용하여 직경 50㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 20㎛, 최대치는 22㎛ 이었다.
(비교예 12)
개구 직경 80㎛ 의 볼 정렬용 마스크를 사용하여 직경 55㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 12 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 24㎛, 최대치는 26㎛ 이었다.
(비교예 13)
개구 직경 260㎛ 의 볼 정렬용 마스크를 사용하여 직경 220㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 155㎛, 최대치는 165㎛ 이었다.
(비교예 14)
개구 직경 260㎛ 의 볼 정렬용 마스크를 사용하여 직경 215㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 2 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 100㎛, 최대치는 180㎛ 이었다.
(비교예 15)
개구 직경 250㎛ 의 볼 정렬용 마스크를 사용하여 직경 210㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 3 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 150㎛, 최대치는 160㎛ 이었다.
(비교예 16)
개구 직경 240㎛ 의 볼 정렬용 마스크를 사용하여 직경 205㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 4 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 112㎛, 최대치는 158㎛ 이었다.
(비교예 17)
개구 직경 180㎛ 의 볼 정렬용 마스크를 사용하여 직경 155㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 88㎛, 최대치는 120㎛ 이었다.
(비교예 18)
개구 직경 180㎛ 의 볼 정렬용 마스크를 사용하여 직경 160㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 6 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 120㎛, 최대치는 180㎛ 이었다.
(비교예 19)
개구 직경 190㎛ 의 볼 정렬용 마스크를 사용하여 직경 165㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 120㎛, 최대치는 128㎛ 이었다.
(비교예 20)
개구 직경 200㎛ 의 볼 정렬용 마스크를 사용하여 직경 170㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 8 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 75㎛, 최대치는 160㎛ 이었다.
(비교예 21)
개구 직경 140㎛ 의 볼 정렬용 마스크를 사용하여 직경 105㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 9 와 동일하게 하여 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 80㎛, 최대치는 88㎛ 이었다.
(비교예 22)
개구 직경 140㎛ 의 볼 정렬용 마스크를 사용하여 직경 110㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 10 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 40㎛, 최대치는 90㎛ 이었다.
(비교예 23)
개구 직경 140㎛ 의 볼 정렬용 마스크를 사용하여 직경 115㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 80㎛, 최대치는 85㎛ 이었다.
(비교예 24)
개구 직경 150㎛ 의 볼 정렬용 마스크를 사용하여 직경 120㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 12 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 높이의 최소치는 75㎛, 최대치는 90㎛ 이었다.
여기서, 상기 실시예 1 ∼ 36 및 비교예 1 ∼ 24 에 따라서 제조된 IC 실장 프린트 배선판에 대해서, 다음과 같이 하여 내(耐)히트 사이클성을 평가하기 위한 시험을 실시하였다.
(내히트 사이클성)
우선, IC 칩을 통한 특정 회로의 전기 저항 (IC 실장 프린트 배선판의 IC 칩 탑재면과는 반대측 면에 노출되고, 또한 IC 칩과 도통되어 있는 한 쌍의 접속 패드간 전기 저항) 을 측정하여, 그 값을 초기치로 하였다.
그 후, 그들 IC 칩 실장 프린트 배선판에, －55℃ × 5 분 ⇔ 125℃ × 5 분을 1 사이클로 하는 히트 사이클 시험을 1000 회 반복하여 실시하였다. 500 사이클 후, 1000 사이클 후의 전기 저항을 각각 측정하고, 초기치와의 변화율 (100 × (측정치 － 초기치) / 초기치 (%)) 을 구하였다. ±10 이내인 경우를 「양호」(○), 그 이외의 경우를 「불량」(×) 으로 평가하였다. 이 시험 결과를 표 1 및 표 2 에 나타낸다.
Figure 112007078471211-pct00001
Figure 112007078471211-pct00002
다음으로, 상기 실시예 1 ∼ 36 중, 실시예 2, 7, 11, 14, 19, 23, 26, 31, 35 에 관해서, 솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 다음과 같은 평탄화 처리를 실시하여 이루어지는 프린트 배선판을 제조하고, 그것들을 실시예 37 ∼ 45 로 하였다.
(실시예 37)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 평탄화 처리를 실시한 것 외에는, 실시예 2 와 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리)
우선, 솔더 레지스트층 표면 중, IC 칩 실장용의 접속 패드 영역 (영역 면적 : 1200㎟, 접속 패드수 : 30000) 을, 표면 거칠기 측정계 (예를 들어, 상품명 「SURFCOM 480A」: 도쿄 세이미츠사 제조, 또는 상품명 「WYKO N-2500」: 비코사 제조) 에 의해 측정하여, 도체 패드의 유무에서 기인한 요철량 (도 8 참조) 을 조사하였다. 그 결과, 솔더 레지스트층 표면의 요철량은 7.2 ∼ 9.8㎛ 이었다.
이어서, 솔더 레지스트층 표면에 폴리에틸렌테레프탈레이트 (PET) 필름을 부착하고, 다음과 같은 평탄화 처리 조건으로, 폴리에틸렌테레프탈레이트 필름을 사이에 두고 솔더 레지스트층에 압력을 가하여 솔더 레지스트 표면을 평탄화하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
평탄화 처리 후의 솔더 레지스트층의 표면 중 이미 측정한 영역과 동일한 영역을 동일한 표면 거칠기 측정계에 의해 측정하여, 평탄화 처리 후의 솔더 레지스트층 표면의 요철 정도를 조사하였다. 그 결과, 솔더 레지스트층의 평탄화된 표면의 요철량은 0.8 (최소 요철량) ∼ 3.2㎛ (최대 요철량) 정도까지 작아져 있었다.
또, 여기서 말하는 「최대 요철량」, 「최소 요철량」이란, 도 8 에 나타내는 바와 같이, 전자 부품 실장 영역에 있어서, 도체 패드 상 또는 도체 회로 상의 솔더 레지스트층의 높이와 인접하는 도체 패드 비형성부 또는 도체 회로 비형성부의 솔더 레지스트층의 높이와의 차 X1, X2, X3, X4, X5 … 중 최대치, 최소치를 각각 의미한다.
(실시예 38)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 6.6 ∼ 10.2㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.7 ∼ 3.0㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 39)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 8.4 ∼ 9.3㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.8 ∼ 3.1㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 40)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 14 와 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 8.2 ∼ 9.6㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.7 ∼ 3.2㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 41)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 19 와 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 9.9 ∼ 10.2㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.8 ∼ 3.3㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 42)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 23 과 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 8.3 ∼ 10.3㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.7 ∼ 3.0㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 43)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 26 과 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 9.1 ∼ 9.8㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.5 ∼ 3.1㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 44)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 31 과 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 8.1 ∼ 10.2㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.8 ∼ 3.0㎛ 정도의 요철이 작은 면으로 되어 있었다.
(실시예 45)
솔더 레지스트층 형성 후에, 솔더 레지스트층 표면에 대하여 다음과 같은 조건으로 평탄화 처리를 실시한 것 외에는, 실시예 35 와 동일한 방법으로 프린트 배선판을 제조하였다.
(평탄화 처리 조건)
프레스 온도 : 60 ∼ 80℃
프레스압 : 3 ∼ 5MPa
프레스 시간 : 1 ∼ 3 분
이 실시예에서 얻어진 솔더 레지스트층의 평탄화 전의 표면 요철량은 9.6 ∼ 10.3㎛ 정도의 비교적 요철이 큰 면이었지만, 평탄화된 표면은 0.7 ∼ 3.0㎛ 정도의 요철이 작은 면으로 되어 있었다.
상기 실시예 37 ∼ 45 에 따라서 제조한, 평탄화 처리가 실시된 IC 실장 프린트 배선판에 대해서, 실시예 1 ∼ 36 과 동일하게 히트 사이클 시험하여 1000 사이클 후 및 1500 사이클 후의 전기 저항을 측정하고, 초기치와의 변화율 (100 × (측정치 － 초기치) / 초기치 (%)) 을 구하였다. ±10 이내인 경우를 「양호」(○), 그 이외의 경우를 「불량」(×) 으로 평가하였다. 이 시험 결과를 표 3 에 나타낸다.
또, 평탄화 처리되어 있지 않은 실시예 2, 7, 11, 14, 19, 23, 26, 31, 35 에 따라서 제조한 IC 실장 프린트 배선판에 대해서도 동일하게 히트 사이클 시험하여, 전기 저항의 변화율을 구해 평가하였다. 이들 시험 결과도, 표 3 에 있어서 실시예 37 ∼ 45 의 시험 결과에 병기하였다.
Figure 112007078471211-pct00003
이어서, 솔더 레지스트층 표면이 평탄화되어 이루어지는 상기 실시예 37 ∼ 45 에 따라서 제조된 IC 실장 프린트 배선판에 대해서, 그들 평탄화 처리한 기판을 추가로 다음과 같은 조건으로 조화 처리함으로써, 솔더 레지스트층의 평탄화된 표면에 추가로 미세한 요철면 (조화면) 을 형성하여 이루어지는 IC 실장 프린트 배선판을 제조하고, 그것들을 실시예 46 ∼ 54 로 하였다.
(실시예 46)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 37 과 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
조화 처리 후, 솔더 레지스트 표면의 표면 거칠기를, 표면 거칠기 측정계 (예를 들어, 상품명 「SURFCOM 480A」: 도쿄 세이미츠사 제조, 또는 상품명 「WYKO N-2500」: 비코사 제조) 에 의해 랜덤한 10 지점에서 측정하였다. 그 결과, 솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.1 ∼ 0.6㎛ 정도의 요철이 작은 면으로 되어 있었다.
또, 여기서 말하는 「표면 거칠기 (Ra)」란, JIS B0601 에서 규정된 「산술 평균 거칠기 (Ra)」를 의미하는데, 상기 측정 결과에서 Ra 에 범위가 있는 것은, 측정한 10 지점에서의 Ra 중 Ra 가 가장 작은 것을 Ra(min), 가장 큰 것을 Ra(max) 의 형식으로 표기한 것이다.
단, 표면 거칠기 측정은, 도체 회로 (패드) 형성 영역에 대응한 솔더 레지스트층 표면 및 도체 회로 비형성 영역에 대응한 솔더 레지스트층 표면 중의 랜덤한 10 점에서 측정하고, 도체 회로 형성 영역과 도체 회로 비형성 영역의 경계 부근에서는 측정하지 않았다.
(실시예 47)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 38 과 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.2 ∼ 0.5㎛ (Ra(min) ∼ Ra(max)) 정도의 요철이 작은 조면 (粗面) 으로 되어 있었다.
(실시예 48)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 39 와 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.2 ∼ 0.5㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 49)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 40 과 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.2 ∼ 0.7㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 50)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 41 과 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.1 ∼ 0.5㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 51)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 42 와 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.1 ∼ 0.5㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 52)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 43 과 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.2 ∼ 0.5㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 53)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 44 와 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.2 ∼ 0.6㎛ 정도의 요철이 작은 조면으로 되어 있었다.
(실시예 54)
솔더 레지스트층 표면에 평탄화 처리를 실시한 후, 추가로 다음과 같은 조건으로 조화 처리를 실시한 것 외에는, 실시예 45 와 동일한 방법으로 프린트 배선판을 제조하였다.
(조화 조건)
조화액 : 과망간산칼륨 용액
농도 : 60 ∼ 80g/L
온도 : 60 ∼ 80℃
침지 시간 : 1 ∼ 5 분
솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.1 ∼ 0.5㎛ 정도의 요철이 작은 조면으로 되어 있었다.
상기 실시예 46 ∼ 54 에 따라서 제조된 조화 처리되어 있는 IC 실장 프린트 배선판에 대해서, 실시예 1 ∼ 36 과 동일하게 히트 사이클 시험하여 1500 사이클 후 및 2000 사이클 후의 전기 저항을 측정하고, 초기치와의 변화율 (100 × (측정치 － 초기치) / 초기치 (%)) 을 구하였다. ±10 이내인 경우를 「양호」(○), 그 이외의 경우를 「불량」(×) 으로 평가하였다. 이 시험 결과를 표 4 에 나타낸다.
또, 조화 처리되어 있지 않은 실시예 37 ∼ 45 에 따라서 제조한 IC 실장 프린트 배선판에 대해서도 동일하게 히트 사이클 시험하여, 전기 저항의 변화율을 구해 평가하였다. 이들 시험 결과도, 표 4 에 있어서 실시예 46 ∼ 54 의 시험 결과에 병기하였다.
Figure 112007078471211-pct00004
이상의 시험 결과로부터, 땜납 범프 높이 (H) 와 솔더 레지스트 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 의 범위이면, 접속 신뢰성이 높음을 알 수 있다. 또한, 주로, 솔더 레지스트층 아래에 위치하는 접속 패드의 유무에서 기인하는 솔더 레지스트층 표면의 요철이 평탄화되고, 그 평탄화된 표면의 거칠기가 최대 표면 거칠기 (요철량) 로 0.8 ∼ 3㎛ 인 경우에, 접속 신뢰성이 높아지는 것을 알 수 있다. 이는, 땜납 범프의 높이가 비교적 큰 경우에, IC 칩 하면과 솔더 레지스트층 표면 사이의 간격이 커지기 때문에, 솔더 레지스트층에 큰 요철 (단차) 이 있으면 언더필 (봉지제) 내에 보이드가 발생하기 쉬워지지만, 평탄화 처리에 의해 IC 칩 하면과 솔더 레지스트층 표면 사이의 간격의 편차가 작아지기 때문에, 언더필의 충전성이 좋아졌기 때문으로 추찰된다.
그리고, 평탄화된 솔더 레지스트층 표면에 조화 처리에 의해서 형성된 미세한 요철이 존재하고, 그 조화된 표면의 거칠기가 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 이면, 접속 신뢰성이 더욱 높아짐을 알 수 있다. 이는, 언더필과 솔더 레지스트층 표면 사이의 밀착성이 향상되었기 때문이거나, 또는 표면의 오목부 내에 플럭스나 플럭스의 세정액이 잔류하기 어렵기 때문인 것으로 추찰된다.
(HAST 시험)
실시예 1 ∼ 54, 비교예 1 ∼ 24 에 따라서 제조된 프린트 배선판에 대해서, 인접해 있고, 단락되어 있지 않은 땜납 범프 사이에 3.3V 의 전압을 가하면서, 온도 : 85℃, 습도 : 85% 의 분위기에 50 시간 방치하였다. 그 후, 전압을 인가한 땜납 범프간의 절연 저항을 측정하였다.
또, 절연 저항이 107Ω 이상이면, 절연성이 「양호 ○」하고, 절연 저항이 107Ω 미만이면 절연성이 「불량 ×」하다고 평가하였다.
그 결과는, 실시예 1 ∼ 54 및 비교예 1 ∼ 12 에 관해서는 절연성이 양호 ○ 하고, 비교예 13 ∼ 24 에 관해서는 절연성이 불량 × 한 것이 확인되었다.
(범프 내 보이드의 관찰)
실시예 1 ∼ 54 에 따라서 제조된 프린트 배선판에 대해서, 땜납 범프 내의 보이드를 X 선 텔레비전 시스템 (상품명 「SMX-100」: 시마즈 제작소 제조) 을 사용하여 관찰하고, 보이드수를 측정하였다. 땜납 범프는 랜덤하게 100 개 선택하여 관찰하였지만, 보이드의 존재는 확인되지 않았다.
또, 실시예 1 ∼ 54 에 따라서 제조된 프린트 배선판에 대해서, 접속 패드의 수를 2000 개 (접속 패드 영역 : 150㎟) 에서 30000 개 (접속 패드 영역 : 1200㎟) 로 변경한 것 외에는 실시예 1 ∼ 54 와 동일하게 IC 실장 프린트 배선판을 제작하고, 이들 각 실시예에 관해서, 실시예 1 ∼ 54 와 동일하게 히트 사이클 시험, HAST 시험, 땜납 범프 내 보이드의 관찰을 실시한 결과, 실시예 1 ∼ 54 와 동일한 결과를 얻을 수 있었다.
즉, 접속 패드수가 2000 ∼ 30000 개 (접속 패드 영역 면적 : 150 ∼ 1200㎟) 인 고밀도 실장에서는 IC 칩과 프린트 배선판의 열팽창 계수차에서 기인하는 전단 응력이 커지지만, 본 발명에 의하면, 접속 신뢰성 및 절연 신뢰성이 우수한 프린트 배선판을 제공할 수 있음이 확인되었다.
산업상이용가능성
이상 설명한 바와 같이, 본 발명의 프린트 배선판은, 땜납 범프의 피치가 200㎛ 이하인 협피치 구조에서도, 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 개구부의 개구 직경 (D) 의 비 (H/D) 를 0.55 ∼ 1.0 으로 함으로써, 접속 신뢰성 및 절연 신뢰성이 우수한 프린트 배선판을 제안한다.

Claims (11)

  1. 도체 회로와 층간 수지 절연층이 상호 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서,
    상기 도체 패드는 0㎛ 초과 200㎛ 이하의 피치로 배치됨과 함께,
    상기 땜납 범프는, 상기 솔더 레지스트층에 형성된 개구부 내에 땜납볼을 탑재함으로써 형성되고,
    상기 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 상기 개구부의 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 인 것을 특징으로 하는 프린트 배선판.
  2. 도체 회로와 층간 수지 절연층이 상호 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여, 그 땜납 범프를 사이에 두고 실장된 전자 부품과 솔더 레지스트층 사이를 언더필에 의해서 수지 봉지하여 이루어지는 프린트 배선판에 있어서,
    상기 도체 패드는 0㎛ 초과 200㎛ 이하의 피치로 배치됨과 함께,
    상기 땜납 범프는, 상기 솔더 레지스트층에 형성된 개구부 내에 땜납볼을 탑재함으로써 형성되고,
    상기 땜납 범프의 솔더 레지스트층 표면에서부터의 높이 (H) 와 상기 개구부의 개구 직경 (D) 의 비 (H/D) 가 0.55 ∼ 1.0 인 것을 특징으로 하는 프린트 배선판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리가 실시되어 이루어지는 것을 특징으로 하는 프린트 배선판.
  4. 제 3 항에 있어서,
    상기 솔더 레지스트층의 평탄화된 표면은, 추가로 조화 (粗化) 처리가 실시되어 이루어지는 것을 특징으로 하는 프린트 배선판.
  5. 제 3 항에 있어서,
    상기 솔더 레지스트층의 평탄화된 표면은, 그 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 인 것을 특징으로 하는 프린트 배선판.
  6. 제 5 항에 있어서,
    상기 솔더 레지스트층의 조화 (粗化) 된 표면은, 그 표면 거칠기가 상기 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 인 것을 특징으로 하는 프린트 배선판.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 도체 패드는, 최외층에 위치하는 층간 수지 절연층에 형성한 개구 내에 도금 도체를 충전하여 이루어지는 필드 비아의 형태로 형성되고, 상기 층간 수지 절연층 표면에서 노출되는 필드 비아 표면의 요철량은, 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 인 것을 특징으로 하는 프린트 배선판.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 도체 패드는, 0㎛ 초과 150㎛ 이하의 피치로 배치되는 것을 특징으로 하는 프린트 배선판.
  9. 도체 회로와 층간 수지 절연층이 상호 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판을 제조하는 방법에 있어서,
    상기 도체 패드는 0㎛ 초과 200㎛ 이하의 피치로 배치하는 공정과,
    상기 솔더 레지스트층에 형성한 개구부를 개재하여 상기 도체 패드 상에 땜납볼을 탑재하는 공정과,
    상기 땜납볼의 솔더 레지스트층 표면으로부터의 높이 (H) 와 상기 개구부의 개구 직경 (D) 과의 비 (H/D) 가 0.55 ∼ 1.0 이도록, 상기 땜납 범프를 형성하는 공정을 포함하고 있는 프린트 배선판의 제조 방법.
  10. 제 9 항에 있어서,
    상기 도체 패드는, 0㎛ 초과 150㎛ 이하의 피치로 배치하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
  11. 제 9 항 또는 제 10 항에 있어서,
    상기 땜납볼을 탑재하는 공정과,
    볼 정렬용 마스크의 상방에, 그 볼 정렬용 마스크에 대향하는 개구를 구비하는 통부재를 위치시키고, 그 통부재에서 공기를 흡입함으로써 통부재 바로 아래의 볼 정렬용 마스크 상에 땜납볼을 집합시키는 공정과,
    상기 통부재를 수평 방향으로 이동시킴으로써, 상기 볼 정렬용 마스크의 개구를 개재하여 상기 도체 패드 상에 땜납볼을 낙하시키는 공정을 포함하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020077025324A 2005-06-30 2007-10-31 프린트 배선판 KR100905686B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00192862 2005-06-30
JP2005192862 2005-06-30

Publications (2)

Publication Number Publication Date
KR20070116966A KR20070116966A (ko) 2007-12-11
KR100905686B1 true KR100905686B1 (ko) 2009-07-03

Family

ID=37604518

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025324A KR100905686B1 (ko) 2005-06-30 2007-10-31 프린트 배선판

Country Status (7)

Country Link
US (3) US7714233B2 (ko)
EP (1) EP1887845A4 (ko)
JP (1) JP5021472B2 (ko)
KR (1) KR100905686B1 (ko)
CN (2) CN101171894B (ko)
TW (1) TW200738090A (ko)
WO (1) WO2007004657A1 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
EP1978556A1 (en) * 2006-01-27 2008-10-08 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
TWI463582B (zh) * 2007-09-25 2014-12-01 Ngk Spark Plug Co 具有焊接凸塊之配線基板的製造方法
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR100992181B1 (ko) 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
EP2157841A4 (en) 2008-05-30 2011-11-02 Ibiden Co Ltd MOUNTING DEVICE FOR A SOLDERING BALL
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
JP2012169591A (ja) 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
KR101936451B1 (ko) * 2011-05-09 2019-01-08 엔테그리스, 아이엔씨. 미세다공성 막 층들 및 나노섬유 층을 포함하는 다공성 복합막
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
KR101734425B1 (ko) * 2013-09-24 2017-05-11 주식회사 엘지화학 드라이 필름 솔더 레지스트의 제조 방법과, 이에 사용되는 필름 적층체
JP6320066B2 (ja) * 2014-02-13 2018-05-09 イビデン株式会社 ボール搭載用マスクおよびボール搭載装置
JP2016012002A (ja) * 2014-06-27 2016-01-21 日立化成株式会社 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104185360B (zh) * 2014-08-18 2017-05-24 深圳市华星光电技术有限公司 一种印刷电路板及其设计方法
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10269758B2 (en) * 2015-12-24 2019-04-23 Intel Corporation Systems and processes for measuring thickness values of semiconductor substrates
JP6175205B1 (ja) * 2017-02-01 2017-08-02 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6949550B2 (ja) 2017-05-17 2021-10-13 日本発條株式会社 ディスク装置用サスペンションの配線部材
JP6199524B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6199525B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN109688720B (zh) * 2018-12-30 2020-09-01 北京康普锡威科技有限公司 预制焊料的pcb板的制备方法及pcb板
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备
CN114585175B (zh) * 2022-04-29 2022-07-15 广东科翔电子科技股份有限公司 一种Mini-LED焊盘加高方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH05121411A (ja) 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
CN101826496B (zh) 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法

Also Published As

Publication number Publication date
CN101868120A (zh) 2010-10-20
US20100155129A1 (en) 2010-06-24
WO2007004657A1 (ja) 2007-01-11
CN101171894A (zh) 2008-04-30
EP1887845A1 (en) 2008-02-13
KR20070116966A (ko) 2007-12-11
TW200738090A (en) 2007-10-01
US20110061232A1 (en) 2011-03-17
US20070096327A1 (en) 2007-05-03
US8003897B2 (en) 2011-08-23
JPWO2007004657A1 (ja) 2009-01-29
JP5021472B2 (ja) 2012-09-05
TWI309543B (ko) 2009-05-01
EP1887845A4 (en) 2010-08-11
CN101171894B (zh) 2010-05-19
US7714233B2 (en) 2010-05-11
US8832935B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
KR100905686B1 (ko) 프린트 배선판
KR100905685B1 (ko) 프린트 배선판
JP4647007B2 (ja) 半田ボール搭載装置
KR100798662B1 (ko) 땜납 볼 탑재 방법 및 땜납 볼 탑재 장치
KR20080017431A (ko) 프린트 배선판 및 프린트 배선판의 제조 방법
US7886955B2 (en) Solder ball mounting device
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11