KR100905685B1 - 프린트 배선판 - Google Patents

프린트 배선판 Download PDF

Info

Publication number
KR100905685B1
KR100905685B1 KR1020077025325A KR20077025325A KR100905685B1 KR 100905685 B1 KR100905685 B1 KR 100905685B1 KR 1020077025325 A KR1020077025325 A KR 1020077025325A KR 20077025325 A KR20077025325 A KR 20077025325A KR 100905685 B1 KR100905685 B1 KR 100905685B1
Authority
KR
South Korea
Prior art keywords
solder
diameter
opening
wiring board
printed wiring
Prior art date
Application number
KR1020077025325A
Other languages
English (en)
Other versions
KR20070116967A (ko
Inventor
요이치로 가와무라
시게키 사와
가츠히코 단노
히로노리 다나카
나오아키 후지이
Original Assignee
이비덴 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이비덴 가부시키가이샤 filed Critical 이비덴 가부시키가이샤
Publication of KR20070116967A publication Critical patent/KR20070116967A/ko
Application granted granted Critical
Publication of KR100905685B1 publication Critical patent/KR100905685B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06—Solder feeding devices; Solder melting pans
    • B23K3/0607—Solder feeding devices
    • B23K3/0623—Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를 도체 패드로서 형성하여, 그 도체 패드 상에 전자 부품을 실장하기 위한 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서, 솔더 레지스트층에 형성한 개구부의 피치가 200㎛ 이하의 협피치 구조에서도, 땜납 범프 직경 (W) 과 개구부의 개구 직경 (D) 의 비 (W/D) 를 1.05 ∼ 1.7 로 함으로써, 접속 신뢰성 및 절연 신뢰성이 향상된다.
프린트 배선판, 솔더 레지스트층, 땜납 범프, 협피치 구조

Description

프린트 배선판{PRINTED WIRING BOARD}
기술분야
본 발명은, 표층에 콘덴서나 IC 등의 전자 부품을 실장하기 위한 프린트 배선판에 관한 것으로, 자세하게는, 전자 부품을 실장하기 위한 땜납 범프의 협피치화에 적합한 프린트 배선판에 관한 것이다.
배경기술
IC 칩 등의 반도체 소자를 프린트 배선판 상에 실장하는 경우, 먼저, 프린트 배선판 상에 형성된 반도체 소자 실장용 패드 (이하, 간단히 「도체 패드」라고 한다) 에 대하여 땜납 범프를 형성하는 것이 실시된다. 도체 패드의 일부는 솔더 레지스트층으로 덮여 있어, 도체 패드의 중심부만이 노출되어 있다. 이러한 도체 패드에 대하여 땜납 범프를 형성하기 위해서는, 먼저 땜납 페이스트 인쇄기에 프린트 배선판을 세트하고, 이어서, 프린트 배선판에 메탈 마스크나 플라스틱 마스크 등의 땜납 인쇄용 마스크 (프린트 배선판에 형성되어 있는 도체 패드에 대응하여 인쇄용 개구부가 형성되어 있다) 를 적층함과 함께, 프린트 배선판에 형성된 얼라인먼트 마크와 인쇄용 마스크의 얼라인먼트 마크의 위치 맞춤을 실시한다.
그리고, 도체 패드에 땜납 페이스트를 인쇄하고, 인쇄용 마스크를 프린트 배선판 상에서 떼어낸 후, 프린트 배선판을 리플로우 장치에 세트하여 리플로우 처리를 실시함으로써, 도체 패드 상에 땜납 범프가 형성된다 (일본 공개특허공보 평11- 40908호 참조).
그러나, 전술한 종래 기술에는 다음과 같은 문제점이 있었다. 즉, 땜납 범프의 형상이 도체 패드 표면을 저면으로 한 반원 형상이기 때문에, 솔더 레지스트층에 형성한 개구의 측벽과 땜납 범프 사이에 간극이 남는다는 것이다. 이러한 간극이 있으면, 간극에 플럭스 잔류물이나 세정액 잔류물이 잔류하기 쉽기 때문에, 도체 패드의 피치가 200㎛ 이하가 되는 프린트 배선판에서는 절연 신뢰성이 저하되기 쉽다. 또한, 그와 같은 잔류물은 밀착력 저하의 원인이 되기 때문에, 솔더 레지스트와 언더필의 박리가 발생되기 쉬워져, 접속 신뢰성이 저하된다. 그리고, 언더필의 충전 (充塡) 이 어려워지기 때문에, 큰 IC 칩을 탑재하려고 하면, 언더필재에 보이드가 형성되기 쉬워져, 접속 신뢰성이나 절연 신뢰성을 저하시키고 만다.
그래서, 본 발명의 목적은, 종래 기술이 안고 있는 상기 문제점을 해결하여, 도체 패드의 피치가 200㎛ 이하인 협피치 구조라도 접속 신뢰성 및 절연 신뢰성이 우수한 프린트 배선판을 제안하는 것에 있다.
발명의 개시
본 발명자들은 상기 목적의 실현을 위해 예의 연구를 거듭한 결과, 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 패드 상에 형성한 땜납 범프의 직경 (이하, 「땜납 범프 직경」이라고 한다) 과 개구부의 개구 직경과의 비가 소정 범위 내에 있는 경우에, 땜납 범프와 IC 칩 등의 전자 부품 사이의 접속 신뢰성 및 절연 신뢰성을 향상시킬 수 있음을 알아내어, 그와 같은 지견에 기초하여 다음의 내용을 요지 구성으로 하는 본 발명을 완성하였다.
즉, 본 발명은,
(1) 도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서,
상기 도체 패드는 200㎛ 이하의 피치로 배치되고,
상기 땜납 범프 직경 (W) 과 상기 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.7 의 범위인 것을 특징으로 하는 프린트 배선판이다.
또한, 본 발명은
(2) 도체 회로를 형성한 배선 기판에 대하여, 그 표면에 솔더 레지스트층을 형성함과 함께, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여, 그 땜납 범프를 사이에 두고 전자 부품을 실장하며, 그 전자 부품과 솔더 레지스트층 사이를 언더필에 의해서 수지 봉지하여 이루어지는 프린트 배선판에 있어서,
상기 도체 패드는 200㎛ 이하의 피치로 배치되고,
상기 땜납 범프 직경 (W) 과 상기 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.7 의 범위인 것을 특징으로 하는 프린트 배선 판이다.
본 발명에 있어서, 땜납 범프 직경 (W) 과 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 는 1.05 ∼ 1.5 의 범위로 하는 것이 바람직하다.
또한 본 발명에 있어서, 솔더 레지스트층에 형성한 개구부는, 그 상면에 있어서의 개구 직경 (D1) 이 저면에 있어서의 개구 직경 (D2) 보다 큰 테이퍼 형상으로 형성하는 것이 바람직하고, 또, D1 － D2 = 5 ∼ 20㎛ 가 되도록 테이퍼 형상을 바꿀 수 있다.
또한 본 발명에 있어서, 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리를 실시할 수 있고, 그 평탄화된 표면은 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 로 하는 것이 바람직하다.
또한, 본 발명에 있어서, 평탄화 처리한 솔더 레지스트층의 표면을 추가로 조화 (粗化) 처리를 실시할 수 있고, 그 조화 처리된 솔더 레지스트층의 표면은, 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 로 하는 것이 바람직하다.
그리고 본 발명에 있어서는, 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부로서 규정되는 도체 패드는, 도금 도체가 최외층에 위치하는 층간 수지 절연층에 형성한 개구 내에 완전히 충전된 필드 비아의 형태로 형성되고, 그 층간 수지 절연층 표면에서 노출되는 필드 비아 표면의 요철량은, 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 인 것이 바람직하다.
또, 본 발명에 있어서, 「도체 패드」란, 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부로서 규정되지만, 그 도체 회로는, 예를 들어, 접속 패드의 형태나, 비아홀 (도금 도체가 수지 절연층에 형성한 개구 내에 완전히 충전된 필드 비아를 포함한다) 의 형태나 비아홀과 비아홀에 접속하는 도체 회로의 형태로 형성할 수 있기 때문에, 넓은 의미에서는, 접속 패드나 비아홀을 포함한 도체 회로의 일부로서 규정된다.
또한, 본 발명에 있어서 「땜납 범프 직경」이란, 솔더 레지스트층 표면으로부터 돌출되어 있는 땜납 범프를 수평 단면으로 둥글게 자른 경우에, 나타나는 원의 직경 또는 타원의 장경 중 최대치를 의미한다.
또한, 본 발명에 있어서, 솔더 레지스트층에 형성한 개구의 「개구 직경 (D)」이란, 개구 측벽이 테이퍼 형상을 이루고 있지 않은 경우에는 개구의 「직경」을 의미하고, 개구 측벽이 테이퍼 형상을 이루고 있는 경우에는 솔더 레지스트층 표면에 나타나는 개구의 직경 (개구 상부의 직경) 을 의미한다.
또한, 본 발명에 있어서, 「최대 표면 거칠기」란, 도 8 에 개략적으로 나타내는 바와 같이, 전자 부품 실장 영역에 있어서, 도체 패드 상 또는 도체 회로 상의 솔더 레지스트층의 높이와, 인접하는 도체 패드 비형성부 또는 도체 회로 비형성부의 솔더 레지스트층의 높이와의 차 X1, X2, X3, X4, X5 … 중의 최대치를 의미한다.
그리고, 「산술 평균 거칠기」란, JIS B0601 에서 규정된 산술 평균 거칠기 (Ra) 를 의미한다.
본 발명에 의하면, 도체 패드를 200㎛ 이하의 피치로 형성함과 함께, 땜납 범프 직경 (W) 과 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 과의 비 (W/D) 를 1.05 ∼ 1.7 의 범위로 함으로써, 땜납 범프와 솔더 레지스트층의 개구부 측벽 사이에 간극이 발생하기 어려워지기 때문에, 땜납 범프와 솔더 레지스트층 사이에 플럭스 잔류물나 세정 잔류물이 잘 잔류하지 않게 되어, 잔류물에 기인하는 절연 저항의 저하 방지나 언더필의 박리 방지가 가능해진다. 그 결과, 절연 신뢰성이나 접속 신뢰성이 향상된다.
또한, 솔더 레지스트층에 형성한 개구부의 측벽을 테이퍼 형상으로 형성함으로써, 개구부 주연에서 땜납 범프의 형상이 극단적으로 변화하지 않기 때문에, 응력이 집중되기 어려워진다. 그 결과, 접속 신뢰성이 향상된다.
또한, 솔더 레지스트층 표면을 평탄화 처리하여 어느 정도의 평탄성을 확보함으로써, 응력이 크게 가해지는 부분의 솔더 레지스트층의 체적을 증가시킬 수 있어, 응력이 집중되기 쉬워지는 굴곡부가 없어지기 때문에, 솔더 레지스트층의 내히트 사이클성이 향상된다.
또한, 솔더 레지스트층의 평탄화된 표면을 추가로 조화 처리하여 조화면을 형성함으로써, 솔더 레지스트층 표면과 언더필 사이의 밀착성을 향상시킬 수 있다. 특히, 조화면을 형성함으로써 언더필의 젖음성이 향상되어, 땜납 범프와 솔더 레지스트층의 경계 부분 등의 블라인드 앨리 (blind alley) 의 좁은 부분에도 언더필을 충전할 수 있기 때문에, 접속 신뢰성이 향상된다.
또한, 도체 패드를 필드 비아의 형태로 형성하고, 최외측의 층간 수지 절연 층 표면에서 노출되는 필드 비아 표면의 요철량을 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 로 함으로써, 필드 비아와 땜납볼의 접점을 많게 하여, 땜납 범프를 형성할 때의 젖음성을 향상시킬 수 있기 때문에, 범프 내로 보이드가 말려 들어가는 것이나, 범프의 미탑재 (미싱 범프) 를 적게 할 수 있음과 함께, 파인화에 적합하게 된다.
도면의 간단한 설명
도 1 은 본 발명에 관련된 프린트 배선판의 단면도이다.
도 2 는, 도 1 에 나타내는 프린트 배선판에 IC 칩을 실장하고, 도터 보드 (Daughter Board) 에 탑재한 상태를 나타내는 단면도이다.
도 3a ∼ 도 3c 는 프린트 배선판 상에 땜납 범프를 형성하는 공정을 설명하는 도면이다.
도 4a ∼ 도 4b 는 땜납볼 탑재 장치의 구성을 나타내는 개략도이다.
도 5a 는 프린트 배선판의 위치 결정을 설명하기 위한 개략도, 도 5b 는 탑재통으로의 땜납볼의 공급을 설명하기 위한 개략도이다.
도 6a 는 탑재통에 의한 땜납볼의 집합을 설명하기 위한 개략도, 도 6b 는 탑재통에 의한 땜납볼의 집합, 유도를 설명하기 위한 개략도이다.
도 7a 는 땜납볼의 접속 패드 상으로의 낙하를 설명하기 위한 개략도, 도 7b 는 흡착볼 제거통에 의한 땜납볼의 제거를 설명하기 위한 개략도이다.
도 8 은 솔더 레지스트층 표면의 최대 표면 거칠기를 설명하기 위한 개략도이다.
도 9 는 본 발명에 있어서의 땜납 범프 직경 (W) 과 솔더 레지스트층 개구 직경 (D) 의 관계를 설명하기 위한 개략도이다.
도 10a 는 솔더 레지스트층 개구가 단면 직사각형인 경우의 땜납 범프와 솔더 레지스트층 표면의 경계 부근의 범프 형상을 설명하기 위한 개략도이고, 도 10b 는, 솔더 레지스트층 개구가 단면 사다리꼴인 경우의 땜납 범프와 솔더 레지스트층 표면의 경계 부근의 범프 형상을 설명하기 위한 개략도이다.
도 11a ∼ 도 11b 는 접속 패드로서의 필드 비아 표면의 요철을 설명하기 위한 개략도이다.
도 12a ∼ 도 12b 는 접속 패드 영역을 설명하기 위한 개략도이다.
발명을 실시하기 위한 최선의 형태
본 발명의 프린트 배선판의 일 실시형태는, 도 9 에 나타내는 바와 같이, 배선 기판의 최외층에 형성한 솔더 레지스트층 (SR 층) 에 개구부를 형성하고, 그 개구부로부터 노출되는 도체 회로의 일부를 전자 부품 실장을 위해 도체 패드로서 형성하며, 그 도체 패드가 200㎛ 이하의 피치로 배치됨과 함께, 그 도체 패드 상에 형성된 땜납 범프는 개구부 내에 완전히 충전된 형태로 배치되고, 또한, 땜납 범프 직경 (W) 과 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.7 인 것을 특징으로 한다.
본 발명의 일 실시형태에 있어서, 솔더 레지스트층에 형성한 개구부 내에 땜납 범프를 형성하기 위해서는, 종래와 같은 마스크를 사용한 인쇄법이 아니라, 후술하는, 미세 직경을 갖는 땜납볼을 볼 정렬용 마스크의 개구부를 통해서 접속 패 드 상에 낙하시키는 신규 방법 및 장치를 사용하여 실시하는 것이 바람직하다.
우선, 신규한 땜납볼 탑재 방법 및 장치를 사용하여 제조하는 본 발명에 관련된 프린트 배선판에 대해서, 그 일 실시형태의 구성을 도 1 및 도 2 를 참조하여 설명한다.
도 1 은 프린트 배선판 (10) 의 단면도를 나타내고, 도 2 는, 도 1 에 나타낸 프린트 배선판 (10) 에 IC 칩 (90) 을 실장하고, 도터 보드 (94) 에 탑재한 상태를 나타내고 있다. 도 1 에 나타낸 프린트 배선판 (10) 에서는, 코어 기판 (30) 의 양면에 도체 회로 (34) 가 형성되고, 그들 도체 회로는 스루홀 (36) 을 통하여 전기적으로 접속되어 있다.
또, 코어 기판 (30) 의 도체 회로 (34) 위에 층간 수지 절연층 (50) 을 사이에 두고 도체 회로층을 형성하는 도체 회로 (58) 가 형성되어 있다. 이 도체 회로 (58) 는, 비아홀 (60) 을 통해서 도체 회로 (34) 에 접속되어 있다. 도체 회로 (58) 위에 층간 수지 절연층 (150) 을 사이에 두고 도체 회로 (158) 가 형성되어 있다. 이 도체 회로 (158) 는, 층간 수지 절연층 (150) 에 형성된 비아홀 (160) 을 통하여 도체 회로 (58) 에 접속되어 있다.
솔더 레지스트층 (70) 은, 도체 회로 (158) 및 비아홀 (160) 을 피복하여 형성되고, 그 솔더 레지스트층 (70) 에 형성된 개구 (71) 에 니켈 도금층 (72) 및 금 도금층 (74) 을 형성함으로써, 접속 패드 (75) 가 형성되어 있다. 상면의 접속 패드 (75) 상에는 땜납 범프 (78U) 가, 하면의 접속 패드 (75) 상에는 BGA (볼 그리드 어레이 : 78D) 가 형성되어 있다.
도 2 에 나타내는 바와 같이, 프린트 배선판 (10) 의 상면측 땜납 범프 (78U) 는 IC 칩 (90) 의 전극 (92) 에 접속되어 IC 실장 프린트 배선판을 구성하고, 이 IC 실장 프린트 배선판은, 그 하면측에 형성한 BGA (78D) 를 통해서 도터 보드 (94) 의 랜드 (96) 에 접속되어 있다.
본 발명의 일 실시형태에 있어서, 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리를 실시하는 것이 바람직하다. 솔더 레지스트층과 땜납 범프는 열팽창 계수가 상이하기 때문에, 열 변화에 의해서 땜납 범프와 솔더 레지스트층의 경계 근방에서는 수축과 팽창을 반복한다. 솔더 레지스트층 표면에 큰 요철이 존재하는, 즉 평탄도가 작은 경우에는, 땜납 범프 근방의 솔더 레지스트층의 체적이 적기 때문에 파괴되기 쉬워진다. 그래서, 솔더 레지스트층 표면의 평탄도를 어느 정도 작게 함으로써, 응력이 크게 가해지는 부분의 솔더 레지스트층의 체적을 증가시킬 수 있기 때문에, 응력이 집중되기 쉬운 굴곡부를 적게 하여, 내히트 사이클성을 향상시킬 수 있기 때문이다.
상기 솔더 레지스트층의 평탄화된 표면은, 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 로 하는 것이 바람직하다.
그 이유는, 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 인 범위 내에서는, 도체 패드 부근의 솔더 레지스트에 크랙이 잘 생기기 않거나, 언더필 내에 공기 (보이드) 가 말려 들어가거나 하지 않기 때문이다. 이 결과, 절연 신뢰성이나 접속 신뢰성이 향상된다.
또한, 본 발명의 일 실시형태에 있어서, 평탄화 처리된 솔더 레지스트층의 표면을, 추가로 조화 처리를 실시하는 것이 바람직하다. 어느 정도 평탄화된 솔더 레지스트층 표면에 조화 처리를 실시하여 평탄화된 표면보다 더 작은 요철을 형성시킴으로써, 언더필의 젖음성을 향상시킬 수 있기 때문에, 솔더 레지스트층과 땜납 범프의 경계 근방의 좁은 간극 부분에도 언더필을 충전할 수 있어, 접속 신뢰성이 향상되기 때문이다.
상기 조화 처리된 솔더 레지스트층의 표면은, 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 로 하는 것이 바람직하다.
그 이유는, 산술 평균 거칠기 (Ra) 를 0.2 ∼ 0.5㎛ 의 범위 내로 함으로써, 언더필과의 밀착성을 높이거나, 솔더 레지스트 표면에 플럭스 잔류물이나 세정 잔류물이 잘 잔류하지 않기 때문이다. 그 결과, 절연 신뢰성이나 접속 신뢰성이 향상된다.
또한, 본 발명의 일 실시형태에 있어서, 솔더 레지스트층에 형성하는 개구는, 도 10a ∼ 도 10b 에 나타내는 바와 같이, 단면이 직사각형이어도 되고, 사다리꼴이어도 된다. 특히, 단면이 사다리꼴인 경우에는, 개구단에 테이퍼가 부여된 형태이기 때문에, 개구 내에 충전된 땜납 범프의 부분과 개구의 외측으로 노출되는 땜납 범프의 부분이 매끄럽게 연속하게 되어, 솔더 레지스트층과의 경계 부근에서의 땜납 범프의 굴곡부가 작아지는, 즉 땜납 범프의 형상이 솔더 레지스트층과의 경계 부분에서 극단적으로 변화되지 않기 때문에, 응력이 집중되기 어려워진다. 그 결과, 땜납 범프가 잘 파괴되지 않게 되므로, 접속 신뢰성이 향상된다.
그리고, 상면에 있어서의 개구 직경을 D1 로 하고, 저면에 있어서의 개구 직경을 D2 로 하였을 때, D1 － D2 가 5 ∼ 20㎛ 가 되는 사다리꼴인 것이 바람직하다. D1 － D2 가 그와 같은 범위 내에 있는 경우, IC 칩과 프린트 배선판의 열팽창 계수차에 의한 응력이 집중되지 않기 때문에 접속 신뢰성이 향상되고, 인접하는 땜납 범프 사이의 절연성을 확보할 수 있다. 또한, 마이그레이션도 잘 발생하지 않기 때문이다.
또한, 도 1 및 도 2 에서 알 수 있듯이, 상면에 형성한 접속 패드 (75) 중, 중앙에 위치하는 2 개의 접속 패드는 비아홀 (160) 바로 위의 랜드 형태로 형성되고, 그들에 인접하는 2 개의 접속 패드는, 비아홀 (160) 의 랜드에 인접하는 패드 형태로 형성되며, 또한, 좌우 양단에 위치하는 2 개의 접속 패드는, 도체 회로 (158) 의 배선 패턴의 일부로 이루어지는 패드 형태로 형성되고, 이들 접속 패드 상에 땜납 범프가 형성되어 있다.
마찬가지로, 하면의 접속 패드 (75) 중, 좌우 양단에 위치하는 2 개의 접속 패드는, 비아홀 (160) 바로 위의 랜드 형태로 형성되고, 중앙에 위치하는 4 개의 접속 패드는, 비아홀 (160) 의 랜드에 인접하는 패드 형태로 형성되어 있다.
상기 땜납 범프 (78U) 가 형성되는 접속 패드로서의 비아홀 (160) 은 필드 비아인 것이 바람직하고, 층간 수지 절연층 (150) 표면에서 노출되는 필드 비아 표면의 요철량은, 도 11a ∼ 도 11b 에 나타내는 바와 같이, 도체 회로 (158) 의 도체 두께에 대하여 －5 ∼ ＋5㎛ 의 범위가 바람직하다. 그 이유는, 필드 비아 표면의 패임량이 5㎛ 를 초과 (－5㎛) 하면, 땜납볼과 필드 비아로 이루어지는 접 속 패드의 접점이 적어지기 때문에 땜납 범프를 형성할 때에 젖음성이 불량해져, 범프 내로 보이드가 말려 들어가거나, 미탑재 (미싱 범프) 로 되기 쉬워지기 때문이다. 한편, 필드 비아 표면의 볼록량이 5㎛ 를 초과 (＋5㎛) 하면, 도체 회로 (158) 의 두께가 커져서, 파인화에 적합하지 않게 되기 때문이다.
또, 본 발명에서의 「전자 부품 실장 영역」이란, 대략, 접속 패드나, 필드 비아 등의 전자 부품을 실장하기 위한 도체 패드가 형성된 영역 (이하, 간단히 「접속 패드 영역」이라고 한다) 에 상당한다.
예를 들어, 도 12a 는, 격자상 배열된 접속 패드 중 최외주의 접속 패드 전부가 직사각형의 각 변을 따라서 배열된 상태를 나타내고, 도 12b 는, 격자상 배열된 접속 패드 중 최외주의 접속 패드의 일부가 직사각형의 각 변을 따라서 배열되어 있지 않은 상태를 나타내고 있는데, 어느 경우에서도, 접속 패드 영역을 직사각형으로 한 경우에는, 최외주의 접속 패드를 포함한 모든 접속 패드를 둘러싼 영역의 면적이 최소가 되도록 정해진 직사각형 영역을 「접속 패드 영역」이라고 한다.
도 3a ∼ 도 3c 는, 프린트 배선판 (10) 상에 본 발명에 관련된 땜납 범프를 형성하는 공정을 설명하는 도면이다.
우선, 프린트 배선판 (10) 의 상면측 솔더 레지스트층 (70) 에 형성된 개구 (71) 에 형성한 도체 패드, 즉, 접속 패드 (75) 를 피복하는 플럭스층 (80) 을 인쇄법에 의해 형성한다 (도 3a 참조).
다음으로, 프린트 배선판 (10) 의 상면측 접속 패드 (75) 상에 후술하는 땜납볼 탑재 장치를 사용하여 미소한 땜납볼 (78s) (예를 들어 히타치 금속사 제조 또는 타무라사 제조) 를 탑재한다 (도 3b 참조). 이러한 땜납볼은, 직경이 40 ∼ 200㎛φ 미만인 것이 바람직하다. 직경이 40㎛φ 미만이면, 땜납볼이 지나치게 가볍기 때문에 접속 패드 상으로 낙하하지 않는다. 한편, 200㎛φ 이상이 되면 반대로 지나치게 무겁기 때문에 통부재 내에 땜납볼을 집합시킬 수 없어, 땜납볼이 탑재되어 있지 않은 접속 패드가 존재하게 되기 때문이다. 파인화 대응을 위해서는, 직경이 80㎛φ 이하인 땜납볼이 바람직하다.
그 후, 프린트 배선판 (10) 의 하면측 접속 패드 (75) 상에, 예를 들어, 일본국 특허 제1975429호에 기재되어 있는 흡착 헤드를 사용하여, 통상적인 직경 (250㎛) 의 땜납볼 (78L) 을 흡착하여 탑재한다 (도 3c 참조).
이어서, 리플로우로로 가열하여, 도 1 에 나타내는 바와 같이 프린트 배선판 (10) 의 상면측에 60 ∼ 200㎛ 피치로 땜납 범프 (78U) 를, 예를 들어 500 ∼ 30,000 개, 하면측에 2㎜ 피치로 BGA (78D) 를, 예를 들어 250 개 형성한다.
땜납 범프의 피치는 즉 접속 패드의 피치이고, 이 접속 패드의 피치가 60㎛ 미만이 되면, 그 피치에 적합한 땜납볼을 제조하는 것이 곤란해지기 때문이다. 한편, 접속 패드의 피치가 200㎛ 를 넘으면, 협피치화에 대응하는 프린트 배선판을 얻을 수 없기 때문이다.
또, 도 2 에 나타내는 바와 같이, 리플로우에 의해 땜납 범프 (78U) 를 사이에 두고 IC 칩 (90) 을 실장함으로써 IC 실장 프린트 배선판 (10) 을 형성하고, 이 IC 실장 프린트 배선판 (10) 은, BGA (78D) 를 통해서 도터 보드 (94) 에 장착된다.
다음으로, 상기 서술한 프린트 배선판의 접속 패드 상에 미소한 땜납볼 (78s) 을 탑재하는 땜납볼 탑재 장치에 관해서, 도 4a ∼ 도 4b 를 참조하여 설명한다.
도 4a 는 땜납볼 탑재 장치의 구성을 나타내는 구성도이고, 도 4b 는 도 4a 의 땜납볼 탑재 장치를 화살표 B 측에서 본 화살표도이다.
상기 땜납볼 탑재 장치 (20) 는, 프린트 배선판 (10) 을 위치 결정 유지하는 XYθ 흡인 테이블 (14) 과, 그 XYθ 흡인 테이블 (14) 을 승강시키는 상하 이동축 (12) 과, 프린트 배선판의 접속 패드 (75) 에 대응하는 개구를 구비한 볼 정렬용 마스크 (16) 와, 볼 정렬용 마스크 (16) 상을 이동하는 땜납볼을 유도하는 탑재통 (통부재 : 24) 과, 탑재통 (24) 에 부압 (負厭) 을 부여하는 흡인 박스 (26) 와, 잉여 땜납볼을 회수하기 위한 땜납볼 제거통 (61) 과, 그 땜납볼 제거통 (61) 에 부압을 부여하는 흡인 박스 (66) 와, 회수한 땜납볼을 유지하는 흡착볼 제거 흡인 장치 (68) 와, 볼 정렬용 마스크 (16) 를 클램프하는 마스크 클램프 (44) 와, 탑재통 (24) 및 땜납볼 제거통 (61) 을 X 방향으로 이송하는 X 방향 이동축 (40) 과, X 방향 이동축 (40) 을 지지하는 이동축 지지 가이드 (42) 와, 다층 프린트 배선판 (10) 을 촬상하기 위한 얼라인먼트 카메라 (46) 와, 탑재통 (24) 밑에 있는 땜납볼의 잔량을 검출하는 잔량 검출 센서 (18) 와, 잔량 검출 센서 (18) 에 의해 검출된 잔량에 근거하여 땜납볼을 탑재통 (24) 측으로 공급하는 땜납볼 공급 장치 (22) 를 구비한다.
상기 탑재통 (24) 및 땜납볼 제거통 (61) 은, 접속 패드 영역의 크기에 대응 시켜 Y 방향으로 복수 나란하게 있다. 또, 복수의 접속 패드 영역에 대응한 크기로 해도 된다. 여기서, Y 방향은 편의적으로, X 방향으로 정렬시켜도 된다. XYθ 흡인 테이블 (14) 은, 땜납볼이 탑재되는 프린트 배선판 (10) 을 위치 결정, 흡착, 유지, 보정한다. 얼라인먼트 카메라 (46) 는, XYθ 흡인 테이블 (14) 상의 프린트 배선판 (10) 의 얼라인먼트 마크를 검출하고, 검출된 위치에 근거하여 프린트 배선판 (10) 과 볼 정렬용 마스크 (16) 의 위치가 조정된다. 잔량 검출 센서 (18) 는 광학적인 수법에 의해 땜납볼의 잔량을 검출한다.
계속해서, 땜납볼 탑재 장치 (20) 에 의한 땜납볼의 탑재 공정에 관해서 도 5 ∼ 도 7 을 참조하여 설명한다.
(1) 프린트 배선판의 위치 인식 및 보정
도 5a 에 나타내는 바와 같이, 프린트 배선판 (10) 의 얼라인먼트 마크 (34M) 를 얼라인먼트 카메라 (46) 에 의해 인식하고, 볼 정렬용 마스크 (16) 에 대해서 프린트 배선판 (10) 의 위치를 XYθ 흡인 테이블 (14) 에 의해 보정한다. 즉, 볼 정렬용 마스크 (16) 의 개구 (16a) 가 각각 프린트 배선판 (10) 의 접속 패드 (75) 에 대응하도록 위치 조정한다. 또, 여기서는 도시의 편의상, 1 장분의 프린트 배선판 (10) 만을 나타내고 있지만, 실제로는 복수장의 프린트 배선판을 구성하는 워크시트 사이즈의 프린트 배선판에 대하여 땜납볼이 탑재되고, 땜납 범프의 형성 후에 개별편의 다층 프린트 배선판으로 잘라 나누어진다.
(2) 땜납볼 및 땜납볼의 공급
도 5b 에 나타내는 바와 같이, 땜납볼 공급 장치 (22) 로부터 땜납볼 (78s) 을 탑재통 (24) 측으로 정량 공급한다. 여기서, 땜납볼로는 시판품 (예를 들어, 히타치 금속사 제조) 을 사용해도 되고, 예를 들어, 일본 공개특허공보 2001-226705호에 기재된 제조 장치 및 제조 방법에 따라서 제조해도 된다.
이 땜납볼을 제조한 후, 원하는 땜납볼 직경보다 세로 및 가로의 치수가 1㎛ 만큼 작은 사각형 슬릿 (개구) 을 갖는 금속판 (예를 들어, 25㎛ 두께의 Ni) 위에 탑재하고, 그 위에서 땜납볼을 구름이동시켜 슬릿으로부터 낙하시킨다. 이것에 의해, 원하는 직경보다 작은 땜납볼이 제거된다. 그 후, 금속판 상에 남은 땜납볼을, 원하는 땜납볼 직경보다 세로 및 가로의 치수가 1㎛ 만큼 큰 사각형 슬릿을 갖는 금속판으로 분급하여, 슬릿으로부터 낙하된 땜납볼을 회수함으로써, 원하는 직경과 대략 동등한 직경을 갖는 땜납볼이 얻어진다.
(3) 땜납볼의 탑재
도 6a 에 나타내는 바와 같이, 볼 정렬용 마스크 (16) 의 상방에, 그 볼 정렬용 마스크와 소정의 클리어런스 (예를 들어, 볼 직경의 50% ∼ 300%) 를 유지하여 탑재통 (24) 을 위치시키고, 그 흡인부 (24B) 에서 공기를 흡인함으로써, 탑재통과 프린트 배선판 사이의 간극의 유속을 5m/sec ∼ 35m/sec 로 하여, 당해 탑재통 (24) 의 개구부 (24A) 바로 아래의 볼 정렬용 마스크 (16) 상에 땜납볼 (78s) 을 집합시킨다.
그 후, 도 6b 및 도 7a 에 나타내는 바와 같이, 프린트 배선판 (10) 의 Y 축을 따라서 정렬된 탑재통 (24) 을, X 방향 이동축 (40) 에 의해서 X 축을 따라 수평 방향으로 이송한다. 이것에 의해, 볼 정렬용 마스크 (16) 상에 집합시킨 땜 납볼 (78s) 을 탑재통 (24) 의 이동에 수반하여 이동시키고, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통해서 땜납볼 (78s) 을 프린트 배선판 (10) 의 접속 패드 (75) 로 낙하, 탑재시켜 나간다. 이것에 의해, 땜납볼 (78s) 이 프린트 배선판 (10) 측의 전체 접속 패드 상에 순차적으로 정렬된다.
(4) 땜납볼의 제거
도 7b 에 나타내는 바와 같이, 탑재통 (24) 에 의해 잉여 땜납볼 (78s) 을 볼 정렬용 마스크 (16) 상에 개구 (16a) 가 없는 위치까지 유도한 후, 땜납볼 제거통 (61) 에 의해 흡인 제거한다.
(5) 기판의 취득
XYθ 흡인 테이블 (14) 로부터 프린트 배선판 (10) 을 떼어낸다.
이상 설명한 땜납볼 탑재 방법 및 땜납볼 탑재 장치 (20) 에 의하면, 볼 정렬용 마스크 (16) 의 상방에 탑재통 (24) 을 위치시키고, 그 탑재통 (24) 의 상부에 있는 흡인부 (24B) 로부터 공기를 흡인함으로써, 땜납볼 (78s) 을 집합시키고, 탑재통 (24) 을 수평 방향으로 이동시킴으로써, 집합시킨 땜납볼 (78s) 을 볼 정렬용 마스크 (16) 위에서 이동시켜, 볼 정렬용 마스크 (16) 의 개구 (16a) 를 통해서 땜납볼 (78s) 을 프린트 배선판 (10) 의 접속 패드 (75) 로 낙하시킬 수 있다.
이 때문에, 미세한 땜납볼 (78s) 을 확실히 프린트 배선판 (10) 의 모든 접속 패드 (75) 에 탑재시킬 수 있다. 또한, 땜납볼 (78s) 을 비접촉식으로 이동시키기 때문에, 종래 기술과 같은 스퀴즈를 사용한 인쇄법과는 달리, 땜납볼에 흠집을 내지 않고서 접속 패드 (75) 에 탑재할 수 있고, 땜납 범프 (78U) 의 높이를 균일하게 할 수 있다.
따라서, 전술한 바와 같은 방법에 의하면, IC 등의 전자 부품의 실장성, 실장 후의 히트 사이클 시험, 고온·고습 시험 등의 내환경 시험이 우수하다.
또한, 제품의 평면도에 의존하지 않기 때문에, 표면에 기복이 많은 프린트 배선판이라도 땜납볼을 접속 패드에 적절히 탑재시킬 수 있다.
또한, 미소한 땜납볼을 확실하게 접속 패드 상에 탑재할 수 있기 때문에, 접속 패드의 피치가 60 ∼ 200㎛ 이고, 또한 솔더 레지스트의 개구 직경이 40 ∼ 150㎛ 인 협피치 배열의 프린트 배선판에 있어서도, 모든 범프에 있어서 그들의 높이가 대략 균일한 안정적인 땜납 범프를 형성할 수 있다.
그리고, 흡인력에 의해 땜납볼을 유도하기 때문에, 땜납볼의 응집, 부착을 방지할 수 있다. 나아가, 탑재통 (24) 의 수를 조정함으로써, 여러 가지 크기의 워크 (워크시트 사이즈의 다층 프린트 배선판) 에 대응할 수 있기 때문에, 다품종, 소량 생산에도 유연하게 적용할 수 있다.
전술한 바와 같은 땜납볼 탑재 장치에서는, 도 4b 에 나타내는 바와 같이 탑재통 (24) 을 워크 (워크시트 사이즈의 프린트 배선판) 의 폭에 대응시켜 Y 방향으로 복수 정렬시키고 있기 때문에, 복수의 탑재통 (24) 을, 열방향에 대하여 수직 방향 (X 방향) 으로 이송시키는 것만으로, 땜납볼을 확실히 프린트 배선판 (10) 의 모든 접속 패드 (75) 에 탑재시킬 수 있다.
또, 땜납볼 제거통 (61) 에 의해 볼 정렬용 마스크 (16) 상에 잔류한 땜납볼 (78s) 을 회수할 수 있기 때문에, 잉여 땜납볼이 잔류하여 고장 등의 장애의 원인 이 되는 일이 없다.
전술한 바와 같은 땜납볼 탑재 방법 및 장치를 사용하여 프린트 배선판의 접속 패드 상에 탑재된 땜납볼은, 리플로우 처리에 의해 소정의 높이를 갖는 땜납 범프가 되고, 그와 같은 땜납 범프를 사이에 두고 IC 칩이 기판 상에 실장되어, 본 발명에 관련된 프린트 배선판이 제조된다.
(실시예 1)
(1) 프린트 배선판의 제작
출발 재료로서 양면에 구리가 클래드된 적층판 (예를 들어, 히타치 화성 공업 주식회사 제조, 상품명 「MCL-E-67」) 을 사용하여, 이 기판에 주지된 방법으로 스루홀 도체 및 도체 회로를 형성한다. 그 후, 주지된 방법 (예를 들어, 2000년 6월 20일 닛칸 공업 신문사 발행의 「빌드업 다층 프린트 배선판」(다카기 키요시 저) 에 기재) 에 의해서, 층간 절연층과 도체 회로층을 번갈아 적층하고, 최외층의 도체 회로층에 있어서, 두께 : 20㎛, 직경 (도체 패드 직경) : 120㎛, 피치 : 150㎛, 개수 : 50 × 40 (개) (격자상 배치) 로 이루어지는 IC 칩 실장용 접속 패드군을 150㎟ 의 접속 패드 영역 내에 형성하였다.
이러한 접속 패드는, 일본 공개특허공보 2000-357762호에 기재된 방법과 동일한 방법에 의해 형성된다.
또한, 접속 패드의 크기, 피치, 수, 배치를 변경하는 경우에는, 도금 레지스트의 패턴 (개구 직경, 피치, 배치 등) 을 변경함으로써 실시한다.
솔더 레지스트층의 형성은, 시판되는 솔더 레지스트를 사용하여 다음과 같은 인쇄 조건하에서 스크린 인쇄하고, 접속 패드를 피복하는 15 ∼ 25㎛ 두께 (접속 패드 상에서의 두께) 의 솔더 레지스트층을 형성한다.
(인쇄 조건)
솔더 레지스트 잉크 : 상품명 「RPZ-1」, 히타치 공업사 제조
잉크 점도 : 45 ± 15Pa·s
스크린판 : 폴리에스테르 섬유제 (100 ∼ 130 메시)
스퀴즈 속도 : 100 ∼ 200㎜/초
이 실시예에서는, 솔더 레지스트층의 두께를 16㎛ 로 형성한다.
그 후, 솔더 레지스트 개구부의 패턴 (마스크 패턴) 이 묘화된 포토마스크를 솔더 레지스트층에 밀착시킨 상태에서, 100 ∼ 1000mj 의 자외선으로 노광하고, 다음과 같은 현상 조건 하에서 수평형 현상 장치를 사용하여 현상 처리함으로써, 접속 패드 상에 직경 40 ∼ 150㎛ 의 개구를 형성한다.
(수평형 현상 장치)
수평형 현상 장치로는, 기판을 현상 처리존으로 반입하여 현상 처리존을 반송하는 컨베이어와, 기판의 상하에 위치하고, 스프레이 분무 압력을 조정할 수 있는 복수의 스프레이 노즐을 구비한 수평 반송 현상 장치를 사용한다.
(현상 조건)
(1) 스프레이의 종류 : 슬릿 노즐 (직선상으로 액을 분무하는 노즐) 또는 풀-콘 노즐 (방사상으로 액을 분무하는 노즐) 을 사용한다.
(2) 스프레이의 요동 : 유·무
(3) 사용하는 스프레이면 : 상면 또는 하면 (기판의 상방에 위치하는 스프레이로 현상하는 경우에는, 개구를 형성하는 솔더 레지스트면이 상방을 향하게 하여 수평형 현상 장치에 반입한다. 기판의 하방에 위치하는 스프레이로 현상하는 경우에는, 개구를 형성하는 솔더 레지스트면이 하방을 향하게 하여 수평형 현상 장치에 반입한다.)
(4) 스프레이 분무 압력 : 0.05 ∼ 0.3MPa
(5) 현상액 : 5 ∼ 15g/L 의 탄산나트륨 (Na2CO3) 용액
(6) 현상 시간 : 10 ∼ 300 초
이 실시예에서는, 솔더 레지스트면이 하방을 향하게 하고, 하방에 위치하는 슬릿 노즐을 요동시키지 않는 상태에서, 농도 10g/L 의 탄산나트륨 (Na2CO3) 용액을 사용한 현상 처리에 의해, 직경이 80㎛ 인 개구부 (솔더 레지스트층 표면의 개구부 직경 = 접속 패드 상의 개구부 직경) 를 형성하였다.
(2) 땜납볼의 탑재
상기 (1) 에서 제작한 프린트 배선판의 표면 (IC 실장면) 에 시판되는 로진계 플럭스를 도포하고, 그 후, 땜납볼 탑재 장치의 흡착 테이블에 탑재하고, 프린트 배선판 및 볼 정렬용 마스크의 얼라인먼트 마크를 CCD 카메라를 사용하여 인식해서, 프린트 배선판과 볼 정렬용 마스크의 위치 맞춤을 실시한다.
여기서, 볼 정렬용 마스크는, 프린트 배선판의 접속 패드에 대응한 위치에 직경 100㎛φ 의 개구를 갖는 Ni 제 메탈 마스크를 사용한다. 그밖에 SUS 제나 폴리이미드제의 볼 정렬용 마스크를 사용하는 것도 가능하다.
한편, 볼 정렬용 마스크에 형성하는 개구 직경은, 사용하는 볼 직경에 대하여 1.1 ∼ 1.5 배가 바람직하고, 또한 볼 정렬용 마스크의 두께는 사용하는 땜납볼 직경의 1/2 ∼ 3/4 가 바람직하다.
다음으로, 접속 패드 영역에 대응한 크기 (접속 패드 영역에 대하여 1.2 ∼ 3 배) 이고, 높이 200㎜ 인 탑재통을 땜납볼 직경의 2 배의 클리어런스를 유지하여 메탈 마스크 (볼 정렬용 마스크) 상에 위치시키고, 그 주위 부근의 볼 정렬용 마스크 상에 땜납볼을 탑재한다.
이 실시예에서는 Sn/Pb 땜납 (Sn/Pb = 63 : 37) 으로 이루어지는 직경 85㎛ 의 땜납볼 (히타치 금속사 제조) 을 탑재하였다.
땜납볼의 재료로서 Sn/Pb 땜납을 사용하였지만, Ag, Cu, In, Bi, Zn 등의 군에서 선택되는 적어도 1 종류의 금속과 Sn 으로 이루어지는 Pb 프리 땜납이어도 된다. 그리고, 탑재통 상부로부터 공기를 흡인하고, 탑재통과 프린트 배선판 사이의 간극의 유속을 5 ∼ 35m/sec 로 조정하여, 탑재통 내에 집합시킨다.
그 후, 탑재통을 이동 속도 10 ∼ 40㎜/sec 로 이동시켜 땜납볼을 구름이동시키고, 볼 정렬용 마스크의 개구부로부터 땜납볼을 낙하시켜 접속 패드 상에 땜납볼을 탑재한다.
(3) 땜납 범프의 형성
또, 볼 정렬용 마스크의 여분의 땜납볼을 제거한 후, 땜납볼 정렬용 마스크와 프린트 배선판을 땜납볼 탑재 장치로부터 별개로 떼어내고, 마지막으로, 상기 프린트 배선판을 230℃ 로 설정해둔 리플로우에 투입하여 땜납 범프를 형성하였다.
땜납 범프의 형성 후, 땜납 범프의 직경 (땜납 범프경) 을 비코사 제조의 「WYKO NT-2000」으로 측정한 결과, 84㎛ 이었다.
(4) IC 칩의 실장
각 땜납 범프의 직경을 측정한 후, IC 칩을 땜납 범프를 사이에 두고 실장하고, IC 칩과 솔더 레지스트 사이에 시판되는 언더필제를 충전하여 IC 실장 프린트 배선판을 제조한다.
(실시예 2)
직경 100㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 100㎛ 이었다.
(실시예 3)
직경 120㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 120㎛ 이었다.
(실시예 4)
직경 140㎛ 의 땜납볼을 탑재한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 135㎛ 이었다.
(실시예 5)
풀-콘 노즐을 요동시키지 않는 상태에서 사용한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 85㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되었으며, 땜납 범 프 직경은, 실시예 1 과 동일하게 84㎛ 이었다.
이는, 땜납 범프의 체적이, 도 10b 에서 알 수 있듯이, 솔더 레지스트 상으로 돌출된 부분이 대부분을 차지하기 때문에, 솔더 레지스트 개구부의 형상에는 영향을 받지 않는 것이 아닌가 추찰된다.
또한, 이 실시예에서는, 도 10a 에 나타내는 바와 같은 솔더 레지스트층 개구가 단면 직사각형의 형상인 경우와 비교하여, 도 10b 에 나타내는 바와 같이 솔더 레지스트층 개구를 단면 사다리꼴로, 즉 테이퍼 형상으로 함으로써, 땜납 범프와 솔더 레지스트층 표면의 경계 부분의 형상 (점선으로 둘러싸서 나타내는 지점) 이 상이함을 알 수 있다.
(실시예 6)
직경이 100㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 105㎛ 이었다.
(실시예 7)
직경이 120㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 128㎛ 이었다.
(실시예 8)
직경이 140㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 145㎛ 이었다.
(실시예 9)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 90㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 94㎛ 이었다.
(실시예 10)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 6 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 90㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 113㎛ 이었다.
(실시예 11)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 7 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 90㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 135㎛ 이었다.
(실시예 12)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 8 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 90㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 155㎛ 이었다.
(실시예 13)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동 시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 9 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 100㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 105㎛ 이었다.
(실시예 14)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 10 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 100㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 125㎛ 이었다.
(실시예 15)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 11 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 100㎛ 이고, 저부 개구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 150㎛ 이었다.
(실시예 16)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 12 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 100㎛ 이고, 저부 개 구 직경이 80㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 170㎛ 이었다.
(실시예 17)
접속 패드를 형성하기 위한 도금 레지스트의 패턴을 변경하여 직경이 70㎛ 인 접속 패드를 100㎛ 피치로 형성하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여 개구 직경이 60㎛ 인 개구부 (상부 개구 직경 = 저부 개구 직경) 를 형성하며, 직경이 63㎛ 인 땜납볼을 사용한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 63㎛ 이었다.
(실시예 18)
직경이 70㎛ 인 땜납볼을 사용한 것 외에는, 실시예 17 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 75㎛ 이었다.
(실시예 19)
직경이 80㎛ 인 땜납볼을 사용한 것 외에는, 실시예 17 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 90㎛ 이었다.
(실시예 20)
직경이 95㎛ 인 땜납볼을 사용한 것 외에는, 실시예 17 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 102㎛ 이었다.
(실시예 21)
실시예 17 과 동일하게 접속 패드의 크기를 직경이 70㎛, 그 피치를 100㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 65㎛, 저부 개구 직경이 60㎛ 인 개구부를 형성하며, 직경이 63㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 68㎛ 이었다.
(실시예 22)
실시예 17 과 동일하게 접속 패드의 크기를 직경이 70㎛, 그 피치를 100㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 65㎛, 저부 개구 직경이 60㎛ 인 개구부를 형성하며, 직경이 70㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 80㎛ 이었다.
(실시예 23)
실시예 17 과 동일하게 접속 패드의 크기를 직경이 70㎛, 그 피치를 100㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 65㎛, 저부 개구 직경이 60㎛ 인 개구부를 형성하며, 직경이 80㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 96㎛ 이었다.
(실시예 24)
실시예 17 과 동일하게 접속 패드의 크기를 직경이 70㎛, 그 피치를 100㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 65㎛, 저부 개구 직경이 60㎛ 인 개구부를 형성하며, 직경이 95㎛ 인 땜납볼을 사용한 것 외에는, 실시예 5 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 110㎛ 이었다.
(실시예 25)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 21 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 70㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 73㎛ 이었다.
(실시예 26)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 22 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 70㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 88㎛ 이었다.
(실시예 27)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 23 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 70㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 105㎛ 이었다.
(실시예 28)
풀-콘 노즐을 요동시킨 상태에서 사용하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 24 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결 과, 상부 개구 직경이 70㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 120㎛ 이었다.
(실시예 29)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 25 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 80㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 84㎛ 이었다.
(실시예 30)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 26 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 80㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 100㎛ 이었다.
(실시예 31)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 27 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 80㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 120㎛ 이었다.
(실시예 32)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 28 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 80㎛ 이고, 저부 개구 직경이 60㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 135㎛ 이었다.
(실시예 33)
접속 패드를 형성하기 위한 도금 레지스트의 패턴을 변경하여 직경이 150㎛ 인 접속 패드를 190㎛ 피치로 형성하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여 개구 직경이 103㎛ 인 개구부 (상부 개구 직경 = 저부 개구 직경) 를 형성하며, 직경이 105㎛ 인 땜납볼을 사용한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 108㎛ 이었다.
(실시예 34)
접속 패드를 형성하기 위한 도금 레지스트의 패턴을 변경하여 직경이 70㎛ 인 접속 패드를 100㎛ 피치로 형성하고, 직경이 125㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 130㎛ 이었다.
(실시예 35)
직경이 155㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 155㎛ 이었다.
(실시예 36)
직경이 180㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 175㎛ 이었다.
(실시예 37)
실시예 33 과 동일하게 접속 패드의 크기를 직경이 150㎛, 그 피치를 190㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 108㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하며, 직경이 105㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 113㎛ 이었다.
(실시예 38)
실시예 33 과 동일하게 접속 패드의 크기를 직경이 150㎛, 그 피치를 190㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 108㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하며, 직경이 125㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 135㎛ 이었다.
(실시예 39)
실시예 33 과 동일하게 접속 패드의 크기를 직경이 150㎛, 그 피치를 190㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 108㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하며, 직경이 155 ㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 162㎛ 이었다.
(실시예 40)
실시예 33 과 동일하게 접속 패드의 크기를 직경이 150㎛, 그 피치를 190㎛ 로 하고, 솔더 레지스트층에 개구를 형성하기 위한 마스크의 직경을 변경하여, 상부 개구 직경이 108㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하며, 직경이 180㎛ 인 땜납볼을 사용한 것 외에는, 실시예 33 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 185㎛ 이었다.
(실시예 41)
풀-콘 노즐을 요동시키는 것에 의해서, 상부 개구 직경이 113㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 37 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 118㎛ 이었다.
(실시예 42)
풀-콘 노즐을 요동시키는 것에 의해서, 상부 개구 직경이 113㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 38 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 140㎛ 이었다.
(실시예 43)
풀-콘 노즐을 요동시키는 것에 의해서, 상부 개구 직경이 113㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 39 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 170㎛ 이었다.
(실시예 44)
풀-콘 노즐을 요동시키는 것에 의해서, 상부 개구 직경이 113㎛, 저부 개구 직경이 103㎛ 인 개구부를 형성하고, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 40 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 192㎛ 이었다.
(실시예 45)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 41 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 123㎛ 이고, 저부 개구 직경이 103㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 129㎛ 이었다.
(실시예 46)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 42 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 123㎛ 이고, 저부 개구 직경이 103㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 129㎛ 이었다.
(실시예 47)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 43 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 123㎛ 이고, 저부 개구 직경이 103㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 185㎛ 이었다.
(실시예 48)
솔더 레지스트면이 상방을 향하게 하고, 상방에 위치하는 풀-콘 노즐을 요동시키며, 직경이 2㎛ 큰 땜납볼을 사용한 것 외에는, 실시예 44 와 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 상부 개구 직경이 123㎛ 이고, 저부 개구 직경이 103㎛ 인 사다리꼴 형상의 개구부가 형성되고, 땜납 범프 직경은 210㎛ 이었다.
(참고예 1)
직경이 160㎛ 인 땜납볼을 사용한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 땜납 범프 직경은 160㎛ 이었다.
(참고예 2 ∼ 49)
도체 패드의 수를 30,000 (접속 패드 영역 1,200㎟) 으로 변경한 것 외에는, 실시예 1 ∼ 48 과 동일한 방법으로 프린트 배선판을 제조하였다.
(비교예)
직경이 60㎛ 인 땜납볼을 사용한 것 외에는, 실시예 1 과 동일한 방법으로 프린트 배선판을 제조하였다. 그 결과, 솔더 레지스트 개구부에 완전히 땜납을 충전할 수 없었다.
(히트 사이클 시험)
실시예 1 ∼ 48, 참고예 및 비교예에 따라서 제조한 IC 실장 프린트 배선판에 있어서, IC 칩을 통한 특정 회로의 전기 저항, 즉, IC 실장 프린트 배선판의 IC 칩 탑재면과는 반대측 면에 노출되고, 또한 IC 칩과 도통되어 있는 한 쌍의 접속 패드간 전기 저항을 측정하여, 그 값을 초기치로 하였다. 그 후, 그들 IC 칩 실장 프린트 배선판에, 온도 85℃, 습도 85% 의 분위기에서 24 시간 방치한 후, -55℃ × 30 분, 125℃ × 30 분을 1 사이클로 하여, 이것을 2500 회 반복하여 실시하는 히트 사이클 시험을 하였다. 500 사이클 후, 750 사이클 후, 1000 사이클 후, 1250 사이클 후, 1500 사이클 후의 전기 저항을 각각 측정하고, 초기치와의 변화율 (100 × (측정치 － 초기치) / 초기치 (%)) 을 구하였다. 이 시험 결과를 표 1 및 표 2 에 나타낸다.
또 변화율이 ±10 이내인 경우에는 「양품」으로 평가하여, ○ 표시로 나타내고, 그 이외의 경우에는 「불량품」으로 평가하여, × 표시로 나타내었다.
참고예 2 ∼ 49 의 평가 결과는 표 중에 나타내지 않았지만, 각 참고예와 대응하는 실시예 1 ∼ 48 과 동일하였다.
[표 1]
Figure 112007078471402-pct00001
[표 2]
Figure 112007078471402-pct00002
이러한 시험 결과로부터, 솔더 레지스트의 개구부에 땜납 범프가 완전히 충전되어 있는 실시예 1 ∼ 48 및 참고예는, 비교예와 비교하여 접속 신뢰성이 향상되어 있다. 이는, 땜납 범프의 체적이 커서, IC 칩과 프린트 배선판 사이의 열팽창 차이에서 기인하는 응력을 보다 완화시킬 수 있기 때문이거나, 또는 솔더 레지스트와 땜납 범프 사이에 간극이 없으므로, 언더필 내에 보이드가 잘 발생하지 않거나, 또는, 플럭스나 세정액의 잔류물이 없기 때문인 것으로 추찰된다.
그리고 또, (1) 땜납 범프 직경 (W) 과 솔더 레지스트 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.7 의 범위에 있는 경우, (2) 솔더 레지스트 개구가, 그 상부 개구 직경이 저부 개구 직경보다 큰 테이퍼 형상이고, 비 (W/D) 가 1.05 ∼ 1.5 의 범위에 있는 경우, (3) 솔더 레지스트 개구가, 그 상부 개구 직경이 저부 개구 직경보다 큰 테이퍼 형상이고, 비 (W/D) 가 1.05 ∼ 1.25 의 범위에 있는 경우, 의 순으로 접속 신뢰성이 향상됨이 인정되었다.
이것은, 비 (W/D) 가 1 을 초과하면, 땜납 범프가 솔더 레지스트 표면을 경계로 하여 굴곡하기 쉽고 (솔더 레지스트층 표면에서 외측으로 노출되어 있는 땜납 범프의 부분 : 도 10a 에서 점선으로 둘러싸 나타낸 지점), 이 굴곡부에는 응력이 집중되기 쉽기 때문에, 굴곡 정도를 작게 하는 편이 접속 신뢰성이 향상되는 것으로 생각된다. 굴곡 정도는 비 (W/D) 와 상관이 있어, 비 (W/D) 가 1.7 이하이면 접속 신뢰성이 향상되는 것으로 추찰된다.
한편, 비 (W/D) 가 1.05 미만이 되면, 솔더 레지스트 개구부를 땜납 범프로 확실히 충전할 수 없는 경우가 발생할 것으로 생각된다. 그리고, 솔더 레지스트층에 형성한 개구의 형상이 사다리꼴 형상 (솔더 레지스트 개구의 상부 개구 직경 (D1) ＞ 저부 개구 직경 (D2)) 이 되면, 도 10b 에 나타낸 바와 같이, 굴곡 정도가 작아지므로, 땜납 범프가 잘 파괴되지 않게 되는 것으로 추찰된다.
전술한 바와 같은 솔더 레지스트층 개구 내를 완전히 충전한 땜납 범프에서는, 땜납 볼륨이 크기 때문, 범프수 (접속 패드수) 가 2000 ∼ 30000 의 땜납 범프같은 접속 패드 영역이 큰 (150 ∼ 1200㎟) 프린트 배선판에 적용하는 의의가 크다. 접속 패드 영역 (최외주의 접속 패드를 포함한 직사각형 영역)이 크면, IC 칩과 프린트 배선판의 열팽창 계수차에서 기인하는 전단응력이 커지기 때문이다.
(실시예 49 ∼ 66)
다음으로, 실시예 5, 6, 9, 10, 13, 14, 21, 22, 25, 26, 29, 30, 37, 38, 41, 42, 45, 46 에 있어서, 솔더 레지스트층을 형성한 후, 다음과 같은 조건 하에서 솔더 레지스트층 표면을 가열 프레스함으로써, 접속 패드의 유무에서 기인한 솔더 레지스트층 표면의 요철을 작게 하는 평탄화 처리를 실시한 것 외에는, 각 실시예와 동일한 방법으로 IC 실장 프린트 배선판을 제조하고, 실시예 49 ∼ 66 으로 하였다.
(프레스 조건)
프레스 온도 : 80 도
프레스압 : 5MPa
프레스 시간 : 2 분
또, 평탄화 처리 전 및 평탄화 처리 후에, 동일 장소에서 솔더 레지스트 표면의 요철량을 표면 거칠기 측정계 (예를 들어, 상품명 「SURFCOM 480A」: 도쿄 세이미츠사 제조, 또는 상품명 「WYKO N-2500」: 비코사 제조) 에 의해 측정하였다.
측정 장소 (측정수는 5) 는, 접속 패드의 상방에 위치하는 솔더 레지스트층 표면 및 그것에 인접하는 접속 패드 비형성부의 솔더 레지스트층 표면 (도 8 참조) 이다. 즉, 접속 패드의 유무에서 기인한 솔더 레지스트층의 요철량을 측정하여, 5 점 측정한 결과의 최대치 (max), 최소치 (min) 를 기재하였다. 이들 측정 결과는, 표 3 (평탄화 처리 전) 및 표 4 (평탄화 처리 후) 에 나타낸다.
(실시예 67 ∼ 84)
또한, 상기 실시예 49 ∼ 66 에 있어서, 평탄화 처리 후, 다음과 같은 조건 하에서 솔더 레지스트층 표면에 조화 처리를 실시하여 표면에 균일한 미세 요철을 형성한 것 외에는, 각 실시예와 동일한 방법으로 IC 실장 프린트 배선판을 제조하여, 실시예 67 ∼ 84 로 하였다.
(조화 조건)
조화액 : 과망간산칼륨 (KMnO4) 용액
농도 : 60g/ℓ
온도 : 60℃
침지 시간 : 60 초
또, 조화 처리 후, 솔더 레지스트 표면의 표면 거칠기를, 표면 거칠기 측정계 (예를 들어, 상품명 「SURFCOM 480A」: 도쿄 세이미츠사 제조, 또는 상품명 「WYKO N-2500」: 비코사 제조) 에 의해, 랜덤한 10 지점에서 기준 길이 5㎛ 로 측정하였다. 그 결과, 솔더 레지스트층의 조화 처리된 표면의 표면 거칠기는, Ra 로 0.1 ∼ 0.6㎛ 정도의 요철이 작은 면으로 되어 있었다.
또, 여기서 말하는 「표면 거칠기 (Ra)」란, JIS B0601 에서 규정된 「산술 평균 거칠기 (Ra)」를 의미하는데, 상기 측정 결과에서 Ra 에 범위가 있는 것은, 측정한 10 점에서의 각각의 Ra 중 Ra 가 가장 작은 것을 Ra(min), 가장 큰 것을 Ra(max) 의 형식으로 표기한 것이다.
그리고, 10 지점의 각 측정점에 있어서, 기준 길이를 5㎛ 로 하여 평균선에 서부터 요철 방향으로 측정한 가장 높은 산정 (山頂) 과 가장 낮은 곡저 (谷底) 의 간격을 Δ 로 하였을 때, 10 개의 Δ 의 평균치를 Rmax 로 표기하였다.
단, 표면 거칠기 측정은, 도체 회로 (패드) 형성 영역에 대응한 솔더 레지스트층 표면 및 도체 회로 비형성 영역에 대응한 솔더 레지스트층 표면 중의 랜덤한 10 점에서 측정하고, 도체 회로 형성 영역과 도체 회로 비형성 영역의 경계 부근에서는 측정하지 않았다.
(히트 사이클 시험)
상기 실시예 5, 6, 9, 10, 13, 14, 21, 22, 25, 26, 29, 30, 37, 38, 41, 42, 45, 46, 실시예 49 ∼ 66, 실시예 67 ∼ 84 에 따라서 제조한 IC 실장 프린트 배선판에 대해서, 온도 85℃, 습도 85% 의 분위기에 24 시간 방치한 후, －55℃ × 30 분, 125℃ × 30 분을 1 사이클로 하고, 이것을 2500 회 반복하여 실시하는 히트 사이클 시험을 하였다. 1750 사이클 후, 2000 사이클 후의 전기 저항을 측정하고, 초기치와의 변화율 (100 × (측정치 － 초기치) / 초기치 (%)) 을 구하였다. 변화율이 ±10 이내인 경우에는 「양품」으로 평가하여, ○ 표시로 나타내고, 그 이외의 경우를 「불량품」으로 평가하여, × 표시로 나타내었다. 이들 시험 결과는, 각각 표 3 ∼ 5 에 나타낸다.
[표 3]
Figure 112007078471402-pct00003
[표 4]
Figure 112007078471402-pct00004
[표 5]
Figure 112007078471402-pct00005
이 평가 시험의 결과로부터, 솔더 레지스트층 표면의 요철량은 0.8 ∼ 3.0㎛ 인 것이 바람직하고, 또, 솔더 레지스트 표면이 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 이면 접속 신뢰성이 향상됨을 알 수 있다.
본 발명에서의 땜납 범프는 그 범프 직경이 크기 때문에, 그 만큼 범프 높이도 커진다. 그 때문에, 솔더 레지스트층 표면과 IC 칩 사이의 간격이 커지므로, 언더필의 충전이 어려워짐과 함께, 언더필 내에 보이드가 발생하기 쉬워진다. 여기서, 언더필의 이동 속도는 솔더 레지스트층 표면과 IC 칩 사이의 간격에 의존하기 쉽기 때문에, 솔더 레지스트층 표면의 요철이 2㎛ 이하인 것이 바람직한 것으로 생각된다. 한편, 솔더 레지스트층 표면의 요철량이나 표면 거칠기 (Ra) 가 작으면, 솔더 레지스트와 언더필의 밀착이 약해지기 때문에, 0.8㎛ 이상의 요철량, 나아가서는 0.2 ∼ 0.5㎛ 의 표면 거칠기가 필요한 것으로 추찰된다. 또한, 0.2 ∼ 0.5㎛ 의 표면 거칠기가 있으면 언더필의 젖음성이 향상되기 때문에, 땜납 범프가 굴곡되어 있는 부분에도, 완전히 언더필을 충전할 수 있는 것은 아닌지 생각된다.
(절연 신뢰성 시험)
실시예 1 ∼ 84 및 비교예에 따라서 제조한 IC 실장 프린트 배선판에 대해서, 독립된 땜납 범프 사이 (전기적으로 접속되어 있지 않은 땜납 범프끼리) 에 3.3V 의 전압을 가하면서, 온도 85℃, 습도 85% 의 분위기에 100 시간 방치하였다. 방치 후, 전압을 인가해둔 땜납 범프 사이의 절연 저항을 측정하였다. 그 값이 107Ω 이상이면 양품, 107Ω 미만이면 불량품으로서 평가하였다. 그 결과, 실시예 1 ∼ 86 은 양품이고, 비교예는 불량품임이 인정되었다.
산업상이용가능성
이상 설명한 바와 같이, 본 발명의 프린트 배선판은, 땜납 범프의 피치가 200㎛ 이하인 협피치 구조에서도, 땜납 범프 직경 (W) 과 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 를 1.05 ∼ 1.7 로 함으로써, 접속 신뢰성 및 절연 신뢰성이 우수한 프린트 배선판을 제안한다.

Claims (15)

  1. 도체 회로와 층간 수지 절연층이 상호 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판에 있어서,
    상기 도체 패드는 0㎛ 초과 200㎛ 이하의 피치로 배치되고,
    상기 땜납 범프 직경 (W) 과 상기 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.26 의 범위이고,
    상기 개구부는, 그 상면에 있어서의 개구 직경 (D1) 이 저면에 있어서의 개구 직경 (D2) 보다 큰 테이퍼 형상으로 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  2. 도체 회로와 층간 수지 절연층이 상호 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를, 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여, 그 땜납 범프를 사이에 두고 전자 부품을 실장하며, 그 전자 부품과 솔더 레지스트층 사이를 언더필에 의해서 수지 봉지하여 이루어지는 프린트 배선판에 있어서,
    상기 도체 패드는 0㎛ 초과 200㎛ 이하의 피치로 배치되고,
    상기 땜납 범프 직경 (W) 과 상기 솔더 레지스트층에 형성한 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.26 의 범위이고,
    상기 개구부는, 그 상면에 있어서의 개구 직경 (D1) 이 저면에 있어서의 개구 직경 (D2) 보다 큰 테이퍼 형상으로 형성되어 있는 것을 특징으로 하는 프린트 배선판.
  3. 삭제
  4. 삭제
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 개구부에 있어서, D1 － D2 = 5 ∼ 20㎛ 인 것을 특징으로 하는 프린트 배선판.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 솔더 레지스트층의 표면은, 적어도 전자 부품 실장 영역에 있어서 평탄화 처리가 실시되어 이루어지는 것을 특징으로 하는 프린트 배선판.
  7. 제 6 항에 있어서,
    상기 솔더 레지스트층의 평탄화된 표면은, 추가로 조화 (粗化) 처리가 실시 되어 이루어지는 것을 특징으로 하는 프린트 배선판.
  8. 제 6 항에 있어서,
    상기 솔더 레지스트층의 평탄화된 표면은, 최대 표면 거칠기가 0.8 ∼ 3.0㎛ 인 것을 특징으로 하는 프린트 배선판.
  9. 제 8 항에 있어서,
    상기 솔더 레지스트층의 조화된 표면은, 그 표면 거칠기가 상기 평탄화된 표면의 최대 표면 거칠기보다 작고, 또한 산술 평균 거칠기 (Ra) 로 0.2 ∼ 0.5㎛ 인 것을 특징으로 하는 프린트 배선판.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 도체 패드는, 최외층에 위치하는 층간 수지 절연층에 형성한 개구 내에 도금 도체를 충전 (充塡) 하여 이루어지는 필드 비아의 형태로 형성되고, 상기 층간 수지 절연층 표면에서 노출되는 필드 비아 표면의 요철량은, 층간 수지 절연층 상에 형성되는 도체 회로의 두께에 대하여 －5㎛ ∼ ＋5㎛ 인 것을 특징으로 하는 프린트 배선판.
  11. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납 범프는, 상기 솔더 레지스트층의 개구부의 벽면에 접하고 있는 것을 특징으로 하는 프린트 배선판.
  12. 제 1 항 또는 제 2 항에 있어서,
    상기 땜납 범프는, 상기 도체 패드 상에 땜납볼을 탑재함으로써 형성되는 것을 특징으로 하는 프린트 배선판.
  13. 제 1 항 또는 제 2 항에 있어서,
    상기 도체 패드와 내층의 도체 회로를 접속하는 비어홀은, 최외층의 층간 수지 절연층에 형성한 개구부 내에 도금이 충전되어 이루어지는 것을 특징으로 하는 프린트 배선판.
  14. 도체 회로와 층간 수지 절연층이 서로 적층되어 이루어짐과 함께, 상이한 층에 위치하는 도체 회로들이 비아홀을 개재하여 전기적으로 접속되어 이루어지는 빌드업 배선층을 갖고, 최외층의 층간 수지 절연막과 최외층의 도체 회로 상에는 솔더 레지스트층이 형성되고, 그 솔더 레지스트층에 형성한 개구부로부터 노출되는 상기 도체 회로의 일부를 전자 부품을 실장하기 위한 도체 패드로서 형성하고, 그 도체 패드 상에 땜납 범프를 형성하여 이루어지는 프린트 배선판을 제조하는 방법에 있어서,
    상기 도체 패드를 0㎛ 초과 200㎛ 이하의 피치로 배치하는 공정과,
    상기 솔더 레지스트층에 형성한 개구부를 그 상면에 있어서의 개구 직경 (D1) 이 저면에 있어서의 개구 직경 (D2) 보다 큰 테이퍼 형상으로 형성하는 공정과,
    상기 솔더 레지스트층의 개구부를 개재하여 상기 도체 패턴 상에 땜납볼을 탑재하는 공정과,
    상기 땜납 범프 직경 (W) 과 상기 솔더 레지스트층의 개구부의 개구 직경 (D) 의 비 (W/D) 가 1.05 ∼ 1.26 이도록 상기 땜납 범프를 형성하는 공정을 포함하는 프린트 배선판의 제조 방법.
  15. 제 14 항에 있어서,
    상기 땜납볼을 탑재하는 공정은,
    볼 정렬용 마스크의 상방에, 그 볼 정렬용 마스크에 대향하는 개구를 구비하는 통부재를 위치시키고, 그 통부재에서 공기를 흡인함으로써 통부재 바로 아래의 볼 정렬용 마스크 상에 땜납볼을 집합시키는 공정과,
    상기 통부재를 수평 방향으로 이동시킴으로써, 상기 볼 정렬용 마스크의 개구를 개재하여 상기 도체 패드 상에 땜납볼을 낙하시키는 공정을 포함하는 것을 특징으로 하는 프린트 배선판의 제조 방법.
KR1020077025325A 2005-06-30 2007-10-31 프린트 배선판 KR100905685B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00192863 2005-06-30
JP2005192863 2005-06-30

Publications (2)

Publication Number Publication Date
KR20070116967A KR20070116967A (ko) 2007-12-11
KR100905685B1 true KR100905685B1 (ko) 2009-07-03

Family

ID=37604519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077025325A KR100905685B1 (ko) 2005-06-30 2007-10-31 프린트 배선판

Country Status (7)

Country Link
US (3) US8017875B2 (ko)
EP (1) EP1887846A4 (ko)
JP (1) JP5021473B2 (ko)
KR (1) KR100905685B1 (ko)
CN (2) CN101171895B (ko)
TW (1) TW200718298A (ko)
WO (1) WO2007004658A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
CN101171895B (zh) * 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
EP1887845A4 (en) 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
WO2007007865A1 (en) 2005-07-11 2007-01-18 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
JP4731574B2 (ja) 2006-01-27 2011-07-27 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20090039740A (ko) * 2006-08-03 2009-04-22 쇼와 덴코 가부시키가이샤 땜납 회로 기판의 제조 방법
CN101296570A (zh) * 2007-04-25 2008-10-29 富葵精密组件(深圳)有限公司 电路板及其制作方法
US8455766B2 (en) * 2007-08-08 2013-06-04 Ibiden Co., Ltd. Substrate with low-elasticity layer and low-thermal-expansion layer
WO2009144846A1 (ja) * 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法
US7705447B2 (en) * 2008-09-29 2010-04-27 Intel Corporation Input/output package architectures, and methods of using same
KR101002680B1 (ko) * 2008-10-21 2010-12-21 삼성전기주식회사 반도체 패키지 및 그 제조 방법
TWI468093B (zh) * 2008-10-31 2015-01-01 Princo Corp 多層基板之導孔結構及其製造方法
WO2010064467A1 (ja) * 2008-12-05 2010-06-10 イビデン株式会社 多層プリント配線板、及び、多層プリント配線板の製造方法
CN101917818B (zh) * 2009-09-25 2012-08-22 昆山市华升电路板有限公司 电路板的焊盘结构及其制作方法
JP5807221B2 (ja) 2010-06-28 2015-11-10 アユミ工業株式会社 接合構造体製造方法および加熱溶融処理方法ならびにこれらのシステム
WO2012087072A2 (ko) 2010-12-24 2012-06-28 엘지이노텍주식회사 인쇄회로기판 및 이의 제조 방법
KR101231522B1 (ko) * 2010-12-24 2013-02-07 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
JP5640892B2 (ja) * 2011-05-23 2014-12-17 三菱電機株式会社 半導体装置
US8643196B2 (en) * 2011-07-27 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for bump to landing trace ratio
US20130168132A1 (en) * 2011-12-29 2013-07-04 Sumsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
FR2991108A1 (fr) 2012-05-24 2013-11-29 St Microelectronics Sa Ligne coplanaire blindee
JP6069960B2 (ja) * 2012-08-30 2017-02-01 凸版印刷株式会社 半導体パッケージの製造方法
KR101497840B1 (ko) * 2013-12-02 2015-03-02 삼성전기주식회사 솔더레지스트 개구 구조 및 회로 기판
JP2016015432A (ja) * 2014-07-03 2016-01-28 イビデン株式会社 回路基板及びその製造方法
KR102214512B1 (ko) 2014-07-04 2021-02-09 삼성전자 주식회사 인쇄회로기판 및 이를 이용한 반도체 패키지
US9699921B2 (en) * 2014-08-01 2017-07-04 Fujikura Ltd. Multi-layer wiring board
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
KR102532200B1 (ko) * 2015-12-09 2023-05-12 삼성전자 주식회사 테스트 패턴, 반도체 소자의 테스트 방법, 및 집적 회로의 레이아웃 설계를 위한 컴퓨터 구현 방법
CN107732488A (zh) * 2016-08-10 2018-02-23 泰科电子(上海)有限公司 连接件
US10164358B2 (en) * 2016-09-30 2018-12-25 Western Digital Technologies, Inc. Electrical feed-through and connector configuration
FR3069128B1 (fr) * 2017-07-13 2020-06-26 Safran Electronics & Defense Fixation d'un cms sur une couche isolante avec un joint de brasure dans une cavite realisee dans une couche isolante
JP6991014B2 (ja) * 2017-08-29 2022-01-12 キオクシア株式会社 半導体装置
US20190366460A1 (en) * 2018-06-01 2019-12-05 Progress Y&Y Corp. Soldering apparatus and solder nozzle module thereof
US11488918B2 (en) * 2018-10-31 2022-11-01 Intel Corporation Surface finishes with low rBTV for fine and mixed bump pitch architectures
CN111334750B (zh) * 2020-03-11 2022-02-01 京东方科技集团股份有限公司 一种soi精细掩模版及其制作方法
CN111640719B (zh) * 2020-06-01 2022-04-01 厦门通富微电子有限公司 一种半导体器件及其制作方法
US20220069489A1 (en) * 2020-08-28 2022-03-03 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN113524885B (zh) * 2021-07-17 2022-07-08 江苏本川智能电路科技股份有限公司 一种厚铜板阻焊印刷设备及其印刷方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121411A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
US5329423A (en) * 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
CN1196392C (zh) 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
TWI293315B (en) 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) * 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) * 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) * 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
KR100798662B1 (ko) * 2004-08-04 2008-01-28 이비덴 가부시키가이샤 땜납 볼 탑재 방법 및 땜납 볼 탑재 장치
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
KR100966774B1 (ko) * 2005-05-23 2010-06-29 이비덴 가부시키가이샤 프린트 배선판
EP1887845A4 (en) 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
CN101171895B (zh) 2005-06-30 2010-06-23 揖斐电株式会社 印刷线路板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
WO2007072876A1 (ja) * 2005-12-20 2007-06-28 Ibiden Co., Ltd. プリント配線板の製造方法
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法
TWI413471B (zh) * 2006-01-27 2013-10-21 Ibiden Co Ltd Method and device for mounting solder ball
JP4731574B2 (ja) * 2006-01-27 2011-07-27 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
TW200746964A (en) 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7472473B2 (en) 2006-04-26 2009-01-06 Ibiden Co., Ltd. Solder ball loading apparatus
US7823762B2 (en) * 2006-09-28 2010-11-02 Ibiden Co., Ltd. Manufacturing method and manufacturing apparatus of printed wiring board
US20090120832A1 (en) * 2007-11-14 2009-05-14 Debbie Munden Single hand use baby food and container tray
WO2009144846A1 (ja) * 2008-05-30 2009-12-03 イビデン株式会社 半田ボール搭載方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121411A (ja) * 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP2004319676A (ja) * 2003-04-15 2004-11-11 Harima Chem Inc はんだ析出方法およびはんだバンプ形成方法

Also Published As

Publication number Publication date
KR20070116967A (ko) 2007-12-11
US20110214915A1 (en) 2011-09-08
US8017875B2 (en) 2011-09-13
JPWO2007004658A1 (ja) 2009-01-29
CN101854771A (zh) 2010-10-06
EP1887846A1 (en) 2008-02-13
TW200718298A (en) 2007-05-01
CN101171895B (zh) 2010-06-23
WO2007004658A1 (ja) 2007-01-11
US8624132B2 (en) 2014-01-07
TWI323624B (ko) 2010-04-11
CN101171895A (zh) 2008-04-30
EP1887846A4 (en) 2010-08-11
US20070086147A1 (en) 2007-04-19
US20100065323A1 (en) 2010-03-18
US8022314B2 (en) 2011-09-20
JP5021473B2 (ja) 2012-09-05

Similar Documents

Publication Publication Date Title
KR100905685B1 (ko) 프린트 배선판
KR100905686B1 (ko) 프린트 배선판
JP4647007B2 (ja) 半田ボール搭載装置
KR100798662B1 (ko) 땜납 볼 탑재 방법 및 땜납 볼 탑재 장치
US7886955B2 (en) Solder ball mounting device
JP4592762B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118283B2 (ja) 半田ボール搭載方法及び半田ボール搭載装置
JP4118286B2 (ja) 半田ボール搭載方法
JP4118285B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法
JP4118284B2 (ja) 半田ボール搭載装置及び半田ボール搭載方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 11