CN111640719B - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN111640719B
CN111640719B CN202010485389.9A CN202010485389A CN111640719B CN 111640719 B CN111640719 B CN 111640719B CN 202010485389 A CN202010485389 A CN 202010485389A CN 111640719 B CN111640719 B CN 111640719B
Authority
CN
China
Prior art keywords
metal
height
semiconductor substrate
bumps
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010485389.9A
Other languages
English (en)
Other versions
CN111640719A (zh
Inventor
陈运生
张雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tongfu Microelectronics Co ltd
Original Assignee
Xiamen Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tongfu Microelectronics Co ltd filed Critical Xiamen Tongfu Microelectronics Co ltd
Priority to CN202010485389.9A priority Critical patent/CN111640719B/zh
Publication of CN111640719A publication Critical patent/CN111640719A/zh
Application granted granted Critical
Publication of CN111640719B publication Critical patent/CN111640719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开了一种半导体器件及其制作方法，属于半导体技术领域。本申请提供的半导体器件包括半导体基板、图案化的第一金属层和多个金属凸块，其中，半导体基板的第一表面具有多个导电焊盘，第一金属层仅设置于多个导电焊盘处，金属凸块与导电焊盘一一对应，其中，多个金属凸块的高度不完全相同。当本申请半导体器件连接引脚时，引脚与金属凸块一一连接，由于金属凸块的高度不同，相比于相同高度的金属凸块，引脚之间的间距被拉长，从而在满足COF封装技术中对引脚之间间距的限定的前提下，可以将金属凸块之间的间距缩小，进而能够缩小半导体基板的尺寸，或者增加引脚的数量。

Description

一种半导体器件及其制作方法
技术领域
本申请涉及半导体技术领域，特别是涉及一种半导体器件及其制作方法。
背景技术
在半导体技术领域，卷带式覆晶薄膜封装COF是一种应用广泛的IC封装技术。COF具体是运用软性基板电路作为封装芯片的载体，通过热压合将芯片上的金属凸块与软性基板电路上的引脚进行接合的技术。为了保证器件的性能，软性基板电路上的引脚之间必须保持一定的间距，这就限定了芯片上的金属凸块之间的间距。因此需要开发一种半导体器件，能够使金属凸块之间的间距进一步缩小，从而能够缩小半导体基板的尺寸，或者增加引脚的数量。
发明内容
本申请主要解决的技术问题是提供一种半导体器件及其制作方法，能够缩小金属凸块之间的间距，从而缩小半导体基板的尺寸，或者增加引脚的数量。
为解决上述技术问题，本申请采用的一个技术方案是：
提供一种半导体器件，包括：半导体基板，所述半导体基板的第一表面具有多个导电焊盘；图案化的第一金属层，所述第一金属层仅设置于所述导电焊盘位置处；多个金属凸块，设置于所述第一金属层远离所述半导体基板的一侧表面，且与所述导电焊盘一一对应；其中，所述多个金属凸块的高度不完全相同。
其中，所述第一金属层上设置有第一高度和第二高度的所述金属凸块，所述第一高度大于所述第二高度，且所述第一高度的所述金属凸块和所述第二高度的所述金属凸块在所述半导体基板的其中一个侧面上的正投影依次交替设置。
其中，所述第一高度的所述金属凸块与所述第二高度的所述金属凸块相互错位设置。
其中，具有相同高度的所述金属凸块位于同一列。
其中，具有所述第二高度的所述金属凸块包括第一子金属凸块，具有所述第一高度的所述金属凸块包括依次层叠设置的所述第一子金属凸块和第二子金属凸块，且所述第二子金属凸块在所述半导体基板上的正投影的尺寸小于所述第一子金属凸块在所述半导体基板上的正投影的尺寸。
其中，所述半导体器件还包括：多个引脚，分别与所述金属凸块电连接，且所述第一高度和所述第二高度之间的高度差大于所述引脚的厚度。
其中，所述第一金属层的材料包括钛钨合金。
其中，所述金属凸块的材料包括金。
为解决上述技术问题，本申请采用的另一个技术方案是：
提供一种半导体器件的制作方法，包括：提供半导体基板，所述半导体基板的第一表面具有多个导电焊盘；在所述第一表面形成第一金属层，所述第一金属层与所述导电焊盘电性连接；在所述第一金属层远离所述半导体基板的一侧表面形成多个金属凸块，每个所述导电焊盘位置处设置有一个所述金属凸块，且所述多个金属凸块的高度不完全相同；蚀刻去除未被所述金属凸块覆盖的所述第一金属层。
其中，所述在所述第一金属层远离所述半导体基板的一侧表面形成多个金属凸块，每个所述导电焊盘位置处设置有一个所述金属凸块，且所述多个金属凸块的高度不完全相同的步骤包括：在所述第一金属层远离所述半导体基板的一侧表面形成图案化的第一光阻涂层，所述第一光阻涂层对应所述导电焊盘的位置设置有第一通孔；在所述第一通孔内形成第一子金属凸块；去除所述第一光阻涂层；在所述第一金属层远离所述半导体基板的一侧表面形成图案化的第二光阻涂层，所述第二光阻涂层对应部分所述第一子金属凸块的位置设置有第二通孔；在所述第二通孔内形成第二子金属凸块；去除所述第二光阻涂层。
本申请的有益效果是：区别于现有技术的情况，本申请提供的半导体器件包括半导体基板、图案化的第一金属层和多个金属凸块，其中，半导体基板的第一表面具有多个导电焊盘，第一金属层仅设置于多个导电焊盘处，金属凸块与导电焊盘一一对应，其中，多个金属凸块的高度不完全相同。当引脚与金属凸块连接时，由于金属凸块的高度不同，相比于相同高度的金属凸块，引脚之间的间距被拉长，从而在满足COF封装技术中对引脚之间间距的限定的前提下，可以将金属凸块之间的间距缩小，进而能够缩小半导体基板的尺寸，或者增加引脚的数量。
附图说明
为了更清楚地说明本申请实施方式中的技术方案，下面将对实施方式描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1为本申请半导体器件一实施方式的结构示意图；
图2a为本申请半导体器件另一实施方式的结构示意图；
图2b为图2a中半导体器件的俯视结构示意图；
图2c为本申请半导体器件另一实施方式的结构示意图；
图3为本申请半导体器件的制作方法一实施方式的流程示意图；
图4a为图3中步骤S11对应的一实施方式的结构示意图；
图4b为图3中步骤S12对应的一实施方式的结构示意图；
图4c为图3中步骤S13对应的一实施方式的结构示意图；
图4d为图3中步骤S14对应的一实施方式的结构示意图；
图5为图3中步骤S13包括的步骤一实施方式的流程示意图；
图6a为图5中步骤S131对应的一实施方式的结构示意图；
图6b为图5中步骤S132对应的一实施方式的结构示意图；
图6c为图5中步骤S133对应的一实施方式的结构示意图；
图6d为图5中步骤S134对应的一实施方式的结构示意图；
图6e为图5中步骤S135对应的一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施方式中的附图，对本申请实施方式中的技术方案进行清楚、完整地描述，显然，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部实施方式。基于本申请中的实施方式，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施方式，都属于本申请保护的范围。
请参阅图1，图1为本申请半导体器件一实施方式的结构示意图，该半导体器件包括：半导体基板11、图案化的第一金属层12和多个金属凸块13。具体地，半导体基板11的第一表面具有多个导电焊盘111，半导体基板11可以为已经完成芯片生产工艺但未切割的晶圆，也可以为切割成的单颗芯片，图1中示意性画出包含两个导电焊盘111的单颗芯片的情况。图案化的第一金属层12仅设置于导电焊盘111位置处，即第一金属层12被分成多个块状，分别与导电焊盘111对应，并与导电焊盘111电性连接，优选第一金属层12被分成的每个块状在半导体基板11上的投影面积大于或等于导电焊盘111在半导体基板11上的投影面积，第一金属层12覆盖住对应位置处的导电焊盘111，避免导电焊盘111与其他部件出现不必要的导通。多个金属凸块13则设置于第一金属层12远离半导体基板11的一侧表面，且与导电焊盘111一一对应，即从第一表面往上，依次分布有导电焊盘111、第一金属层12、金属凸块13，第一金属层12实现金属凸块13与导电焊盘111之间的电性连接，而且能够作为中间层增加金属凸块13与导电焊盘111之间的连接强度，使金属凸块13不易脱落。
其中，多个金属凸块13的高度不完全相同，例如图1中的两个金属凸块13的高度不相同，当后续封装时，引脚与金属凸块13一一连接，相邻引脚之间的间距即为相邻金属凸块13上表面之间的间距L1，由于金属凸块13的高度不同，相比于高度相同时的金属凸块之间的水平间距L2，明显L1>L2，相邻引脚之间的间距被拉长。假设COF封装技术中对引脚之间间距的限定为L2，则可以将两个金属凸块13之间的水平间距缩小，使其上表面之间的间距由L1随之缩小为L2，进而能够缩小半导体基板的尺寸，或者增加引脚的数量。
在另一个实施方式中，请参阅图2a和图2b，图2a为本申请半导体器件另一实施方式的结构示意图，图2b为图2a中半导体器件的俯视结构示意图，其中，图2a为图2b中各结构部件投影到半导体基板21的左侧面的剖面结构示意图。本实施方式中半导体器件的结构与上述实施方式中相似，包括：半导体基板21、图案化的第一金属层22和多个金属凸块23，第一金属层22仅设置于半导体基板21的第一表面的导电焊盘211处，金属凸块23与导电焊盘211一一对应。其中，第一金属层22上设置的金属凸块23由第一高度H1的金属凸块231和第二高度H2的金属凸块232组成，第一高度H1大于第二高度H2，金属凸块231和金属凸块232的材质相同。第一高度H1的金属凸块231和第二高度H2的金属凸块232在半导体基板21的其中一个侧面上的正投影依次交替设置。具体地，在图2b中半导体基板21的左边侧面上，金属凸块231和金属凸块232的正投影依次交替设置，如图2a所示。
优选地，本实施方式中第一金属层22的材料包括钛钨合金，金属凸块23的材料包括金。当然，在其他实施方式中，也可以为其他材料，如第一金属层的材料为钛铜合金，金属凸块的材料为铜。
请继续参阅图2a和图2b，本实施方式中半导体器件还包括多个引脚24，分别与金属凸块23电连接，且第一高度H1和第二高度H2之间的高度差大于引脚24的厚度，使得引脚24之间的间距较近时，不会发生相互搭接的情况。
优选地，第一高度H1的金属凸块231与第二高度H2的金属凸块232相互错位设置，具有相同高度的金属凸块23位于同一列。如图2a所示，第一高度H1的金属凸块231位于右侧一列，第二高度H2的金属凸块232位于左侧一列。相较于将第一高度H1的金属凸块231和第二高度H2的金属凸块232排列成一列的情况，本实施方式在保持引脚24之间的间距D1不变的情况下，增大了相邻金属凸块231之间的间距，增大了相邻金属凸块232之间的间距，降低了本申请半导体器件的工艺难度，且提高了半导体器件的可靠性。
本实施方式中，由于设置了第一高度H1的金属凸块231和第二高度H2的金属凸块232，相邻引脚24之间的间距为倾斜方向的D1，此时相邻金属凸块23之间的水平间距为D2。现有技术中相邻金属凸块的高度相同，则相邻引脚之间的间距也约等于水平方向的D2，由于将平面间距设计转化为立体间距设计，明显D1>D2。假设COF封装技术中对引脚之间间距的限定为D2，则可以将相邻金属凸块331和金属凸块332之间的水平间距由D2进一步缩小为D3，使设置在不同高度的金属凸块上表面的相邻引脚34之间的间距为倾斜方向的D2，如图2c所示，进而能够缩小半导体基板的尺寸，使得图2c中半导体基板31的尺寸小于图2a中半导体基板21的尺寸。或者能够在不改变半导体基板尺寸的前提下增加引脚的数量。
请继续参阅图2a和图2b，本实施方式中具有第二高度H2的金属凸块232包括第一子金属凸块A，具有第一高度H1的金属凸块231包括依次层叠设置的第一子金属凸块A和第二子金属凸块B，且第二子金属凸块B在半导体基板21上的正投影的尺寸小于第一子金属凸块A在半导体基板21上的正投影的尺寸。如此设置可以降低形成第二子金属凸块B的工艺难度，且在不影响半导体器件性能的前提下减少第二子金属凸块B所用金属的用量，节约成本。
请参阅图3，图3为本申请半导体器件的制作方法一实施方式的流程示意图，具体包括如下步骤：
S11，提供半导体基板，半导体基板的第一表面具有多个导电焊盘。
半导体基板可以为已经完成芯片生产工艺但未切割的晶圆，也可以为切割成的单颗芯片。具体请参阅图4a，图4a为图3中步骤S11对应的一实施方式的结构示意图，图中半导体基板41为第一表面具有两个导电焊盘411的单颗芯片，该第一表面为芯片的功能面，通过导电焊盘411实现芯片与其他器件的导通。
S12，在第一表面形成第一金属层，第一金属层与导电焊盘电性连接。
请参阅图4b，图4b为图3中步骤S12对应的一实施方式的结构示意图，在半导体基板41的第一表面形成第一金属层42，该第一金属层42与导电焊盘411电性连接。优选地，该第一金属层42的材料为钛钨合金，可通过溅镀的方式形成，可增加后续形成的金属凸块43在半导体基板41上的附着力，使其不易脱落。
S13，在第一金属层远离半导体基板的一侧表面形成多个金属凸块，每个导电焊盘位置处设置有一个金属凸块，且多个金属凸块的高度不完全相同。
请参阅图4c，图4c为图3中步骤S13对应的一实施方式的结构示意图，形成第一金属层42之后，在第一金属层42远离半导体基板41的一侧表面形成多个金属凸块43，每个导电焊盘411位置处设置有一个金属凸块43，且多个金属凸块43的高度不完全相同。优选地，相邻金属凸块43的高度不相同，如图4c所示。优选地，该金属凸块43的材料为金，可通过电镀的方式形成。
S14，蚀刻去除未被金属凸块覆盖的第一金属层。
请参阅图4d，图4d为图3中步骤S14对应的一实施方式的结构示意图，形成金属凸块43之后，以金属凸块43为硬掩模，蚀刻去除未被金属凸块43覆盖的第一金属层42，具体可采用干法蚀刻或者湿法蚀刻的方式形成图案化的第一金属层42，得到与图1所示的本申请半导体器件一实施方式相似的结构。
本实施方式将平面间距设计转化为立体间距设计，在满足同样的间距标准的前提下，可以进一步缩小金属凸块之间的间距，从而缩小半导体基板的尺寸，或者在不缩小半导体基板时增加金属凸块的数量。
请参阅图5，图5为图3中步骤S13包括的步骤一实施方式的流程示意图，上述实施方式中在第一金属层42远离半导体基板41的一侧表面形成多个金属凸块43，每个导电焊盘411位置处设置有一个金属凸块43，且多个金属凸块43的高度不完全相同的步骤包括：
S131，在第一金属层远离半导体基板的一侧表面形成图案化的第一光阻涂层，第一光阻涂层对应导电焊盘的位置设置有第一通孔。
具体地，请参阅图6a，图6a为图5中步骤S131对应的一实施方式的结构示意图。在图4b所示结构的基础上，在第一金属层42远离半导体基板41的一侧表面形成图案化的第一光阻涂层45。具体可通过在半导体基板41上涂覆光阻，然后利用曝光工艺将掩膜板上的图案转移至光阻涂层上，再利用显影工艺在第一光阻涂层45对应导电焊盘411的位置处形成第一通孔451，得到图案化的第一光阻涂层45。之后可以利用去离子水冲洗、氧清洗等工艺将第一通孔451内可能残留的光阻去除，以充分暴露第一通孔451内的第一金属层42。
S132，在第一通孔内形成第一子金属凸块。
具体地，请参阅图6b，图6b为图5中步骤S132对应的一实施方式的结构示意图。形成图案化的第一光阻涂层45之后，在第一通孔451内形成第一子金属凸块E。优选采用电镀的工艺形成第一子金属凸块E，其中，第一子金属凸块E的材料优选为金。
S133，去除第一光阻涂层。
具体地，请参阅图6c，图6c为图5中步骤S133对应的一实施方式的结构示意图。在第一通孔451内形成第一子金属凸块E之后，利用去光阻工艺将第一光阻涂层45去除，形成图6c所示的结构，在第一金属层42远离半导体基板11的一侧表面对应于每个导电焊盘411的位置处形成有一个第一子金属凸块E。
S134，在第一金属层远离半导体基板的一侧表面形成图案化的第二光阻涂层，第二光阻涂层对应部分第一子金属凸块的位置设置有第二通孔。
具体地，请参阅图6d，图6d为图5中步骤S134对应的一实施方式的结构示意图。在图6c所示结构的基础上，形成图案化的第二光阻涂层46，形成方式与第一光阻涂层45相似，只是第二光阻涂层46对应于部分第一子金属凸块E的位置设置有第二通孔461，该第二通孔461暴露出其对应的第一子金属凸块E远离第一金属层42的一侧表面的至少部分。图6d中示意性画出第二光阻涂层46对应于右侧的一个第一子金属凸块E设置有第二通孔461，对应于左侧的一个第一子金属凸块E未设置有第二通孔461的情况。其中，第二通孔461在半导体基板41上的正投影面积小于第一通孔451在半导体基板41上的正投影面积。
S135，在第二通孔内形成第二子金属凸块。
具体地，请参阅图6e，图6e为图5中步骤S135对应的一实施方式的结构示意图。在第二通孔461内形成第二子金属凸块F，优选第二子金属凸块F与第一子金属凸块E的材料相同，形成方式也相同。
S136，去除第二光阻涂层。
具体地，请继续参阅图4c，形成第二子金属凸块F之后，利用去光阻工艺将第二光阻涂层46去除，形成图4c所示的结构。
后续再执行上述步骤S14，蚀刻去除未被金属凸块E和F覆盖的第一金属层42，形成图4d所示的本申请提供的半导体器件。
本实施方式通过两次光刻工艺形成了不同高度的金属凸块，从而将平面间距设计转化为立体间距设计，在满足同样的间距标准的前提下，可以进一步缩小金属凸块之间的间距，从而缩小半导体基板的尺寸，或者在不缩小半导体基板时增加金属凸块的数量。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (9)

1.一种半导体器件，其特征在于，包括：
半导体基板，所述半导体基板的第一表面具有多个导电焊盘；
图案化的第一金属层，所述第一金属层仅设置于所述导电焊盘位置处；
多个金属凸块，设置于所述第一金属层远离所述半导体基板的一侧表面，且与所述导电焊盘一一对应；其中，所述多个金属凸块具有第一高度和第二高度，所述第一高度大于所述第二高度，且所述第一高度的所述金属凸块和所述第二高度的所述金属凸块在所述半导体基板的其中一个侧面上的正投影依次交替设置。
2.根据权利要求1所述的半导体器件，其特征在于，
所述第一高度的所述金属凸块与所述第二高度的所述金属凸块相互错位设置。
3.根据权利要求2所述的半导体器件，其特征在于，
具有相同高度的所述金属凸块位于同一列。
4.根据权利要求1所述的半导体器件，其特征在于，
具有所述第二高度的所述金属凸块包括第一子金属凸块，具有所述第一高度的所述金属凸块包括依次层叠设置的所述第一子金属凸块和第二子金属凸块，且所述第二子金属凸块在所述半导体基板上的正投影的尺寸小于所述第一子金属凸块在所述半导体基板上的正投影的尺寸。
5.根据权利要求1所述的半导体器件，其特征在于，还包括：
多个引脚，分别与所述金属凸块电连接，且所述第一高度和所述第二高度之间的高度差大于所述引脚的厚度。
6.根据权利要求1所述的半导体器件，其特征在于，所述第一金属层的材料包括钛钨合金。
7.根据权利要求1所述的半导体器件，其特征在于，所述金属凸块的材料包括金。
8.一种半导体器件的制作方法，其特征在于，包括：
提供半导体基板，所述半导体基板的第一表面具有多个导电焊盘；
在所述第一表面形成第一金属层，所述第一金属层与所述导电焊盘电性连接；
在所述第一金属层远离所述半导体基板的一侧表面形成多个金属凸块，每个所述导电焊盘位置处设置有一个所述金属凸块，且所述多个金属凸块具有第一高度和第二高度，所述第一高度大于所述第二高度，且所述第一高度的所述金属凸块和所述第二高度的所述金属凸块在所述半导体基板的其中一个侧面上的正投影依次交替设置；
蚀刻去除未被所述金属凸块覆盖的所述第一金属层。
9.根据权利要求8所述的制作方法，其特征在于，所述在所述第一金属层远离所述半导体基板的一侧表面形成多个金属凸块，每个所述导电焊盘位置处设置有一个所述金属凸块，且所述多个金属凸块具有第一高度和第二高度的步骤包括：
在所述第一金属层远离所述半导体基板的一侧表面形成图案化的第一光阻涂层，所述第一光阻涂层对应所述导电焊盘的位置设置有第一通孔；
在所述第一通孔内形成第一子金属凸块；
去除所述第一光阻涂层；
在所述第一金属层远离所述半导体基板的一侧表面形成图案化的第二光阻涂层，所述第二光阻涂层对应部分所述第一子金属凸块的位置设置有第二通孔；
在所述第二通孔内形成第二子金属凸块；所述第二子金属凸块对应具有所述第一高度的金属凸块；
去除所述第二光阻涂层。
CN202010485389.9A 2020-06-01 2020-06-01 一种半导体器件及其制作方法 Active CN111640719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010485389.9A CN111640719B (zh) 2020-06-01 2020-06-01 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010485389.9A CN111640719B (zh) 2020-06-01 2020-06-01 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN111640719A CN111640719A (zh) 2020-09-08
CN111640719B true CN111640719B (zh) 2022-04-01

Family

ID=72329808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010485389.9A Active CN111640719B (zh) 2020-06-01 2020-06-01 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN111640719B (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1887846A4 (en) * 2005-06-30 2010-08-11 Ibiden Co Ltd CIRCUIT BOARD
US8039384B2 (en) * 2010-03-09 2011-10-18 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces
US8409978B2 (en) * 2010-06-24 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe
US9373539B2 (en) * 2014-04-07 2016-06-21 Freescale Semiconductor, Inc. Collapsible probe tower device and method of forming thereof
CN106206512B (zh) * 2015-05-01 2019-03-12 矽品精密工业股份有限公司 基板结构
US11171108B2 (en) * 2018-10-04 2021-11-09 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
CN111640719A (zh) 2020-09-08

Similar Documents

Publication Publication Date Title
CN108231601B (zh) 半导体装置及其制造方法
US7285867B2 (en) Wiring structure on semiconductor substrate and method of fabricating the same
CN104916605A (zh) 具有锥形端通孔的封装件
KR101538541B1 (ko) 반도체 디바이스
US20100015795A1 (en) Semiconductor device having projecting electrode formed by electrolytic plating, and manufacturing method thereof
US20080265411A1 (en) Structure of packaging substrate and method for making the same
TW201624654A (zh) 基板及具有用於增加的柱高之介電質移除之基板的總成
US11948899B2 (en) Semiconductor substrate structure and manufacturing method thereof
CN111106020A (zh) 集成电路封装件和方法
KR20050033111A (ko) 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
WO2009016495A1 (en) Semiconductor device having a bump electrode and method for its manufacture
US20070158837A1 (en) Semiconductor device
CN111640719B (zh) 一种半导体器件及其制作方法
JP2003318323A (ja) 半導体装置およびその製造方法
CN115985880A (zh) 具有转接板功能的新型封装基板及其制作方法
CN115394745A (zh) 半导体装置和制造半导体装置的方法
TW202335224A (zh) 電子封裝件及其製法
US10818584B2 (en) Package substrate and package structure
CN111640731B (zh) 一种半导体器件及其制作方法
CN114256164A (zh) 半导体封装结构
US11373956B2 (en) Semiconductor device package and method of manufacturing the same
KR100325925B1 (ko) 반도체 웨이퍼상에 일정 구조의 금속을 형성하는 방법
JP2003347333A (ja) 半導体装置
TWI845178B (zh) 電路板結構及其形成方法
US20220130781A1 (en) Circuit substrate structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant