TWI309543B - - Google Patents

Download PDF

Info

Publication number
TWI309543B
TWI309543B TW095123798A TW95123798A TWI309543B TW I309543 B TWI309543 B TW I309543B TW 095123798 A TW095123798 A TW 095123798A TW 95123798 A TW95123798 A TW 95123798A TW I309543 B TWI309543 B TW I309543B
Authority
TW
Taiwan
Prior art keywords
solder
wiring board
printed wiring
resist layer
solder resist
Prior art date
Application number
TW095123798A
Other languages
English (en)
Other versions
TW200738090A (en
Inventor
Yoichiro Kawamura
Shigeki Sawa
Katsuhiko Tanno
Hironori Tanaka
Naoaki Fujii
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of TW200738090A publication Critical patent/TW200738090A/zh
Application granted granted Critical
Publication of TWI309543B publication Critical patent/TWI309543B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/0557—Non-printed masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

1309543 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種供在表層安裝電容器或IC等電子零 •件的印刷佈線板，詳言之，係關於—種適合將供安裝電子 ^ 零件用的焊錫凸塊窄間距化之印刷佈線板。 【先前技術】 近年，以行動電話、通信終端為代表的電子機器將以高 功能化為努力目標。所以’該等電子機器便使用安襄有 曰曰曰片的印刷佈線板。將K：晶片安裝於印刷佈線板的形 態’廣泛採取將1C晶片直接表面安裝於印刷佈線板中的 覆晶式。習知此種印刷佈線板係具備# :核心基板、在該 核心基板上所形成的增層層、以及在該增層層上面經由焊 錫凸塊安裝著IC晶片的福接焊塾。 其中，印刷佈線板係使用將諸如環氧樹脂、Βτ(雙順丁 婦二酸醯亞胺•三氮带）樹脂、紛樹脂等，與玻璃纖維等 φ強化材-起進行成形者，該等核心基板的熱膨脹係數約 ;2〜20卿rc(3Wc) ’較曰曰片的石夕之熱膨脹係數 (約3· 5ppm/°c )超出約4倍以上。 所以，上述覆晶式在隨IC晶片的發熱而重複發生溫度 邊化時，將因1C晶片與核心基板間之熱膨脹量與熱收縮 ，差異’恐將導致焊錫凸塊遭受破壞。為能解決此種問 題’便有提案在印刷佈線板與IC之間’介設具有熱膨服 係數在一者間之中介層（Thterposer)的方法（參昭曰本 利特開昭59-996號公報） … 312XP/發明說明書(補件)/95-10/95123798 5 1309543 j而，在i c與印刷怖線板間介設中介層的方法，因為 係在印刷佈線板與1(]晶片間介設著中介層，因而將無法 因應電子零件小型化的要求。此外，因為將額外追加配設 中介層的零件，因而將導致成本提升。 7以，本發明目的在於解決習知技術具有的上述問題， 便提案出一種即使搭載焊錫凸塊的導體 間距在以下的窄間距構造，仍具優越的^接^靠) :及、.邑緣可罪度’且可小型化及低成本化的印刷佈線板。 【發明内容】 —本發明者等為能實現上述目的，經深人鑽研，結果發現 藉由將耦接焊墊（其係從防焊劑層中所設置開口部中裸露 出）上所設置焊錫凸塊高度、與開口部直徑的比設定在既 定範圍内，便可提升焊錫凸塊與IC晶片等電子零件間之 輕接可靠度及絕緣可靠度，且有助於小型化及低成本化， 逐根據此種發現，完成以下述内容為主要構成的本發明。 換言之，本發明係 ⑴-種印刷佈線板’為對形成導體電路的佈線基板， 在其表面上設置防焊劑層，同時將從該防焊劑層中所机置 裸露出的上述導體電路其中—部分，形成供安裝電 的導：焊塾，並在該導體焊墊上形成焊錫凸塊的 印刷佈線板，其特徵在於， 上述導體焊墊係依200 # m以下間距配設；同時 上述焊錫凸塊距防焊劑層表面述 的開口徑D之比（H/Wmu。 ”上逑開口 ^ 312XP/發明說明書(補件)/95-10/95123798 6 1309543 再者’本發明係 (2)種印刷佈線板，為對形成導體電路的佈線基板， 在其表面上設置防焊劑層，同時將從該防焊劑層中所設置 •開口部裸露出的上述導體電路其中一部分，形成供安裝電 ★子零件用的導體焊塾，並在該導體焊塾上形成焊錫凸塊， 再將經由該焊錫凸塊所安裝的電子零件與防焊劑層之 間利用填底膠施行樹脂密封的印刷電路基板；其中， 鲁上述導體焊墊係依200 /ζπι以下間距配設；且/、 上述焊錫凸塊距防焊劑層表面的高度H、與上述開口部 的開口徑D之比（Η/D)，係0.55〜1.0。 本發明中，上述防烊劑層表面至少在電子零件安裝區域 施以平坦化處理，該經平坦化之表面（第丨凹凸面）的最大 表面粗度（凹凸量）最好為〇.8〜3,0 。 本發明中，可對上述經平坦化處理的防焊劑層表面，更 進一步施以粗化處理，該經粗化處理過的防焊劑層表面 # (第2凹凸面）之表面粗度，最好小於上述經平坦化處理的 表面最大表面粗度，且其算術平均粗度（Ra)為 〇 · 2 〜0. 5 // m。 再者，本發明中，作為從防焊劑層中所設置 1的導體電路之其中一部分而規範的導體焊塾， "導體在位於最外層的層間樹脂絕緣層中所設置開口内，完 々全被填充的填充洞（filled via)形態，從該層間樹脂絕緣 層表面裸露的填充洞表面凹凸量，相對於層間樹脂絕緣層 上所形成的導體電路厚度，最好為 312XP/發明說明書(補件)/95-10/95123798 7 1309543 另外，本發明中，所靖「道 ^ -η. » 〇 體焊墊」規定為從防焊劑層 中所-置之開口部裸露的導 二層 路係可形成諸如利用部彳刀该導體電 介Μ、、π r a 1 邛伤導體电路的形態（耦接焊墊），或 入二電鍍導體於樹脂絕緣層中所設置開口内，完 充洞在内)形態，以及由介層洞轉體電路 所構成的形鲅，庠差 彳，、等體电路 路其中—部^。尹、’、曰3有輕接焊#或介層洞的導體電
口 /再本發明中，所謂在防烊劑層中所設置開口的「開 /空()」’當開口側壁非形成推拔狀的情況，指開口的「直 :i’干而之當：口側壁呈推拔狀的情況 所表不之開口的直徑（開口的上端直徑）。
一 f，本發明中，所謂「最大表面粗度」如圖8概略所 不’在電子零件絲區域巾，導體料上或導體電路上的 防烊劑層高度、與相鄰導體焊墊非形成 成部的防烊劑層高度間之差值π、χ2、Χ3、Χ4 中的最大值。 Μ再者，所謂「算術平均粗度」係指依據JIS删01 範的算術平均粗度（Ra)。 依照本發明，藉由將焊錫凸塊距防焊劑層表面的高卢 H、與開口部的開口徑D之比(H/D)，設定在〇55以上： '便可將焊鍚凸塊高度形成較大狀態，因 v容易變形，且可增加焊錫體積（賴量）。結果，=2 錫能吸收的應力，因而將提升耦接可靠度。另一方面，藉 由將焊錫凸塊距防焊劑層表面的高度H、與開口部的開口3 312XP/發明說明書(補f牛)/95· 1 〇/95123798 8 1309543 ==比（_設定在U以下’在相鄰焊錫凸塊間較不 嫁融焊錫移動狀況，因而將可抑制烊錫凸塊的高度 :月況，且可防止相鄰焊錫凸塊間出現短路現象。結 ，便將提升耦接可靠度及絕緣可靠戶。 r==:::):==r =定為0.8〜3. 一，便可減少在 二 ==間所填充峨崎生㈣。結果，將提= 再者，藉由將經粗化處理過的防焊 面)之表面粗度，設定為小於經 二2凸 S甘丨一^衣面的凹凸量， 且其异術平均粗度Ra為0 2〜0 劑層表面與填底膠間的密接性，.同=二更可提升防焊 面殘留助焊劑、清洗液等少在防焊劑層表 緣可靠度。 、〜果，將棱升耦接可靠度及絕 再者’藉由將導體焊塾形成填充 層間樹脂絕緣層表面裸1φ Μ @ + 〜並將仗取外側 層間樹脂絕緣層上所开:= 真充咖 -5 —,，便可體電θ路厚度之下， 提升形成焊錫凸塊之際的濕^與坏錫球之接點，於是可 V 化。 跑入孔隙、凸塊未搭载(缺凸：的：:將二：少凸塊内被 化。 塊）的狀況，同時可易於精細 再者，因為不需要中介 化、低成1層’因而可達減少該部分的薄型 312XP/發明說明書(補件)/95·1〇/95ΐ23798 9 1309543 【實施方式】 本發明印刷佈線板一實施形態係如圖9所示，在佈線基 板最外層所形成防焊劑層（SR層）中設置開口部，並將從 •該開口部裸露出的導體電路其中一部分形成耦接焊墊，其 、 特徵在於：該耦接焊墊係依200 // m以下間距配設，且轉接 焊塾上所形成焊錫凸塊距防焊劑層表面的高度Η、與開口 部的開口徑D之比（H/D)，係0.55〜1.0。 本發明一實施形態中，在防焊劑層所設置開口部内形成 焊錫凸塊時，並非採取如習知使用遮罩的印刷法，而是最 好採取如後述，使具細微直徑的焊錫球經由錫球對齊用遮 罩的開口部，掉落於耦接焊墊上的新穎方法及裝置實施。 首先，針對使用新穎焊錫球搭載方法及裝置進行製造的 本發明印刷佈線板，就其一實施形態的構造參照圖丨與圖 2進行說明。 圖1所示係印刷佈線板10的剖視圖，® 2所示係在圖 φ 1所示印刷佈線板10上安| Ic晶片9G，並載置於子板 94上的狀態。如圖1所示’印刷佈線板10係在核心基板 30的雙面上形成導體電路34，該等導體電路係經由貫穿 孔36而電耦接。 再者，於核心基板3〇的導體電路34上，隔著層間樹脂 絕緣層5G形成導體電路58(其將形成導體電路 體電路58將經由介相6Q而㈣於導體電路… =路58上隔著層間樹脂絕緣請形成導體電路哪 _電路158係經由層間樹脂絕緣請中所形成的介 312XP/發明說明書(補件)/95-10/95123798 10 1309543 層洞16 0 ’輕接於導體電路5 8。 防焊劑層70係形成覆蓋著導體電路158及介層洞160 的狀態，並藉由在該防焊劑層7〇所設置開口 71中形成鍍 鎳層72及鍍金層74,來形成耦接焊墊75。在上面的耦接 焊墊75上將形成焊錫凸塊78υ，在下面的耦接焊墊上 則將形成BGA(球栅陣列封裝）781)。 如圖2所不，印刷佈線板丨〇上面侧的焊錫凸塊78U將 耦接於1C晶片90的電極92,而構成IC安裝印刷佈線板， 該1C安裝印刷佈線板將經由其下面側所設置的78D， 輕接於子板94的島96。 本發明一實施形態中，防焊劑層表面最好至少對電子零 件安裝區域施行平坦化處理。因為防焊劑層與焊锡凸塊的 熱膨脹係數不同，因而將因熱變化，在焊錫凸塊與防焊劑 層的邊界附近將重複出現收縮/膨脹狀況。當防焊劑層表 面存在有較大凹凸（即，平坦度差）的情況，焊錫凸塊附近 的防焊劑層體積將減少，因而較容易遭受破壞。理由 由將防焊劑層表面的平坦度縮小某程度，便可增加施力^ 大應力之部分的防焊劑層體積，因而將可減少應力隹 中的彎曲部，便可提升耐熱循環性。 木 上述防焊㈣时坦化的表面，最料最大表面粗声言& 定為 0.8〜3.0//m。 "^”又 理由係若最大表面粗度在0.8〜3.〇unj範圍内 墊附近的防㈣將不易發生龜裂情況4在填底谬= 致跑入空氣（孔隙）。結果，提升絕緣可靠度與輕接可靠度。 312XP/發明說明書(補件)/95-10/95123798 π 1309543 再者’本發明一實施形態中，最好 :焊劑層表面’更進-步施《粗化處理。對心= 匕的防㈣層表面施以粗化處理，形成較平坦化表面 =凸，便可提升填底膠的濕潤性，因而就連防焊劑層愈 ==近的窄間隙部分亦可填充著填底膠，便; 面，最好較小於經平坦 且算術平均粗度 上述經粗化處理過的防焊劑層表 化表面的最大表面粗度， (Ra)0. 2〜0. 5 // m。 由係右將异術平均粗度Ra設定在〇 2〜〇.5“範圍 便將提升與填底膠間之密接性，且在防焊劑表面較不 易殘留助㈣㈣與清洗殘潰。結果’便將提升絕緣 度與耦接可靠度。 、罪 曰再者’由圖1及圖2中得知’供安裝電子零件用的導體 焊墊為在基板上面所設置搞接焊塾75中，位於中央處的 # 2個輕接燁塾，將形成介層、洞16〇正上方的島形離，該等 所，鄰的2個搞接桿塾將形成鄰接介層洞16〇之島的焊塾 形悲，且位於左右二端的2個耦接焊墊將形成由導體電路 158的部分佈線圖案所構成之焊墊形態。 再者，下面的純焊墊75巾，位於左右二端的2個輕 接焊墊，將形成介層洞160正上方的島形態，位於中央處 的4個耦接焊墊將形成鄰接介層洞16〇之島的焊墊形態。 形成有上述焊錫凸塊78U耦接焊墊的介層洞16〇，最*好 為填充洞，而從層間樹脂絕緣層15〇表面裸露出的填充洞 312XP/發明說明書(補件)/95· 10/95123798 12 1309543 表面凹凸量，係如圖跡⑽所示’相對於導 的=體厚度之下’最好在场内。 洞表面的凹陷量若超過—终焊錫球與由埴充洞 所構成耦接焊墊的接點將減少，因而形成焊錫凸塊之際的 濕潤性將惡化，導致凸塊内將跑入孔隙， ： 未搭載（缺凸塊）。另-方面，填充洞表面的凸量 導體電路158厚度將增加，因而將無法適
另外’本發明中所謂「電子零件安裝區域」係大致相當 於填充洞等供安裝電子零件用的導體焊墊所形成之區^ (以下簡稱「耦接焊墊區域」）。 例如圖11A所示係格子狀排列的耦接焊墊中，最外圍耦 接焊墊係全部均沿矩形各邊排列的狀態，圖11β所示係格 子狀排列的耦接焊墊中，最外圍耦接焊墊中有部分並未沿 矩形各邊排列的狀態，不過不管何種情況，當將耦接焊墊 φ區域設定為矩形時，便將圍繞著包括最外圍耦接焊墊在内 的所有耦接焊墊區域面積，定為最小的矩形區域視為「耦 接焊塾區域」。 圖3Α〜3C所示係在印刷佈線板1 〇上形成本發明焊錫凸 塊的步驟說明圖。 首先’在印刷佈線板1 〇上面側的防烊劑層7 〇中所設置 開口 71内，形成導體焊墊’即，利用印刷法形成被覆著 耦接焊墊75的助焊劑層80(參照圖3Α)。 其次，在印刷佈線板1 0上面側的耦接焊墊75上，使用 312χρ/發明說明書(補件)/95-10/95123798 13 1309543 後述烊錫球搭載裝置搭載著微小焊錫球78s(例如日立金 屬公司製或田村公司製）（參照圖3B)。此種焊錫球最好直 徑小於40〜200 # m。若直徑小於40/zm，焊錫球將過輕而 •不會掉落於耦接焊墊上。反之，若達ZOOym以上，則反 、 而過重，而無法使焊錫球集合於筒構件内，導致將存在有 未搭載焊錫球之耦接焊墊的情況。為因應精細化，最好採 用直徑80 # m以下的烊錫球。 然後，在印刷佈線板1 〇下面侧的耦接焊墊了5上，使用 馨，如日本專利第1975429號所記载的吸附頭，吸附並载置 著普通直徑（250 //m)的焊錫球78L(參照圖3C)。 其次，利用迴焊爐施行過熱，便如圖丨所示在印刷佈線 板10上面侧依60〜200 # m間距形成例如5〇〇〜3〇, 〇〇〇個的 焊錫凸塊彻’並在下面側依2mm間距形成例如25 BGA 78D 。 焊錫凸塊間距即是耦接焊墊間距，若該耦接焊墊間距小 #於60#m，便頗難製造出適於該間距的焊錫球。反之，若 耦接焊墊間距超過2〇Mm’便無法獲得因應窄間距化的 印刷佈線板。 再者’如圖2所示，利用迴焊透過焊錫凸塊78u而安裝 1C晶片90,便形成IC安裝印刷佈線板1〇，該ic安裝^ "刷佈線板10係經由BGA 78D裝設於子板94上。 •其次，相關在上述印刷佈線板的耦接焊墊上，抖 焊錫球7㈣焊錫球搭载襄置，參照圖4Α〜4β奸說明。 圖4A所不係焊錫球搭载裝置構造的構造圖，圖化所示 312XP/發明說明書(補件)/95_10/95123798 1309543 係圖4A所示烊錫破捉I壯 a>u 圖。 。载裝置從前頭Β侧所觀看到的箭視 板具備有：定位保持著印刷佈線 千。14，將該ΧΥ0吸引平台14進行升 、下移動軸12 ;具有對應於印刷佈線㈣接焊墊75 =開口的錫球對齊用遮罩16 ;將在錫球對齊用遮罩16上 動的料球進㈣導的搭㈣（冑構件）24 負㈣Μ箱26;將多餘焊錫相收的焊錫= 矛、问61，對该焊錫球去除筒61施加負壓的吸引箱μ .將 所回收的焊錫球保持著的吸附錫球去除吸引裝i 6 錫球對齊用遮罩16夾持的遮罩夾持44;將搭載筒以及 ，錫球去除筒61|„方向移送的χ方向移動軸4g;支撐 =X方向移動軸40的移動軸支料件42 ;對多層印刷佈 線板10施行攝影的對準照相機46;檢測出搭载筒 的焊錫球殘量之殘量檢測感測器18;以及根據由殘量檢 測感測器18所檢測出的殘量，將焊踢球供應給搭 側的焊錫球供應裝置22。 上述搭載筒24及焊錫球去除筒61係對應搞接焊塾區域 的大小，朝Y方向排列成複數。另外，亦可設定為對應複 數耦接焊墊區域的大小。此處，γ方向係為求方便所圖示， 亦可朝X方向排列。ΧΥΘ吸引平台14係將搭載焊錫球的 印刷佈線板10施行定位、吸附、保持、校正。對準照相 機46係檢測出ΧΥ0吸引平台14上的印刷佈線板1〇^準 標記，並根據所檢測出的位置’調整印刷佈線板1〇與錫 312χρ/發明說明書(補件)/95-10/95123798 15 1309543 球對齊用遮I 16間之位置。殘量檢測感測器 學手法檢測焊錫球殘量。 ’、彳用光 接著’針對利用焊鍚球搭餘置2G施 驟，參照圖5〜圖7進行說明。 构L載步 (1)印刷佈線板之位置辨識及校正 如圖5A所示，利用對準照相機46辨識 的對準標記34M，並對錫球對齊用遮罩16利用^板 平台14校正印刷佈線才反⑴立置。即，將錫球對齊用 16的開π l6a分別位置調整成對應印刷佈線板 焊墊75的狀態。另外，此處為求圖示的方 $ 片印刷佈線板10，但是實際上，將對構成複數片：：： 線板的工件片尺寸，於其印刷佈線板上搭載著焊錫 开=焊錫凸塊之後’便切開成單片式多層印刷佈線板。 (2)坏錫球及焊錫球之供應 如圖5B所示，從烊錫球供應裝置22將焊錫球78s定旦 供應給搭載筒24側。此虚，惶姐疋里 曰立金屬二Γ) 可使用”物(例* 200卜226705號公報中/所4己载的'' 例如曰本專利特開 行製造。么射戶斤3己载的製造裝置及製造方法進 在該烊錫球製造之後便载置 係長寬尺寸均較所需焊錫破/具有方形狹縫（開口）（其 25 ^厂曰二 小約1 的金屬板(例如 Z 5 β in居的N i)上，並蚀捏雜τ+、各u 縫掉落。藉此便將較所需直紅上面進行滚動並從狹 將金屬板上殘留的直:=球去除:然後1 w用具有方形狭鏠（其係長寬 312XP/發明說明書(補件)/95-1〇/95123798 16 1309543 尺寸均較所需焊錫輕大约的金屬板施行分級，並 將攸狹、縫中掉落的焊錫球回&，依此便可獲得直徑大致與 所需直徑同等的焊錫球。 ' • (3)焊錫球之搭载 ， 如圖6A所示，使搭载筒24位於錫球對齊用遮單16上 方’亚與該錫球對齊用遮罩間具有既定間隙（例如錫球徑 的50%〜300%)，並從其吸引冑2仏施行空氣抽吸，而將搭 载筒與印刷佈線板間之間隙流速形成5m/seG〜35m/sec， 俾使焊錫球78s集合於該搭載筒24開口部24A正下方的 錫球對齊用遮罩16上。 然後，如圖6B及圖7A所示，將沿印刷佈線板1〇U 轴排列的搭載筒24，利用X方向移動軸40沿X軸朝水平 方向移送。藉此，便使錫球對齊用遮罩16上所集合的焊 錫東78s k搭載筒24的移動而移動，並經由錫球對齊 用遮罩16❸開口 16a，使焊_ 78s掉落於印刷佈線板 # 1〇的麵接焊塾75中並搭載著。藉此，焊錫球服便依序 對齊於印刷佈線板10側的所有輕接焊墊上。 (4) 焊錫球之去除 如圖7B所不，經利用搭载筒24將多餘焊錫球？8s導引 至錫球對齊用遮罩16上的無開口 -位置處之後，再利 用焊錫球去除筒61施行吸弓丨去除。 (5) 基板之取出 二人從吸引平台14中取出印刷佈線板10。 又照上述所說明的焊錫球搭载方法及焊錫球搭載裝置 312XP/發明說明書(補件)/95_膽512通 1309543 2〇,使搭載筒24位於錫球對齊用遮罩16上方，並 該搭載筒24上端的吸引部24B進行空氣抽吸，而使辉錫 =隹781集t，並利用使搭載筒24朝水平方向移動，便使 市σ的;^錫球78s在錫球對齊用遮罩16上進 對齊用遮罩16的開口 16a，便可使焊錫球I 掉洛於印刷佈線板10的耦接焊墊75中。 10:二Γ:細微烊錫球78s確實地搭載於印刷佈線板 的轉接焊墊75上。此外，因為使焊錫球78s進行 非接觸式移動，㈣將不同於習知技術使用刮刀的印刷 f 7f可在*致對焊錫球造成損傷的情況下搭载於輕接焊 墊5上，可使焊錫凸塊78U的高度呈現均勻狀態。 =以，依照如上述方法，便可獲得優越的Ic等電子零 件^裝性、安裝後的熱循環試驗、高溫/高濕試驗等耐環 境試驗。 再者’因為未依存於產品的平面度，因而即便表面出現 鲁二二=伏的印刷佈線板，仍可將焊錫球適當地載置於輕接 再者，因為可將微小焊錫球確實地載置於耦接焊墊上， 因而在耦接焊墊間距是6〇〜200 m，且防焊劑開口徑 〜150的窄間距排列印刷佈線板中，所有凸塊仍可形 成該等高度幾乎均勻的穩定焊錫凸塊。 因為利用吸引力引導焊錫球，因而將可防止焊錫 球發生凝聚、附著狀況。此外，藉由調整搭載筒24數量， 便可因應各種大小的工件（卫件片尺寸的多層印刷佈線 312XP/發明說明書(補件V9M_3798 18 1309543 板），因而亦可柔性適用於多種類、少量生產。 如上述的焊錫球搭載裝置，因為如圖4B所示，將搭載 筒24對應工件（工件片尺寸的印刷佈線板）寬度，朝γ方 ，向排列複數’因而僅須將複數搭載筒24朝行方向的垂直 〖方向（X方向）進行移送，便可將焊錫球確實地搭載於印刷 佈線板10的所有耦接焊墊75上。 再者，因為利用焊錫球去除筒61便可將錫球對齊用遮 罩16上所殘留的焊錫球78s回收’因而不會留多餘的焊 籲錫球，將不致成為故障等障害的肇因。 使用如上述的焊錫球搭載方法及裝置，搭載於印刷佈線 板耦接焊墊上的焊錫球，經迴焊處理便成為具有既定高度 的焊錫凸塊，透過此種焊錫凸塊將IC晶片安裝於基板 上’便可製得本發明印刷佈線板。 (實施例1) (1)印刷佈線板之製作 • 起始材料係使用雙面貼銅積層板（例如日立化成工業股 份有限公司製、商品名「MCL-E-67」），在該基板上依照 習知方法形成貫穿孔導體及導體電路。然後，依照習知方 法（例如2000年6月20日日刊工業新聞公司出版的「增 層夕層印刷佈線板」（高木清著）中所記載），交互積層層 間絕緣層與導體電路層’再於最外層導體電路層中，將由 厚度：20以〇1、直徑（導體焊墊徑）：150//111、間距：200 //111、 個數：50x40(個）（格子狀配置）所構成IC晶片安裝用耦接 焊墊組，形成於150mm2麵接焊墊區域内。 312XP/發明說明書(補件)/95-10/95123798 19 1309543 形成該等耦接焊墊的區域面積係15〇mra2。此種耦接焊墊 係依照如同日本專利特開2000_357762號公報中所記載 方法的相同方法形成。 再者，當改變耦接蟬墊的大小、間距、數量、配置的情 況時，便利用藉由改變防電鍍劑圖案（開口徑、間距、配 置專）而貫施。 _ 防焊劑層的形成係使用市f防焊劑，並在如下述印刷條 件的基礎下施行網版印刷，便形成覆蓋著耦接焊墊的 15〜25/zm厚（搞接焊墊上的厚度）防焊劑層。 (印刷條件） 防焊劑油墨：日立工業公司製、商品名「」 油墨黏度：45±15Pa · s 網版：聚酯纖維製（130〜3〇〇網孔） 刮刀速度：10 〇〜2 〇〇mm/秒 本實施例中，將防焊劑層厚度形成為25//in。 然後，在使經描繪有防焊劑開口部圖案（遮罩圖案）的光 罩，密接於防焊劑層的狀態下，利用1〇〇〜1〇〇〇mj紫外線 施行曝光，並利用10g/L碳酸納（Na2C〇3)溶液施行顯影處 理，便在耦接焊墊上形成直徑丨2〇 # m開口。 (2)焊錫球之搭載 f依上述（1)所製得印刷佈線板表面（1C安裝面）上，塗 佈著市售松香系助焊劑之後’便载置於焊錫球搭载裝置的 吸附平台上，並使用⑽照相機辨識印刷佈線板及錫球對 背用遮罩的對準標記’而施行印刷佈線板與錫球對齊用遮 312XP/^«W«m/95-l〇/95123798 20 1309543 罩的對位。 其中，錫球對齊用遮罩係使用在斟廄 接焊塾位置處，i有直應者印刷佈線板的搞 卜尚J使用删製或聚醯亞胺製錫球對齊用遮罩。 再者，錫球對齊用遮罩中所形成 ，的錫球徑為i.H.5倍，且錫球對齊用 最好為所使用烊錫球直徑的1/2~3/4。，、、單的厚度 倍)其次且ί = _焊塾區域大小(麵接焊墊區域的⑴ 的狀〜 的搭載筒’依保持焊錫球徑2倍間隙 ，狀悲位於金屬遮罩（錫球對齊用遮罩）上，、 的錫球對齊用遮罩上， ^•圍附近 所構成之直私^ 知錫（Sn/Pb=63..37) / 145“ra的焊錫球（日立金屬公司製）。 從球係使用祕焊錫，但是亦可使用 ^ ς ^ η、βι、Zri等群組中選擇至少i 5〜35m/°se同”印刷佈線板間之間隙流速調整為 35m/sec，而集合於搭載筒内。 使^球Ϊ搭载筒依移動速度1G〜4WseC進行移動，而 焊^ 球對齊用遮罩的開口部中掉落 • 更將焊錫球搭载於耦接嬋墊上。 (3)蟬錫凸塊之形成 別將焊2錫球對齊用遮罩的多餘焊錫縣除之後，便分 中個別取下，最德I與印刷佈線板’從焊錫球搭載裝置 取後，將上述印刷佈線板放入設定於23〇ΐ 卿發明說明書(補件)/95•聰咖 2ι 1309543 的迴焊爐中，便形成焊錫凸塊。 焊錫凸塊形成後，便利用雷射顯微鏡（商品名 「VX-8500」：KEYENCE公司製、或商品名「WYK0 -NT-200〇」：Veeco公司製）’測量從防焊劑表面突出的焊 , 錫凸塊高度。 另外’測量點為耦接焊墊組的4角落焊錫凸塊、以及大 致位於中央處的焊錫凸塊，總計測量5個焊錫凸塊。結 果，焊錫凸塊兩度的最小值為66#m，最大值為7〇#爪。 攀（4)IC晶片之安裝 曰經測量各焊錫凸塊高度之後，便經由焊錫凸塊安裝1C 曰曰片，並在1C晶片與防焊劑間填充市售填底膠劑，以製 得1C安裝印刷佈線板。 (實施例2) 调整防焊劑的印刷條件（網版的網孔及印刷速度），將防 :劑膜厚設定為20"，並使用開口徑16〇/zm的錫球對 齊用遮罩來搭載直徑14〇//m焊錫球，除此之外，其 如同實施例1般地製得印刷佈線板。 八、_ 結果，焊錫凸塊高度的最小值$ 68/zm。 取大值為 (實施例3 ) 焊條件(網版的網孔及印刷迷度)，將防 ^ ^又疋為15並使用開口徑155“的錫相 片用遮罩來搭载直徑135㈣烊錫球，除此 2 如同實施例1般的製得印刷佈線板。 、餘均 312XP/發明說明書(補件)/95-1〇/95i23798 22 1309543 最大值為 70::。^錫凸塊高度的最小值為65" (實施例4) 谭==條件(網版的網孔及印刷速度)，將防 齊用遮罩來搭栽直：二並使用開口 # 15〇_的錫球對 ^ f5l Ϋ ^ ^ # m焊錫球，除此之外，其餘均 ^實知例1般的製得印刷佈線板。 均 6二果’焊錫凸塊高度的最小…"，最大值為 (實施例5) 改變防電鐘齋|「 徑⑽"、間i 15^ ^ ^ ^ ^ ί«s ^ ΙΓΓΓ90Τ " 條件(網版的網孔及印刷速度)：焊 用遮罩來搭载直二i用開口徑11(um的錫球對齊 實❹"般的製二 =球’除此之外，其餘均如同 二果’焊錫凸塊高度的最小…6”，最大值為 (實施例6) 調整防焊劑的印刷條件（網版 ，厚設定為15,並使用開口㈣5二的)踢： 齊用遮罩來搭載直徑95_焊錫球 同實施例5般的製得印刷佈線板。 、餘均如 312XP/發明說明書(補件)/95-10/95123798 23 上柳543 49二果，焊踢凸塊高度的最小值為45"，最大值為 (霄施例7 ) 二St:條件(網版的網孔及印刷速幻，將防 齊用遮罩來搭載直二。二用：徑12—的锡球對 如:實施例5般的製得印二^ 49:果，谭锡凸塊高度的最小值…，最大值為 (貫施例8 ) 焊==條件(網版的網孔及印刷速度)，將防 齊用遮ί來：二並使用開口徑13一的錫球對 如同實施合丨u仅105㈣焊錫球’除此之外’其餘均 门貫施例5般的製得印刷佈線板。 48^果’焊錫凸塊高度的最小值為47/Zm，最大值為 (實施例9) 改變防電鍍劑圖案，並變更耦接焊墊徑、間 距.100//m ’且改變形成防焊劑開口之際所使用光罩的遮 罩圖案，並將防焊劑開口徑變更為6Q//m，調整防焊劑的 印刷條件（網版的網孔及印刷速度），將防焊劑膜厚設定為 10#m，並使用開口徑6〇//m的錫球對齊用遮罩來搭載直 徑50# m焊錫球，除此之外，其餘均如同實施例丨般的製 得印刷佈線板。、结果，焊錫凸塊高度的最小值4 31/zm， 312XP/發明說明書(補件)/95-10/95123798 24 1309543 最大值為34#ιη。 (實施例10) 焊件(網版的網孔及印刷速度)，將防 用遮罩來搭載直並使用開口#7Mra的錫球對齊 實施例9般的“二焊錫球，除此之外’其餘均如同 I Μ Μ t 佈線板。結果，焊錫凸塊高度的最 小值為33/zm’最大值為％心。 (實施例11) 調整防焊劑的印刷條件(網版的網孔及印刷速度)，將防 焊劑膜厚設定為2〇"m，*成 疋又J將防 用遮罩來搭载直彳❼6G 1時心111的錫球對齊 60以m焊錫球，除此之外，其餘均如同 實^ 9般的製得印刷料板。結果，焊錫凸塊高度的最 小值為33/zm，最大值為35“。 (實施例12) 周I P方焊劑的印刷條件（網版的網孔及印刷速度），將防 •焊劑膜厚設定為25心，並使用開口徑80”的錫球對齊 2遮罩來搭載直徑65”焊錫球，除此之外，其餘均如同 實施例9般的製得印刷佈線板。結果，焊錫凸塊高度的最 小值為32// in，最大值為34/z m。 (實施例13) 使用開時190/ζιη的錫球對齊用遮罩搭載直徑16〇^ 焊錫球，除此之外，其餘均如同實施例i般的製得印刷佈 線板。結果，焊錫凸塊高度的最小值為84//m，最大值為 87 以 m。 312XP/發明說明書(補件)/95-10/95123798 25 1309543 (實施例14 ) 使用開口徑180 " m的瓴钟油丄+ 白〇錫球對齊用遮罩來搭載直徑 155 β m焊錫球，除此之外，i 〆 卜其餘均如同實施例2般的製 • 付印刷佈線板。結果，焊钱几祕-—^ 外賜凸塊向度的最小值為83# m， « 农大值為86/zm。 (實施例15) 使用開口徑18 0 // m的4¾ τ4?伞丄十 从丨丨丨的錫球對齊用遮罩來搭載直徑 150/z m焊錫球，除此之外，甘从n 卜八餘均如同實施例3般的製 響得印刷佈線板。結果，焊錫凸媸 外匈ϋ塊间度的最小值為83 ， 最大值為87/z m。 (實施例16) 使用開π徑nG // m的錫球對齊用遮罩來搭載直徑 14_焊錫球，除此之外，其餘均如同實施例4般的製 得印刷佈線板。結果，烊錫凸谕古 叶物ϋ塊间度的最小值為84 ， 最大值為86" m。 I (實施例17) 使用開口徑120/zm㈣球對齊用遮罩來搭載直徑 100P焊錫球，除此之外，其餘均如同實施例5般的製 得印刷佈線板。結果，焊錫凸塊高度的最小值為，m， 最大值為66 # m。 (實施例18) 使用開口徑130 β m的錫球對齊用遮罩來搭載直徑 105㈣焊鍚球’除此之外，其餘均如同實施例$般的& 得印刷佈線板。結果’焊錫凸塊高度的最小值為，m， 312XP/發明說明書(補件)/95-10/95123798 2fi 1309543 最大值為66/zm。 (實施例19) 口徑14—的錫球對齊用遮罩來搭載直徑 # m丈干錫ί求！^此之外，其餘均如同實施例7般的製 付印刷佈線板。結果，焊锯几上 屏丄& 坏錫凸塊鬲度的最小值為61# m， 最大值為67// m。 (實施例20) 吏用開口徑14〇"㈣球對❹料來搭載直徑 L1心焊錫球，除此之外，其餘均如同實施例8般的製 2印刷佈線板。結果，㈣凸塊高度的最小值為61_， 最大值為65/zm。 (實施例21) 使用開口徑，m的錫球對齊用遮罩來搭載直㈣― t錫球’除狀外，其餘均如同實施例9般的製得印刷佈 ，板。結果’焊錫凸塊高度的最小值為· m，最大值為 • 4«3 // m。 (實施例22) 曰使用開口徑85Am的錫球對齊用遮罩來搭載直徑65" 焊錫球’除此之外’其料如同實施例1()般的製得印刷 佈線板。結果，焊錫凸塊高度的最小值為⑽心，最大值 為 43 e m。 (實施例23) 日使用開口徑90# m的錫球對齊用遮罩來搭載直徑心瓜 烊錫球’除此之外，其餘均如同實關u般的製得印刷 312XP/發明說明書(補件)/95-10/95123798 ,7 1309543 2線板。結果’焊錫凸塊高度的最小值為 為 44/z m。 $ $ (實施例24) 使用開口徑95# m的錫球對齊用遮罩來搭載直徑 2錫球’除此之外’其餘均如同實_ 12般的製得印刷 線板。結|，嬋錫凸塊高度的最小值為42心最大值 為 42 # m 〇 (實施例25) 使用開π徑23G#m的錫球對齊用料來搭載直徑 190,焊錫球，除此之外，其餘均如同實施例i般的製 得印刷佈線板。結果，焊锡凸塊高度的最小值為12〇^， 最大值為120# m。 (實施例2 6) 使用開口徑230 /zm的錫球對齊用遮罩來搭載直徑 185^m焊錫球，除此之外，其餘均如同實施例2般的製 知印刷佈線板。結果，焊錫凸塊高度的最小值為121以m， 最大值為122//m。 (實施例27) 使用開口徑220 //m的錫球對齊用遮罩來搭載直徑 180 /z m焊錫球，除此之外，其餘均如同實施例3般的製 得印刷佈線板。結果，焊錫凸塊高度的最小值為丨22 # m， 最大值為126/zm。 (實施例28) 使用開口徑200 // m的錫球對齊用遮罩來搭載直徑 312XP/發明說明書(補件)/95-10/95123798 28 1309543 175//m焊錫球，除此之休，盆 a ^ Ηπ ^ , 外，、餘均如同貫施例4般的製 付印刷佈線板。結果，焊錨凸挣古 „ , Λ 杵蜴凸塊同度的最小值為122μιη， 取大值為123/zm。 (實施例29) 150 #πι的錫球對齊用遮罩來搭載直徑 除此之外，其餘均如同實施例5般的製 結果，焊錫凸塊高度的最小值為92#m， 使用開口徑 ^5// m焊錫球 得印刷佈線板t 最大值為94/z Γ (實施例30) ，用開口徑15G㈣的錫球對齊用料來搭載直裡 "焊錫球，除此之外’其餘均如同實施例6般的製 仔印刷佈線板。結果，煤锚 不坏錫凸塊而度的最小值為90 #m， 最大值為93# m。 (實施例31) 使用開口徑160“的錫球對齊用遮罩來搭載直徑 13一焊錫球’除此之夕卜，其餘均如同實施们般的製 得印刷佈線板。結果，煜親Λ换古 不蚌錫凸塊鬲度的最小值為91/zm， 最大值為93//m。 (實施例32) 使用開口控17 0以m的組钟十 ^ ιη的錫球對齊用遮罩來搭載直徑 140/zm焊錫球，除此之外兗你 <外，其餘均如同實施例8般的製 得印刷佈線板。結果，焊綠 & 坪錫凸塊尚度的最小值為90//m， 最大值為91//Π1。 (實施例33) 312XP/發明說明書(補件)/95-10/95123798 29 1309543 =開q9G//m的錫球對齊用料來搭載直經心爪 線板二t此？卜其餘均如同實施例9般的製得印刷佈 63^厂’焊錫凸塊高度的最小值為61/zm，最大值為 (實施例34) 使用，口徑1〇〇#m的錫球對齊用遮罩來搭載直徑 / m焊錫球’除此之外，其餘均如同實施例1 ◦般 付印刷佈線板。妹果，恆親 _ 表 最η…Γ 塊高度的最小值為60㈣， 取大值為6 3 // m。 (實施例35) 使用，口徑110/zm的錫球對齊用遮罩來搭載直徑 /zm焊錫球’除此之外，其餘均如同實施例^般的製 付印刷佈線板。結果’焊錫Λ a 木坪錫凸塊向度的最小值為62/zm， 最大值為63 /z m。 (實施例3 6) mi u k 120 # m的錫球對齊用遮罩來搭載直後 93〇口焊糾，除狀外，其餘料同實補12般的製 付印刷佈線板。結果，焊错 不坪賜凸塊兩度的最小值為60 ym， 敢大值為61//m。 (比較例1) 使用開口徑150“的錫球對齊用遮罩來搭載直後 125# m焊錫$除此之外，其餘均如同實施例1般的製 m， 得印刷佈線板。結果，烊錫凸塊高度的最小值為48/z 最大值為50/zm。 312XP/發明說明書(補件)/95-10/95123798 1309543 (比較例2 ) 使用開口徑150# m 1 · 焊錫球，除此之外，/齊用遮罩來搭載直徑 最大值為·ffi。 心“度的最小值為4—， (比較例3) 使用開口徑130# m的锯社孤卞 nt-//m ^ L的錫球對齊用遮罩來搭載直徑 115 # m知錫球’除此之外， "，、餘均如同實施你丨3初· M U 得印刷佈線板。結果，M U關3般的製 ~錫凸塊向度的最小值為 最大值為47#m。 取』值馬4by m (比較例4) :用：：：130",的錫球對齊用遮罩來搭載直徑 …"'“S’除此之外，其餘均如同實施例4般的製 待印刷佈線板。結果，焊 最大值為5一。 #錫凸塊-度的最小值為·m， (比較例5) 使用開口 >ik 1GG # m的錫球對齊用遮罩來搭載直徑 80 # m焊錫球’除此之外’其餘均如同實施例5般的製得 印刷佈線板。結果，焊锡凸塊高度的最小值為35 #瓜，最 大值為36 # m。 (比較例6) 使用開口徑110 ❺錫球對齊用遮罩來搭載直獲 85/zm焊錫球，除此之外，其餘均如同實施例6般的製得 印刷佈線板。結果，焊锡凸塊高度的最小值為33 #瓜，最 312XP/發明說明書(補件)/95-10/95123798 31 1309543 大值為35 " m。 (比較例7) 使用開口傻115 # m的錫球對齊用遮罩來搭載直徑 9 0 // m焊錫球，除此之外，其餘均如同實施例7般的製得 印刷佈線板。結果，焊錫凸塊高度的最小值為36ρ，最 大值為38 " m。 (比較例8) 使用開口徑12〇私m的錫球對齊用遮罩來搭載直徑 9 5 // m焊錫球，除此之外，其餘均如同實施例8般的製得 印刷佈線板。結果，焊錫凸塊高度的最小值為36㈣，最 大值為39//Π1。 (比較例9) 使用開口徑55vm的錫球對齊用遮罩來搭載直徑4〇//m 焊錫球，除此之外，其餘均如同實施例9般的製得印刷佈 線板。結果’焊錫凸塊高度的最小值為22#m，最大值為 24 // m。 (比較例10) 使用開口徑60 的錫球對齊用遮罩來搭載直徑45 a m 知錫球，除此之外，其餘均如同實施例丨〇般的製得印刷 佈線板。結果，焊錫凸塊高度的最小值為21//m，最大值 為 23 # m。 (比較例11) 使用開口徑70 // m的錫球對齊用遮罩來搭載直徑5〇 a ^ 焊锡球之外’其餘均如同實施例丨丨般的製得印刷佈線 312XP/發明說明書(補件)/95-10/95123798 32 1309543 板。結果’烊錫凸塊高度的最小值為2〇/zm，最大值為 22 # m。 (比較例12) 日使用開σ徑8〇 # m的錫球對齊用遮罩來搭載直徑Μ "① 焊錫球除此之外，其餘均如同實施例12般的製得印刷 佈線板。結果’焊錫凸塊高度的最小值為24/zm，最大值 為 26 // m。 (比較例13) 使用開口徑260 y m的錫球對齊用遮罩來搭載直徑 20 // m焊錫球’除此之外，其餘均如同實施例1般的製 i寻印刷佈線板。結果，焊錫凸塊高度的最小值為155"， 最大值為165/zm。 (比較例14) 使用開口徑26G/Zm的錫球對齊用遮罩來搭載直徑 2曰 15^焊錫球’除此之夕卜，其餘均如同實關2般的製 •得印刷佈線板。結果，焊錫&挣古， 叶构凸塊冋度的最小值為100//Π!， 最大值為180/zm。 (比較例15) 使用開口徑2 5 0 /z m的錫姑誓+m A逆丄 耵錫球對齊用遮罩來搭載直徑 210/zm焊錫球’除此之外，1條 八餘均如同實施例3般的製 得印刷佈線板。結果，焊錫凸嫌古 最大值為160# m (比較例16 ) ......... 硕凸塊阿度的最小值為150/ζιη， 遮罩來搭載直徑 使用開口徑240 // m的錫球對齊用 312XP/發明說明書(補件)/95-10/95123798 33 1309543 2^5 " m焊錫球’除此之外，其餘均如同實施例*般的製 付印刷佈線板。結果，焊锡凸塊高度的最小值為ιΐ2^， 最大值為158ΜΠ1。 (比較例17) .使用開口徑l80/zm的錫球對齊用遮罩來搭載直徑 155/zm焊錫球，除此之外，其餘均如同實施例5般的製 ，印刷佈線板。結果’烊錫凸塊高度的最小值為88"， 最大值為120 # m。 ® (比較例18) 使用開口徑180 # m的錫球對齊用遮罩來搭載直柄 焊錫球，除此之外，魏均如同實施例6般的製 得印刷佈線板。結果’焊錫凸塊高度的最小值為12〇, 最大值為180/zm。 (比較例19 ) 使用開口控190 // m #錫球對齊用遮罩來搭載直押 φ 165”焊錫球’除此之外，其餘均如同實施例7般的^ 得印刷佈線板。結果，焊錫凸塊高度的最小值為12〇㈣， 最大值為128 # m。 (比較例20) 使用開口徑200 // m的錫球對齊用遮罩來涔載直押 焊錫球，除此之外，其餘均如同實施例8般的^ 得印刷佈線板。絲’焊錫凸塊高度的最小值為…爪， 最大值為160 # m。 (比較例21) 312XP/發明說明書(補件)/95-10/95123798 34 1309543 使用開口徑140 # m 1ΛΓ 的锡球對齊用遮罩來搭载直徑 10 5 # m知錫球’除此之认 外’其餘均如同實施例9般的製 得印刷佈線板。結果，炫4 作踢凸塊高度的最小值為80//m， 最大值為88 /z in。 . (比較例22) 使用開口徑14 〇 u m ώΑ μ , 的錫球對齊用遮罩來搭載直徑 ^10 # m焊錫球’除此之外，其餘均如同實施丫列工〇般的製 %•印刷佈線板。結果，烊錫凸塊高度的最小值為卿m , —最大值為90/ζπι。 (比較例23) 使用開口控140 μ m #錫球對齊用遮罩來搭載直徑 115 // m焊錫球，除此之外，其餘均如同實施例11般的製 得印刷佈線板。結果，焊錫凸塊高度的最小值為8〇"m， 最大值為85/zm。 (比較例24) 馨使用開口徑150 # m的錫球對齊用遮罩來搭載直徑 120/ζιη焊錫球，除此之外，其餘均如同實施例12般的製 得印刷佈線板。結果，焊錫凸塊高度的最小值為75#m， 最大值為90私m。 在此’針對依照上述實施例卜36及比較例1〜24所製得 1C安裝印刷佈線板，依下述方式施行評估耐熱循環性的 試驗。 (耐熱循環性） 首先’測量隔著1C晶片的特定電路電阻（裸露出於Ic 35 312XP/發明說明書(補件)/95-10/95123798 1309543 安裝印刷佈線板的ic晶片搭載面的背面，且導通於IC晶 片的一對耦接焊墊間之電阻），將該測量值設為'「初始 值」。 =後，對該等1C晶片安裝印刷佈線板，施行將_55〇c χ 5刀钤125C χ5分設為1循環的熱循環試驗，經重複1〇〇〇 人刀別測I經500循環後、1〇〇〇循環後的電阻，並求 取與初始值間之變化率⑽χ(測量值_初始值ν初始值 (%))。將±10以内的情況評估為「良好」⑼，其餘則為 「不良」（χ)。該試驗結果如表1及表2所示。
312ΧΡ/發明說明書(補件)/95-歷5123798 1309543 (表1)
實施例 耦接焊 墊徑 (βία) 柄接焊 墊間距 (#m) SR 厚度 ("m) SR 開口徑 (/zm) 焊錫球 (jum) 遮罩開 口徑 (，) 凸塊兩度 (min) (#m) 凸塊1¾度 (max) (/zm) 凸塊高度/ SR開口徑 麵環嫩 500循環 1000循環 實施例1 150 200 25 120 145 175 66 70 0.55 〇 〇 實施例2 150 200 20 120 140 160 63 68 0.53 〇 〇 實施例3 150 200 15 120 135 155 65 70 0.54 〇 〇 實施例4 150 200 10 120 130 150 66 68 0.55 〇 〇 實施例5 120 150 10 90 90 110 46 49 0. 51 〇 〇 實施例6 120 150 15 90 95 115 45 49 0.50 〇 〇 實施例7 120 150 20 90 100 120 47 49 0. 52 〇 〇 實施例8 120 150 25 90 105 130 47 49 0.52 〇 〇 實施例9 80 100 10 60 50 60 31 34 0.52 〇 〇 實施例10 80 100 15 60 55 70 33 34 0.55 〇 〇 實施例11 80 100 20 60 60 70 33 35 0.55 〇 〇 實施例12 80 100 25 60 65 80 32 34 0.53 〇 〇 實施例13 150 200 25 120 160 190 84 87 0.70 〇 〇 實施例14 150 200 20 120 155 180 83 86 0.69 〇 〇 實施例15 150 200 15 120 150 180 83 87 0.69 〇 〇 實施例16 150 200 10 120 145 170 84 86 0.70 〇 〇 實施例17 120 150 10 90 100 120 63 66 0.70 〇 〇 實施例18 120 150 15 90 105 130 63 67 0.70 〇 〇 實施例19 120 150 20 90 110 140 61 67 0.68 〇 〇 實施例20 120 150 25 90 115 140 61 65 0.68 〇 〇 實施例21 80 100 10 60 60 80 40 43 0.67 〇 〇 實施例22 80 100 15 60 65 85 40 43 0.67 〇 〇 實施例23 80 100 20 60 70 90 41 44 0.68 〇 〇 實施例24 80 100 25 60 75 95 42 42 0.70 〇 〇 實施例25 150 200 25 120 190 230 120 120 1.00 〇 〇 實施例26 150 200 20 120 185 230 121 122 1.01 〇 〇 實施例27 150 200 15 120 180 220 122 126 1.02 〇 〇 實施例28 150 200 10 120 175 200 122 123 1.02 〇 〇 實施例29 120 150 10 90 125 150 92 94 1.02 〇 〇 實施例30 120 150 15 90 130 150 90 93 1.00 〇 〇 實施例31 120 150 20 90 135 160 91 93 1.01 〇 〇 實施例32 120 150 25 90 140 170 90 91 1.00 〇 〇 實施例33 80 100 10 60 75 90 61 63 1.02 〇 〇 實施例34 80 100 15 60 80 100 60 63 1.00 〇 〇 實施例35 80 100 20 60 85 110 62 63 1.03 〇 〇 實施例36 80 100 25 60 90 120 60 61 1.00 〇 〇 312XP/發明說明書(補件)/95-10/95123798 37 1309543 (表2)
比較例 耦接焊 塾徑 (#m) 耦接焊 墊間距 (#m) SR 厚度 (，) SR 開口徑 (#m) 焊錫球 (^m) 遮罩開 口徑 (#m) 凸塊1¾度 (min) (#m) 凸塊兩度 (max) ("m) 凸塊高度/ SR開口徑 麵環織 500循環 1000循環 比較例1 150 200 25 120 125 150 48 50 0.40 〇 X 比較例2 150 200 20 120 120 150 46 50 0.38 〇 X 比車交例3 150 200 15 120 115 130 45 47 0.38 〇 X 比車交例4 150 200 10 120 110 130 48 50 0.40 〇 X 比較例5 120 150 10 90 80 100 35 36 0.39 〇 X 比車交例6 120 150 15 90 85 110 33 35 0.37 〇 X 比較例7 120 150 20 90 90 115 36 38 0.40 〇 X 比車交例8 120 150 25 90 95 120 36 39 0.40 〇 X 比車交例9 80 100 10 60 40 55 22 24 0.37 〇 X 比車交例1C 80 100 15 60 45 60 21 23 0.35 〇 X 比較例11 80 100 20 60 50 70 20 22 0.33 〇 X 比較例12 80 100 25 60 55 80 24 26 0.40 〇 X 比車交例13 150 200 25 120 220 260 155 165 1.29 X X 比車交例14 150 200 20 120 215 260 100 180 0.83 X X 比較例15 150 200 15 120 210 250 150 160 1.25 X X 比較例16 150 200 10 120 205 240 112 158 0.93 X X 比較例17 120 150 10 90 155 180 88 120 0.98 X X 比較例18 120 150 15 90 160 180 120 180 1.33 X X 比較例19 120 150 20 90 165 190 115 120 1.28 X X 比較例20 120 150 25 90 170 200 76 160 0.84 X X 比車交例21 80 100 10 60 105 140 80 88 1.33 X X 比較例22 80 100 15 60 110 140 40 90 0.67 X X 比較例23 80 100 20 60 115 140 80 85 1.33 X X 比較例24 80 100 25 60 120 150 75 90 1.25 X X 312XP/發明說明書(補件)/95-10/95123798 38 1309543 其次’在上述實施例1〜q β由 1Q…… 中’針對實施例2、7、η、 ^ ^ 於形成防焊劑層之後，便對防 知劑層表面施以如下述的平 ^ ^ ^ HP Η, ^ . 板，並將，裳机—A— —化處理，而製付印刷佈線 极I將該荨5又疋為貫施例37〜45。 (實施例37) 防焊劑層之後，除對防焊劑層表面施以如下述的平坦化 首先’對防焊劑層表面中，使 ^ ^SURFCOM 48〇Aj 」.果不扣雄、公司製、或商品名「WYK0 m 公司製），測量ic晶片安裝用輕接焊塾 £域（區域面積：12〇w、輕接焊塾數：3〇〇〇〇)，調查因導 體焊墊之有無所產生的凹凸量（參照圖8)。結果，防焊劑 層表面的凹凸量為7. 2〜9. 8#m。 其次’在防焊劑層表面上貼附聚對苯二甲酸乙二醋（即 薄膜’並依如下述之平坦化處理條件’隔著聚對苯二甲酸 乙二咖對防焊劑層施加塵力，而將防辉劑 坦化。 τ (平坦化處理條件） 壓貼溫度：60〜80°C 壓貼麼：3〜5MPa 壓貼時間：1〜3分 經平坦化處理後的防焊劑層表面中，利用同一表面粗度 計測量與先前測量之區域相同的區域，調查經平^化處= 312XP/發明說明書(補件)/95-10/95123798 39 1309543 ，的防焊劑層表面凹凸程度。結果，防焊劑層經平坦化的 二面凹凸量係減小至0.8(最小凹凸量)〜3. 2"(最大凹凸 置）程度。 • t另外’此處所謂「最大凹凸量」、「最小凹凸量」分別意 • 士圖8所示’電子零件安裝區域中，導體焊墊上或導體 電路上的防焊劑層高度、與相鄰導體焊墊非形成部或導體 電路非形成部的防焊劑層高度間之差值χι、X2、m、 X5、…中的最大值、最小值。 •(實施例38) 防焊劑層形成後，除對防焊劑層表面依如下條件施以平 坦化處理之外’其餘均如同實施例7般的製得印刷佈線 (平坦化處理條件） 壓貼溫度：6(K8(TC 壓貼壓：3〜5MPa 壓貼時間：1~3分 本實施例中所獲得防焊劑層，在平坦化前的表面凹凸量 為6. 6〜10.2/z m左右的凹凸較大面，而經平坦化的表面= 為0. 7〜3. 0 /z m左右的凹凸較小面。 (實施例39) 防焊劑層形成後，除對防焊劑層表面依如下條件施以 坦化處理之外，其餘均如时_ U般的製得印^布線 板。 、 (平坦化處理條件） 312XP/發明說明書(補件)/95-10/95123798 40 1309543 壓貼溫度：60〜80°C 壓貼壓：3〜5MPa 壓貼時間：1〜3分 本實施例中所獲得防焊南丨馬如 為….3”左右的凹凸=平坦化前的表面凹凸量 為㈣左右的凹凸經平坦化的表面則 (實施例40) (平坦化處理條件） 壓貼溫度：60〜80X： 壓貼壓：3〜5MPa 壓貼時間：1〜3分
中所獲得防焊劑層，在平坦化前的表面凹凸 ::.2〜左右的凹凸較大面，而經平坦化的表面 為〇.7〜3. 2/zm左右的凹凸較小面。 量 則 (實施例41) 防：劑層开/成後’除對防焊劑層表面依如下條件施以平 ，化地理之外，其餘均如同實施例19般的製得印刷佈
板0 (平坦化處理條件） 壓貼溫度：6 0〜8 0 °C 壓貼壓：3〜5MPa 312XP/發明說明書(補件)/95_ j 〇/95123798 41 1309543 壓貼時間：1〜3分 本實施例中所獲得防焊查丨丨 » ^ ^ * 知！層’在平坦化刖的表面凹凸量 為9. 9〜10.2/zm左右的凹Λ耔丄匕 里 凹凸較大面，而經平坦化的表面則 為U〜3.3“左右的凹凸較小面。 (實施例42) 防：劑層形成後’除對防焊劑層表面依如下條件施以平 :旦化处理之外，其餘均如同實施例Μ般的製得印刷 板。 •(平坦化處理條件） 壓貼溫度：60〜80¾ 壓貼壓：3〜5MPa 壓貼時間：1〜3分 本實施例中所獲得防焊劑層，在平坦化前的表面凹凸量 ^ U〜1()·3”左右的凹凸較大面，而經平坦化的表面則 為0. 7〜3. 0/z m左右的凹凸較小面。 肇（實施例43) 防焊;^層形成後’除對防焊劑層表面依如下條件施以平 L化處理之外’其餘均如同實施例⑼般的製得印刷佈線 板。 (平坦化處理條件） 壓貼溫度：60〜8(TC 壓貼壓：3〜5MPa 壓貼時間：1〜3分 本實施例中所獲得防焊劑層，在平坦化前的表面凹凸量 312XP/發明說明書(補件)/95-10/95123798 们 1309543 而經平坦化的表面則 為9.1〜9.8/zm左右的凹凸較大面 為〇·5〜3.1以m左右的凹凸較小面 (實施例44) 表面依如下條件施以平 31般的製得印刷佈線 防焊劑層形成後，除對防烊劑層 坦化處理之外，其餘均如同實施例 板0 (平坦化處理條件） 壓貼溫度：60〜80°C 鲁壓貼壓：3〜5MPa 壓貼時間：1〜3分 本實施财所獲得防蟬劑層，在平坦化前的表面凹 為8.1〜10.左右的凹凸較大而 較大面，而經平坦化的表面則 為8〜3· 〇em左右的凹凸較小面。 (實施例45) 防焊劑層形成後’除對防焊劑層表面依如下條件施以平 φ坦化處理之外，其餘均如同實施例35般的製得印刷佈線 板。 (平坦化處理條件） 壓貼溫度：60~8(rc 壓貼壓：3〜5MPa 壓貼時間：1〜3分 本實施例中所獲得防焊劑層，在平坦化前的表面凹凸量 為9. 6〜10. 3/zm左右的凹凸較大面，而經平坦化的表面則 為0.7〜3.Ovm左右的凹凸較小面。 312XP/發明說明書(補件)/95· 1 〇/95123798 43 1309543 針對依上述實施例3 7〜4 5所製得，經施行平坦化處理過 的1C安裝印刷佈線板，施行如同實施例卜补相同的熱循 環試驗’測量經1〇〇〇循環後、15〇〇循環後的電阻，並求 • 取與初始值間之變化率（l〇〇x(測量值-初始值）/初始值 .(%))。將±1〇以内的情況評估為「良好」（〇），其餘則均 評估為「不良」（x)。試驗結果如表3所示。
另外’針對未施行平坦化處理之依照實施例2、7、11、 14 ' 19 ' 23、26、31、35所製得1C安裝印刷佈線板，施 行同樣的熱循環試驗’求取電阻變化率並施行評估。該等 試驗結果’亦合併記於表3中的實施例37~45試驗結果中。 (表3) 實施例 SK經平扫化轰面的凹凸詈 熱循势 1試驗 __敢小凹凸詈 最大凹凸量 1 000循環 1 50 0循援 貫Μ例d 7 (2) 香 Λ&Ι Q Ο / *7、 一 0. 8 3. 2 0(0) 〇 (χ) Λ W Ο Ο 1 ί ) 實 39Π 1、- 3. 0 〇 〇(〇) 〇(〇 ) πτίι— I 抱例 4 U ( 14 ) 貫施例41 (19 )' 貫施例42(231 ~~ 貫施例43(26、- ^ y«.! Λ A r 1 \--- _ 0.7 3. 2 0(0) Ο(χ) _L8 ：-〇- 3. 3 〇 〇 〇(〇) 0(0) 〇(〇)~ _ Q(X) =m= X抱例4 4 1 d丄） ^ *k, All /1 C ^ 0 C N-— 0. 8 3. 0 〇(〇) 〇（X) Λ -5¾ W 4 0 1 〇 0 ) : 〇 3. 0 〇(〇) O(x) ~ 其次’針對依照防焊劑層表面經平坦化的上述實施例 37〜45所製得ic安裝印刷佈線板，對該等經平坦化處理 的基板’更進一步依如下條件施行粗化處理，而製造在防 焊劑層的平坦化表面上更形成細微凹凸面（粗化面）的1C 安裝印刷佈線板，並將該等設定為 實施例46〜54。 (實施例46) 對防焊劑層表面施行平坦化處理之後，除更依如下條件 施打粗化處理之外’其餘均如同實施例37般的製得印刷 312XP/發明說明書(補件)/95姻·观 44 1309543 佈線板。 (粗化條件） 粗化液：過I孟酸鉀溶液 . 濃度：60〜80g/L . 溫度：60〜80°C 浸潰時間：1〜5分 經粗化處理後，利用表面粗度計（例如商品名「Surfcom 480A」：東京精密公司製、或商品名rWYK〇 N 25〇〇」⑶ _公司製）’隨機測量1 〇個地方的防焊劑表面之表面粗度。 結果，防焊劑層經粗化處理過的表面之表面粗度Ra為 〇_卜0. 6/z m左右的凹凸較小面。 另外，此處所謂「表面粗度（Ra)」係指根據JIS β〇6〇ι 所規範的「算術平均粗度（Ra)」，上述測量結果的Ra範 圍二係所測量的1 〇個地方之Ra中，將Ra最小依Ra(min) 表示，而將最大者依Ra(max)表示。 • 其中，表面粗度測量係在導體電路（焊墊）形成區域所對 應的防焊劑層纟面、及導體電路非形成區域所對應的防焊 劑層表面中，隨機測量1〇個地方，而導體電路形成區 與導體電路非形成區域的邊界附近則未施行測量。 (實施例47) 對防焊劑層表面施行平坦化處理之後，除更依如下 施行粗化處理之外，其餘均如同實施例Μ般 印 佑鋏妬。 τI刷 (粗化條件） 312XP/發明說明書(補件)/95·10/95123798 45 1309543 粗化液：過般酸钟溶液 濃度：60〜80g/L 溫度：60〜80°C 浸潰時間：1〜5分 防焊劑層經粗化處理過的表面之表面粗度Ra為 0. 2〜0. 5 # m(Ra(min)〜Ra(max))左右的凹凸較小之粗面。 (實施例48) 對防焊劑層表面施行平坦化處理之後’除更依如下條件 鲁施行粗化處理之外，其餘均如同實施例39般的製得印刷 佈線板。 (粗化條件） 粗化液：過猛酸舒溶液 濃度：60〜80g/L 溫度：60〜80°C 浸潰時間：1 ~ 5分 φ 防焊劑層經粗化處理過的表面之表面粗度Ra為 0.2〜0.5/zm左右的凹凸較小之粗面。 (實施例49) 對防知劑層表面施行平坦化處理之後’除更依如下條件 施行粗化處理之外’其餘均如同實施例4〇般的製得印刷 佈線板。 (粗化條件）
粗化液：過猛酸鋅溶液 濃度：60〜80g/L 312XP/發明說明書(補件)/95_ι〇/95ΐ23798 46 1309543 溫度：6 0〜8 0。(： 浸潰時間：1〜5分 防焊劑層經粗化處理過的表面之表面粗度為 〜0.7/zm左右的凹凸較小之粗面。 (實施例50) 對防焊劑層表面施行平坦化處理之後’除更依如下條件 施行粗化處理之外，其餘均如同實施例41般的製得印刷 佈線板。 籲（粗化條件） 粗化液：過I孟酸钟溶液 濃度：60〜80g/L 溫度：60〜80°C 浸潰時間：1〜5分 防焊劑層經粗化處理過的表面之表面粗度Ra為 0. 1〜0. 5 // in左右的凹凸車交小面。 (實施例51) 對防焊劑層表面施行平坦化處理之後，除更依如下條件 施行粗化處理之外’其餘均如同實施例42般的製得印刷 佈線板。 (粗化條件） 粗化液：過猛酸鉀溶液 濃度：60〜80g/L 溫度：60〜80°C 浸潰時間：1〜5分 312XP/發明說明書(補件 V95-10/95123798 47 1309543 防焊劑層經粗化處理過的表面之表面粗度 0.1〜0.5/zm左右的凹凸較小之粗面。 (實施例52) 對防焊劑層表面施行平坦化處理之後’除更依如下條件 施行粗化處理之外’其餘均如同實施例43般的製得印 佈線板。 (粗化條件） 粗化液：過鐘酸斜溶液 •濃度：60〜80g/L 溫度：60〜80°C 浸潰時間：1〜5分 防焊劑層經粗化處理過的表面之表面粗度Ra為 0. 2〜0. 5 # m左右的凹凸較小之粗面。 (實施例53) 對防焊劑層表面施行平坦化處理之後，除更依如下條件 施行粗化處理之外，其餘均如同實施例44般的製得印刷 佈線板。 (粗化條件） 粗化液：過錳酸鉀溶液 濃度：60〜80g/L .· 溫度：60〜80°C . 浸潰時間：1〜5分 防焊劑層經粗化處理過的表面之表面粗度Ra為 0.2〜0.6/zm左右的凹凸較小之粗面。 312XP/發明說明書(補件)/95-10/95123798 48 1309543 (實施例5 4) 對防焊劑層表面施行平坦化處理之後，除更依如下條件 施行粗化處理之外，其餘均如同實施例45般的製得印刷 .佈線板。 (粗化條件） 粗化液：過短酸鉀溶液
濃度：60〜80g/L
溫度：60〜80°C 籲浸潰時間：1~5分 防知劑層經粗化處理過的表面之表面粗度為 0. 1〜0. 5 e m左右的凹凸較小之粗面。 針對依上述實施例46〜54所製得，經施行粗化處理過的 1C安裝印刷佈線板’施行如同實施例卜36相同的熱循環 試驗’測量經1500循環後、2000循環後的電阻，並求取 與初始值間之變化率（l〇〇x(測量值—初始值）/初始值 泰（«)。將±10以内的情況評估為「良好」（〇），其餘則均 評估為「不良」（X)。試驗結果如表4所示。 另外’針對未施行粗化處理之依照實施例37〜45所製得 1C安裝印刷佈線板’施行同樣的熱循環試驗，求取電阻 變化率並施行評估。該等試驗結果，亦合併記於表4中的 實施例46〜54試驗結果中。 MOT/發明說明書 ίίί件)/95·1()/95123798 49 1309543 (表4) 實施例 SR經粗化表面的粗膚（μ m) 熱循環次數 Ra(min) Ra(max) 1500 2000 實施例4 6 (3 7 ) 0. 1 0. 6 〇(〇) 〇 (χ) 實施例4 7 (3 8) 0. 2 0. 5 〇(〇) 〇 (χ) 實施例4 8 ( 3 9 ^ 0.2 0. 5 0(0) 〇 (χ) 赏施例4 9 (4 0 ) 0.2 0. 7 T) (O ) 〇 (ΧΛ 實施例5 0 (41) 0.1 0. 5 〇(〇) 〇 (χ) 賞施例51(42) 0.1 0. 5 〇(〇) ◦ (X) 貫施例5 2 (4 3) 0. 2 0.5 〇(〇) 〇（X) 賞施例53(44) 0. 2 0.6 〇(〇) C) _貫施例5 4 ( 4 5 ) 0. 1 0. 5 0(0) ν-/ V Λ y 〇（χ) 由以上試驗結果得知，若焊錫凸塊高度Η與防焊劑開口 徑Ε)之比（Η/D)在0.55〜1.0範圍内’耗接可靠度較高。此 •外’得知將主要因位於防焊劑層下方耦接焊墊之有無所引 起的防焊劑層表面凹凸施行平坦化，且當該經平坦化表面 的粗度之最大表面粗度（凹凸量）係〇.8〜3//m時，將提高 耦接可靠度。此現象推測係當焊錫凸塊高度較大時，因為 在IC晶片下面與防焊劑層表面之間的間隔較大，若防焊 劑層出現較大凹凸（梯度差），便容易在填底膠（密封劑） 内發生孔隙，但是藉由平坦化處理，IC晶片下面與防焊 鲁劑層表面之間的間隔不均狀況偏差較小，且填底膠填充性 將呈良好狀態。 ” 再者’得知若在經平坦化的防焊劑層表面上，存在有利 用粗化處理而形成的細微凹凸，且該經粗化的表面粗度之 :術平均粗度Ra為0.2〜0.5 P時’將可更加提升耦接可 靠度。此現象推測係因為填底膠與防焊劑層表面間之密接 性提升的緣故，或者表面凹部内較難殘留助焊劑或助焊 的清洗液之緣故。 、 (H A S T試驗） 312XP/發明說明書(補件)/95-10/95123798 50 1309543 針對依照實施例卜54、比較例卜24所製得印刷佈線 板，在對相鄰且無短路狀況的焊錫凸塊間施加3. 3v電壓 =情況下，於溫度：85〇C、濕度：85%的環境中放置5〇小 .牯。然後，測量經施加電壓過的焊錫凸塊間之絕緣電阻。 f 另外，若絕緣電阻達107Ω以上，便評估為絕緣性屬「良 好〇」，若絕緣電阻小於1 〇7 Q，則評估為絕緣性屬「不良 X」° 結果，確認到相關實施例卜54及比較例卜12的絕緣性 均屬良好〇，而相關比較例i 3〜24的絕緣性則屬不良X。 (凸塊内孔隙之觀察） 針對依肤實施例卜54所製得印刷佈線板，使用X線電 視系統（商品名「SMX-100」：島津製作所製），觀察焊錫凸 塊内的孔隙並計測孔隙數。焊錫凸塊係隨機選擇1〇〇個進 行觀察，並未確認到孔隙的存在。 另外，針對依照實施例1〜54所製得印刷佈線板，除將 籲耦接焊墊數量從2000個（耦接焊墊區域：15〇顏q改變為 30000個（耦接焊墊區域：12〇〇mm2)之外’其餘均如同實施 例卜54般的製得ic安裝印刷佈線板，針對該等各實施例 如同貫施例1〜54般的施行相同的熱循環試驗、HAST試 驗、焊錫凸塊内孔隙觀察，結果獲得如同實施例卜54的 相同結果。 換言之，由此確認到在耦接焊墊數2〇〇〇〜3〇〇〇〇個（耦接 焊墊區域面積：150420(^^)的高密度安裝，雖因Ic晶片 與印刷佈線板間之熱膨脹係數差所引起的剪切應力將變 312XP/發明說明書(補件)/95-10/95123798 51 1309543 大’但是利用本發明，可提供耦接可靠度及絕緣可靠度均 優越的印刷佈線板。 (產業上之可利用性） 如以上所說明，本發明的印刷佈線板係提案即使焊錫凸 • 塊間距為200 // m以下的窄間距構造’但是藉由將焊錫凸 塊距防焊劑層表面的高度Η、與開口部的開口徑d之比 (H/D) ’設定為〇. 55〜1. 0，便可獲得耦接可靠度及絕緣可 靠度均優越的印刷佈線板。 •【圖式簡單說明】 圖1為本發明印刷佈線板之其一實施形態的剖視圖。 圖2為在圖1所示印刷佈線板中安裝IC晶片，並搭載 於子板上的狀態剖視圖。 圖3八、38、3(：^在印刷佈線板上形成焊錫凸塊的步驟 說明圖。 圖4A、4B為焊錫球搭載裝置的構造概略圖。 修々® 5A為印刷佈線板的定位說明概略圖，^ 5β為對搭载 缚供應焊錫球的說明概略圖。 圖6A為利用搭載筒所進行焊錫球集合的說明概略圖， f 6B為利用搭載筒所進行焊錫球集合、引導的說明概略 圖7A為焊錫球掉落於純焊墊上的說明概 為==附錫球去除筒所施行焊錫球去除的說明概略圖 Π 防焊劑層表面最大表面粗度的說明。 圖9為本發明的凸堍冥 D又（Η)與防焊劑層開口徑（D)段 312XP/發明說明書(補件)/95-聊5】23798 52 1309543 之關係的說明概略圖。 圖10A、10B為耦接焊墊的填充洞表面凹凸的說明概略 圖。 圖11A、11B為耦接焊墊區域的說明概略圖。 【主要元件符號說明】 10 IC安裝印刷佈線板 12 上下移動轴 14 ΧΥ0吸引平台 16 錫球對齊用遮罩 16a 、71 開口 18 殘量檢測感測器 20 焊錫球搭載裝置 22 焊錫球供應裝置 24 搭載筒（筒構件） 24A 開口部 24B 吸引部 26 ' 66 吸引箱 30 核心基板 34、 58、 158 導體電路 34M 對準標記 36 貫穿孔 40 X方向移動軸 42 移動軸支撐導件 44 遮罩爽緊 312XP/發明說明書(補件)/95-10/95123798 53 1309543 46 對準照相機 50 層間樹脂絕緣層 60、 160 介層洞 61 焊錫球去除筒 68 吸附錫球去除吸引裝置 70 防焊劑層 72 鍍鎳層 74 鍍金層 75 耦接焊墊 78D BGA(球栅陣列封裝） 78L ' 78s 焊錫球 78U 焊錫凸塊 80 助焊劑層 90 1C晶片 92 電極 94 子板 96 島 150 層間樹脂絕緣層 54 312XP/發明說明書(補件)/95-10/95123798

Claims (1)

  1. !3〇9543 卞、申請專利範圍·· I種印刷佈線板，為對形成有導體電路的佈線基板， 、表面上β又置防文干劑層，同時將從該防焊劑層中所設置 開口部裸露出的上述導體電路其中一部分，形成供安裝電 ’ f零件用的導體焊藝’並在該導體焊塾上形成烊錫凸塊的 p刷佈線板，其特徵在於， 上述導體焊墊係依2〇〇 # m以下間距配設；同時 上述焊錫凸塊距防焊劑層表面的高度H、與上述開口部 的開口徑D之比（H/D)，係0.55〜1()。 2.—種印刷佈線板，為對形成有導體電路的佈線基板， 在其表面上設置防焊劑層，同時將從該防焊劑層中所設置 開口部裸露出的上述導體電路其中一部分，形成供安裝電 $零件用的導體焊墊’並在該導體焊墊上形成焊錫凸塊， 每將經由該焊錫凸塊所安裝的電子零件與防焊劑層之 間，利用填底膠施行樹脂密封的印刷電路基板，其特徵在 •於， 上述導體焊墊係依200 // m以下間距配設；同時 上述焊錫凸塊距防焊劑層表面的高度H、與上述開口部 的開口徑D之比（H/D)，係〇.55〜1〇。 3. 如申請專利範圍帛丨或2項之印刷佈線板，其中，上 述防焊劑層表面至少在電子零件安裝區域施以平坦化 理。 4. 如申請專利範圍第3項之印刷佈線板，其中，對上述 經平坦化處理的防焊劑層表面，更進一步施以粗化處理。 312XP/發明說明書(補件)/95-1 〇/95123798 q 1309543 5_ 士申明專利範圍第3項之印刷佈線板，其中，上述經 平坦化處理的防焊劑層表面之最大表面粗度為 0. 8〜3· 0 // m。 6·如申請專利範圍第5項之印刷佈線板，其中，上述經 粗化處理的防焊劑層表面粗度小於上述經平坦化處理的 表面最大表面粗度，且其算術平均粗度（Ra)為 0. 2-0. 5 // m。 7.如申請專利範圍第丨或2項之印刷佈線板，其中，上 述導體焊墊被形成為，於位於最外層的層間樹脂絕緣層中 所設置之開口内填充電鍍導體而成的填充洞（£丨116(1 形態；且從上述層間樹脂絕緣層表面所裸露出的填充洞表 面凹凸量，相對於層間樹脂絕緣層上所形成導體電路之厚 度為-5 v m〜+ 5从m。 312XP/發明說明書(補件)/95-10/95123798 56
TW095123798A 2005-06-30 2006-06-30 Printed wiring board TW200738090A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005192862 2005-06-30

Publications (2)

Publication Number Publication Date
TW200738090A TW200738090A (en) 2007-10-01
TWI309543B true TWI309543B (zh) 2009-05-01

Family

ID=37604518

Family Applications (1)

Application Number Title Priority Date Filing Date
TW095123798A TW200738090A (en) 2005-06-30 2006-06-30 Printed wiring board

Country Status (7)

Country Link
US (3) US7714233B2 (zh)
EP (1) EP1887845A4 (zh)
JP (1) JP5021472B2 (zh)
KR (1) KR100905686B1 (zh)
CN (2) CN101171894B (zh)
TW (1) TW200738090A (zh)
WO (1) WO2007004657A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826496B (zh) * 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
EP1978556A1 (en) * 2006-01-27 2008-10-08 Ibiden Co., Ltd. Printed-circuit board, and method for manufacturing the same
TW200746964A (en) * 2006-01-27 2007-12-16 Ibiden Co Ltd Method of manufacturing printed wiring board
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP5101169B2 (ja) * 2007-05-30 2012-12-19 新光電気工業株式会社 配線基板とその製造方法
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
TWI463582B (zh) * 2007-09-25 2014-12-01 Ngk Spark Plug Co 具有焊接凸塊之配線基板的製造方法
US9941245B2 (en) * 2007-09-25 2018-04-10 Intel Corporation Integrated circuit packages including high density bump-less build up layers and a lesser density core or coreless substrate
KR101551898B1 (ko) * 2007-10-05 2015-09-09 신꼬오덴기 고교 가부시키가이샤 배선 기판, 반도체 장치 및 이들의 제조 방법
KR100965341B1 (ko) * 2007-12-20 2010-06-22 삼성전기주식회사 인쇄회로기판의 제조방법
KR100992181B1 (ko) 2007-12-26 2010-11-04 삼성전기주식회사 패키지용 기판 및 그 제조방법
US7759137B2 (en) * 2008-03-25 2010-07-20 Stats Chippac, Ltd. Flip chip interconnection structure with bump on partial pad and method thereof
US9345148B2 (en) 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
TWI363585B (en) * 2008-04-02 2012-05-01 Advanced Semiconductor Eng Method for manufacturing a substrate having embedded component therein
EP2157841A4 (en) 2008-05-30 2011-11-02 Ibiden Co Ltd MOUNTING DEVICE FOR A SOLDERING BALL
US8471154B1 (en) * 2009-08-06 2013-06-25 Amkor Technology, Inc. Stackable variable height via package and method
US20110195223A1 (en) * 2010-02-11 2011-08-11 Qualcomm Incorporated Asymmetric Front/Back Solder Mask
JP5290215B2 (ja) * 2010-02-15 2013-09-18 ルネサスエレクトロニクス株式会社 半導体装置、半導体パッケージ、インタポーザ、及びインタポーザの製造方法
JP5623308B2 (ja) * 2010-02-26 2014-11-12 日本特殊陶業株式会社 多層配線基板及びその製造方法
US20120160542A1 (en) * 2010-12-22 2012-06-28 Oluwafemi Olufemi B Crosstalk reduction on microstrip routing
JP2012169591A (ja) 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
US8643154B2 (en) 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
KR101936451B1 (ko) * 2011-05-09 2019-01-08 엔테그리스, 아이엔씨. 미세다공성 막 층들 및 나노섬유 층을 포함하는 다공성 복합막
US8653658B2 (en) 2011-11-30 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Planarized bumps for underfill control
CN102543930A (zh) * 2012-02-03 2012-07-04 昆山美微电子科技有限公司 电铸晶圆凸块
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
US8970035B2 (en) 2012-08-31 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structures for semiconductor package
US9673131B2 (en) 2013-04-09 2017-06-06 Intel Corporation Integrated circuit package assemblies including a glass solder mask layer
KR101734425B1 (ko) * 2013-09-24 2017-05-11 주식회사 엘지화학 드라이 필름 솔더 레지스트의 제조 방법과, 이에 사용되는 필름 적층체
JP6320066B2 (ja) * 2014-02-13 2018-05-09 イビデン株式会社 ボール搭載用マスクおよびボール搭載装置
JP2016012002A (ja) * 2014-06-27 2016-01-21 日立化成株式会社 感光性樹脂組成物の硬化物、それに用いる感光性樹脂組成物及び半導体装置搭載用基板の製造方法、半導体装置の製造方法
JP5882510B2 (ja) * 2014-06-30 2016-03-09 太陽インキ製造株式会社 感光性ドライフィルムおよびそれを用いたプリント配線板の製造方法
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
CN104185360B (zh) * 2014-08-18 2017-05-24 深圳市华星光电技术有限公司 一种印刷电路板及其设计方法
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
JP6230520B2 (ja) * 2014-10-29 2017-11-15 キヤノン株式会社 プリント回路板及び電子機器
US10269758B2 (en) * 2015-12-24 2019-04-23 Intel Corporation Systems and processes for measuring thickness values of semiconductor substrates
JP6175205B1 (ja) * 2017-02-01 2017-08-02 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6949550B2 (ja) 2017-05-17 2021-10-13 日本発條株式会社 ディスク装置用サスペンションの配線部材
JP6199524B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP6199525B1 (ja) * 2017-07-03 2017-09-20 太陽インキ製造株式会社 感光性フィルム、感光性フィルム積層体およびそれらを用いて形成された硬化物
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
CN109688720B (zh) * 2018-12-30 2020-09-01 北京康普锡威科技有限公司 预制焊料的pcb板的制备方法及pcb板
CN116801482B (zh) * 2022-03-18 2024-05-10 华为技术有限公司 电路板组件及其加工方法、电子设备
CN114585175B (zh) * 2022-04-29 2022-07-15 广东科翔电子科技股份有限公司 一种Mini-LED焊盘加高方法

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245357B2 (ja) 1982-06-25 1990-10-09 Hitachi Ltd Kibannosetsuzokukozo
US5118027A (en) * 1991-04-24 1992-06-02 International Business Machines Corporation Method of aligning and mounting solder balls to a substrate
JPH05121411A (ja) 1991-10-25 1993-05-18 Rohm Co Ltd 電子部品における接続用バンプの形成方法
US5329423A (en) 1993-04-13 1994-07-12 Scholz Kenneth D Compressive bump-and-socket interconnection scheme for integrated circuits
JPH1140908A (ja) 1997-07-22 1999-02-12 Ibiden Co Ltd プリント配線板
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
US6046910A (en) * 1998-03-18 2000-04-04 Motorola, Inc. Microelectronic assembly having slidable contacts and method for manufacturing the assembly
JP2000022039A (ja) * 1998-07-06 2000-01-21 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3213292B2 (ja) * 1999-07-12 2001-10-02 ソニーケミカル株式会社 多層基板、及びモジュール
TW434856B (en) * 2000-05-15 2001-05-16 Siliconware Precision Industries Co Ltd Manufacturing method for high coplanarity solder ball array of ball grid array integrated circuit package
CN1196392C (zh) * 2000-07-31 2005-04-06 日本特殊陶业株式会社 布线基板及其制造方法
US6563210B2 (en) * 2000-12-19 2003-05-13 Intel Corporation Parallel plane substrate
TWI293315B (en) * 2000-12-26 2008-02-11 Ngk Spark Plug Co Wiring substrate
JP5004378B2 (ja) * 2001-01-10 2012-08-22 イビデン株式会社 多層プリント配線板
JP4587571B2 (ja) 2001-01-12 2010-11-24 イビデン株式会社 多層プリント配線板の製造方法
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP3595283B2 (ja) * 2001-06-27 2004-12-02 日本特殊陶業株式会社 配線基板及びその製造方法
DE10138042A1 (de) 2001-08-08 2002-11-21 Infineon Technologies Ag Elektronisches Bauteil und Verfahren zu seiner Herstellung
JP3910387B2 (ja) * 2001-08-24 2007-04-25 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6753480B2 (en) * 2001-10-12 2004-06-22 Ultratera Corporation Printed circuit board having permanent solder mask
TW557521B (en) * 2002-01-16 2003-10-11 Via Tech Inc Integrated circuit package and its manufacturing process
JP2003218272A (ja) * 2002-01-25 2003-07-31 Sony Corp 高周波モジュール及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4209178B2 (ja) * 2002-11-26 2009-01-14 新光電気工業株式会社 電子部品実装構造及びその製造方法
JP2004179578A (ja) * 2002-11-29 2004-06-24 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2004207370A (ja) * 2002-12-24 2004-07-22 Cmk Corp プリント配線板の製造方法
JP4006699B2 (ja) * 2003-04-22 2007-11-14 日立金属株式会社 微小ボール搭載用マスクおよび微小ボールの搭載方法
JP4094982B2 (ja) * 2003-04-15 2008-06-04 ハリマ化成株式会社 はんだ析出方法およびはんだバンプ形成方法
WO2004103039A1 (ja) * 2003-05-19 2004-11-25 Dai Nippon Printing Co., Ltd. 両面配線基板および両面配線基板の製造方法並びに多層配線基板
KR100520961B1 (ko) * 2003-05-30 2005-10-17 엘지전자 주식회사 인쇄회로기판의 제조방법
TWI222687B (en) * 2003-08-14 2004-10-21 Advanced Semiconductor Eng Semiconductor chip with bumps and method for manufacturing the same
TWI335195B (en) * 2003-12-16 2010-12-21 Ngk Spark Plug Co Multilayer wiring board
JP4860113B2 (ja) * 2003-12-26 2012-01-25 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
TWI240389B (en) 2004-05-06 2005-09-21 Advanced Semiconductor Eng High-density layout substrate for flip-chip package
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7626829B2 (en) * 2004-10-27 2009-12-01 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method of the multilayer printed wiring board
JP2006216713A (ja) * 2005-02-02 2006-08-17 Ibiden Co Ltd 多層プリント配線板
TWI414218B (zh) * 2005-02-09 2013-11-01 Ngk Spark Plug Co 配線基板及配線基板內建用之電容器
US7183652B2 (en) * 2005-04-27 2007-02-27 Infineon Technologies Ag Electronic component and electronic configuration
CN101826496B (zh) 2005-05-23 2015-03-18 揖斐电株式会社 印刷线路板及其制造方法
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
WO2007004658A1 (ja) 2005-06-30 2007-01-11 Ibiden Co., Ltd. プリント配線板
JP4838068B2 (ja) * 2005-09-01 2011-12-14 日本特殊陶業株式会社 配線基板
CN101283631B (zh) * 2005-12-20 2010-06-09 揖斐电株式会社 印刷线路板的制造方法

Also Published As

Publication number Publication date
CN101868120A (zh) 2010-10-20
US20100155129A1 (en) 2010-06-24
WO2007004657A1 (ja) 2007-01-11
CN101171894A (zh) 2008-04-30
EP1887845A1 (en) 2008-02-13
KR100905686B1 (ko) 2009-07-03
KR20070116966A (ko) 2007-12-11
TW200738090A (en) 2007-10-01
US20110061232A1 (en) 2011-03-17
US20070096327A1 (en) 2007-05-03
US8003897B2 (en) 2011-08-23
JPWO2007004657A1 (ja) 2009-01-29
JP5021472B2 (ja) 2012-09-05
EP1887845A4 (en) 2010-08-11
CN101171894B (zh) 2010-05-19
US7714233B2 (en) 2010-05-11
US8832935B2 (en) 2014-09-16

Similar Documents

Publication Publication Date Title
TWI309543B (zh)
TWI323624B (zh)
US8299368B2 (en) Interconnection element for electric circuits
TWI487045B (zh) 焊球之無助焊劑微穿孔之方法及產生之裝置
TWI231021B (en) Electronic component with bump electrodes, and manufacturing method thereof
JP4767185B2 (ja) 半導体パッケージ用プリント基板及びその製造方法
TWI471957B (zh) 製造具有層疊至一互連層堆疊之一液晶聚合物焊料光罩之一電子裝置之方法及其相關裝置
TW200926379A (en) Package substrate having electrical connecting structure and method of fabricating the same
JP5536899B2 (ja) はんだプリコート方法
US20120139107A1 (en) Semiconductor chip and semiconductor device using the chip
TWI458416B (zh) 配線基板製造方法
TWI750239B (zh) 含有填料之膜
TW201027691A (en) Enhanced reliability for semiconductor devices using dielectric encasement
KR101103302B1 (ko) 인쇄회로기판 및 이의 제조 방법
TW201133665A (en) Method for forming bump
JP7347440B2 (ja) 半導体パッケージ用配線基板の製造方法
US7735717B2 (en) Method of manufacturing semiconductor apparatus and method of forming viscous liquid layer
JPWO2020122014A1 (ja) 半導体装置用配線基板とその製造方法、及び半導体装置
JP2011187682A (ja) 半導体装置の製造方法、実装方法、及び製造装置
JP2008004967A (ja) 端子電極、半導体装置およびモジュール
JP2014090216A (ja) バンプ構造およびその製造方法
JP2013141042A (ja) バンプ構造およびその製造方法
JP2008004968A (ja) 端子電極、半導体装置およびモジュール
JP2004296498A (ja) 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法
KR20090013606A (ko) 솔더 범프 형성 방법