JP2010212318A - プリント配線基板および部品実装構造体 - Google Patents

プリント配線基板および部品実装構造体 Download PDF

Info

Publication number
JP2010212318A
JP2010212318A JP2009054347A JP2009054347A JP2010212318A JP 2010212318 A JP2010212318 A JP 2010212318A JP 2009054347 A JP2009054347 A JP 2009054347A JP 2009054347 A JP2009054347 A JP 2009054347A JP 2010212318 A JP2010212318 A JP 2010212318A
Authority
JP
Japan
Prior art keywords
land
solder
resist
chip component
lands
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009054347A
Other languages
English (en)
Inventor
Takayuki Yamada
隆行 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009054347A priority Critical patent/JP2010212318A/ja
Publication of JP2010212318A publication Critical patent/JP2010212318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】従来のチップ部品対応のランド構造では、ランド周辺すべてがオーバーレジスト構造の場合、ランド側面まではんだが濡れ広がることが出来ず、はんだ接合部の強度を十分に確保出来ない課題があった。またランド周辺すべてがクリアランスレジスト構造の場合、ランド周辺とソルダレジストの間に距離があるため、加熱して粘性が低下したはんだペーストのフラックスがランド外に流れ出し、はんだ粉を還元することが出来ず、はんだ溶融不良を起こしてしまう課題があった。
【解決手段】上記課題を解決するために、はんだ付け用ランドの接合面周辺部分のソルダレジストを、チップ部品を接続する前記基板上の左右ランド間に、チップ部品の短辺方向にチップ部品短辺よりも幅が狭いパターンとし、前記開口部の幅が前記左右ランド間と反対方向に向かって広くなるようにすることで、はんだ接合部の強度を十分に確保した上で、はんだ溶融不良の発生のない実装構造体を得ることが出来る。
【選択図】図3

Description

本発明はチップ部品搭載技術に関し、特にチップ部品搭載に好適なはんだ付け用ランドを有するプリント配線基板およびその実装構造体に関する。
近年、携帯情報端末、モバイル機器などの小型薄型化・軽量化が急激に進んでいる。それに伴いこれら機器で使用されるプリント配線基板上に実装されたコンデンサや抵抗に代表されるチップ部品も、サイズ1005(1.0mm×0.5mm)から0603(0.6mm×0.3mm)、さらには0402(0.4mm×0.2mm)へと小型化してきている。同時に、部品の高集積化も進んでおり、0402サイズのチップ部品が隣接部品間100μm以下で導体ランドに実装されたプリント配線基板も存在する。
このようなプリント配線基板ではチップ部品のはんだ付け端子間の距離も短くなっており、はんだ供給時にはみ出したはんだなどによるチップ部品間のリークが発生し易くなっている。またチップ部品の小型化により、導体ランドも小さくなることから、はんだ接合部の接合強度も低下している。よって部品の小型化に伴い、はんだ接合部の更なる品質向上が求められている。
特開2004−207287号公報 特開平9−312464号公報
はんだ接合部の品質向上を可能とする導体ランド構造、ソルダレジスト開口構造として、導体ランドの外周部にソルダレジストが形成されるオーバーレジスト構造や、ランド端から間隙を設けてソルダレジストを形成するクリアランスレジスト構造など、様々なものが既に提案されている。例えば、特許文献1では、左右ランド間のランド内側のみクリアランスレジスト構造とし、それ以外はいずれもオーバーレジスト構造として、はんだボール発生の抑制などを狙ったランド構造が提案されている。また別のランド構造として、特許文献2ではランド上にソルダレジストが形成されるオーバーレジスト構造として、ランド上のソルダレジスト開口部の形状を左右ランド間に向いたランド端から逆方向に向かって幅を狭くしていく三角形とし、部品のリペア工程の簡素化などを狙ったランド構造が提案されている。
しかし従来のランド構造、ソルダレジスト開口構造には下記に示すような問題点が存在した。図5に示すランド外周部のすべてがオーバーレジスト構造のランド構造の場合、ランド周辺をソルダレジストが囲むように形成されているため、加熱によりはんだペーストの粘性が下がってもはんだペーストがランド外に流出せず、フラックス成分によりはんだ粉表面に形成された酸化皮膜を除去出来る。また左右ランド間のランド上にソルダレジストが形成されているため、ソルダレジストの厚み分の実装高さは確実に保持されるというメリットはある。しかしランド側面まではんだが濡れ広がることは出来ず、はんだ接合部の強度を十分に確保出来ない課題があった。
また、図6に示すランド周辺すべてがクリアランスレジスト構造の場合、ランド側面まではんだが濡れ広がることが出来るため、はんだ接合部の強度は十分確保出来るというメリットはある。しかしランド周辺とソルダレジストの間に距離があるため、加熱して粘性が低下したはんだペーストのフラックスがランド外に流れ出す恐れがある。よって隣接導体ランド間でのリークや、はんだ粉を還元することが出来ずはんだ溶融不良を起こしてしまう課題があった。また左右ランド間にソルダレジストを形成していない場合は実装高さを確保出来ない。一般的にはんだ接合部に応力がかかる場合、はんだ接合部の実装高さが低い方がはんだ接合部にひずみを集中させ、信頼性上不利になる。また例えば0402部品のような小型のチップ部品で左右ランド間隔が100μm以下のような微小サイズになると、現行の左右ランド間へのソルダレジスト形成は困難である。
このような課題を解決する方法として、例えば特許文献1に記載されているランド構造は、ランド周辺をオーバーレジスト構造とし、左右ランド間はクリアランスレジスト構造で、左右ランド間にソルダレジストを形成している。この構造によれば、オーバーレジスト構造の場合と同様に加熱したときのはんだペーストのフラックス流出は防ぐことは可能である。またランド側面まではんだが濡れ広がることが出来るため、はんだ接合部の強度にも問題はない。しかしクリアランスレジスト構造の場合と同様に、実装高さを確保出来ない。
さらに特許文献2のランド構造においては、ランド周辺すべてがオーバーレジスト構造の場合と同じで、はんだペーストが流出するのは防げる。また左右ランド間のランド上にソルダレジストが形成されているため、ソルダレジストの厚み分の実装高さは保持される。ただしランド側面まではんだが濡れることが出来ないため、はんだ接合部の強度が十分確保出来ない課題がある。またこの三角形のランド形状の場合、はんだ接合部の面積が小さくなると共に、三角形の頂点がはんだ内への亀裂の起点となるため接合部信頼性を大きく低下させると考えられる。
本発明は上記3つの課題、はんだペーストの流出によるリークやはんだの溶融不良、導体ランド側面がはんだで濡れないことによるはんだ接合部の強度不足、実装高さの低下による接合部へのひずみの集中のすべてを解決し、はんだ接合部信頼性を向上させるのに最も適したランド構造を提供することを目的としている。
上記課題を解決するために、絶縁基板と、該絶縁基板の上に形成した導体ランドを含む配線パターンと、導体ランドと前記導体ランドの外周部分にソルダレジストを形成したはんだ付け用ランドを有するプリント配線基板において、前記導体ランドの外周部分のソルダレジストは、チップ部品を接続する前記プリント配線基板上の左右ランド間に、チップ部品の短辺方向にチップ部品短辺よりも幅が狭い開口部を有し、前記開口部の幅が前記左右ランド間と反対方向に向かって広くなるようにしたことを特徴とする。
この特徴によって、左右ランド間のランド内側の上にはソルダレジストが形成されているため、ランド上からソルダレジストの厚み分の実装高さが確保出来る。同時に、ランド周辺はオーバーレジスト構造になっているのに対し、左右ランド間のランド内側の一部にソルダレジストを施しているため、はんだペーストのフラックス流出を防ぐと共に、ランドの内側はランドの側面まではんだが十分に濡れることが出来るという効果が得られる。また左右ランド間に向けてレジスト開口幅を小さくしているため、ソルダレジストを形成する際に起きた位置ズレ量がランドに及ぼす影響は小さい。すなわち、ソルダレジストの位置ズレによって片側だけオーバーレジスト構造のランドになるといった現象は起こりにくく、実装不良を起こしにくいという効果が得られる。
また本発明のプリント配線基板上に設けたはんだ付け用ランド上にはんだを介しチップ部品を接合した実装構造体においては、
前記チップ部品のはんだ付け端子と相対する左右ランド間に、チップ部品の短辺方向にチップ部品短辺よりも幅が狭い開口部を有し、前記開口部の幅が前記左右ランド間と反対方向に向かって広くなるようにしたプリント配線基板上に、前記チップ部品短辺よりも幅が狭い開口部に接するレジスト上に、前記プリント配線基板と対向するチップ部品面が接触し、はんだ接合されていることを特徴とする。
この特徴によって、チップ部品の下で左右ランド間にはソルダレジストがない部分が広く絶縁基板との空間が出来ている。これにより、基板に曲げ応力が加わった際にも基板が変形することで接合部に加わる応力を緩和することが出来、曲げ応力にも強いはんだ接合部が得られる効果がある。
本発明においては、導体ランドの外周部分にソルダレジストを設け、左右ランド間のチップ部品の短辺方向にチップ部品短辺よりも幅が狭く、左右ランド間と反対方向に向かって広くなるようにしたソルダレジスト開口部を有する。この特徴によって、左右ランド間のランド内側の上にはソルダレジストが形成されているため、ランド上からソルダレジストの厚み分の実装高さが確保出来る。同時に、ランド周辺はオーバーレジスト構造になっているのに対し、左右ランド間のランド内側の一部にソルダレジストを施しているため、はんだペーストのフラックス流出を防ぐと共に、ランドの内側はランドの側面まではんだが十分に濡れることが出来るという効果が得られる。
本発明のランド構造を示した図。 従来のランド構造を示した図。(比較例) 本発明のランド構造を示した図。 従来例と本発明の信頼性試験を実施した結果を示した図。 従来のランド構造であるオーバーレジスト構造を示した図。 従来のランド構造であるクリアランスレジスト構造を示した図。
以下では本発明の実施の形態を説明する。
本発明の導体ランド構造の上面図およびチップ部品実装後の実装構造体の断面図を図1(a)〜(c)に示す。
チップ部品を実装するプリント配線基板16は、絶縁基板14と、絶縁基板14上に、配線パターンに基づき所定の間隔をおいて形成された一対の導体ランド12と、前記導体ランド12の外周部分に設けたソルダレジスト13から成る。また前記導体ランド12の周辺を保護するために、また絶縁を保つために導体ランド12の外周部には図1(c)のようにソルダレジスト13が形成され、はんだ付け用ランド17を構成している。従来のソルダレジスト13の形成位置はオーバーレジスト構造や、クリアランスレジスト構造など様々であったが、本発明では図1(c)に示すように、左右導体ランド12の外側3辺および、ランドの内側の角の上はオーバーレジスト構造とし、導体ランド12の内側の辺に図のようなレジスト開口部を設け、クリアランスレジスト構造としている。また、左右導体ランド12の間に形成されたソルダレジスト開口寸法15は搭載するチップ部品10を支持するため、搭載するチップ部品10の短辺よりも小さくする。このような構成とすることで、図1(b)に示すように、はんだ付け端子18を介してプリント配線基板16に実装されたチップ部品10の実装高さを高くすることが出来、また図1(a)に示すように導体ランド12の内側にまではんだ11が濡れることが出来るようになるため、接合部信頼性を向上させることが可能となる。
ここで図1(c)に示すように、左右導体ランド12の間に形成されたレジストの形状は台形になっているが、この形状は特に限定する必要はなく、円弧や三角形であってもよい。ここで左右導体ランド12の内側の角の上に形成したソルダレジストの横幅20、角の上に形成したソルダレジストの縦幅21はソルダレジスト13形成時の印刷ズレ量より大きい値に設定するのがよい。これにより、ソルダレジスト13形成時に位置ズレが起こった場合でも本発明の効果である、実装高さを保持することが出来、はんだ接合面積を出来るだけ縮小しないようにすることが出来る。
また、特に0402部品等の微小なチップ部品10を実装する際には左右導体ランド12間にソルダレジストを印刷により形成することが困難となるが、本発明のように左右導体ランド12の内側の角の上にソルダレジストを形成すれば、左右導体ランド12の間が微小であっても、印刷によりソルダレジストを形成することが出来る。例えば、左右導体ランド12の間隔が80μmであっても、下底100μmの台形ソルダレジスト形状とすれば問題なくソルダレジスト13を形成することが出来る。
このランド構造にチップ部品を実装する際に特別な工程は必要なく、通常のメタルマスクを用いたはんだペースト印刷工程、マウンターを用いた部品搭載工程の後に、リフロー工程により所定の温度プロファイルを設定したリフロー炉内を通過させ、はんだペーストを加熱・溶融させることにより部品を実装することが出来る。ただし、印刷の際にはんだペーストをより安定して供給するためにはソルダレジストの上にメタルマスク開口がこないように設計した方がよい。
これらの構成により接合部信頼性を向上させたランド構造を有するプリント配線基板、および該プリント配線基板にチップ部品を実装した実装構造体を得ることが可能となる。
本発明のランド構造による実施例を以下に示す。
図2に本発明のランド構造の比較例として、導体ランド12の外周がオーバーレジスト構造、導体ランド12の内側がクリアランスレジスト構造としたランド構造を示す。ここでの導体ランド12のサイズは170μm×220μmとし(外側の辺から内側ランドの辺までの最短距離が170μm)、左右導体ランド12の間隔は160μm、搭載する部品サイズは0402部品(はんだ接合される面:400μm×200μm)とした。なお図2に示したランド構造においては左右導体ランド12の間にソルダレジストは形成していない。よって、このランド構造では実装後のサンプルはチップ部品10が導体ランド12に接触してほとんど実装高さがない状態で実装される。
これに対して、本発明の実施例であるランド構造を図3に示す。ランドサイズ、左右ランド間隔、ランド形状は図2と全く同じ構造、寸法とし、左右導体ランド12の間の一部分にソルダレジスト13を形成している。この左右導体ランド12の間のソルダレジスト開口寸法15は150μmとなっている。また、導体ランド12の内側の角上に形成したソルダレジスト13の横幅20および角の上に形成したソルダレジストの縦幅21の寸法はどちらも35μmで、角の上に形成したソルダレジストは底辺35μm高さ35μmの直角三角形を成している。この部分によって実装後のチップ部品10の実装高さを保持することが出来る。
図2、図3に示したランド構造を形成したプリント配線基板16に図示しないステンレスマスクを用いてはんだペーストを供給した。使用したはんだペーストはSn−3Ag−0.5Cuの無洗浄タイプのはんだペーストで、マスク開口は170μm×220μmの長方形の4隅を半径57μmのコーナーとしたマスク開口とした。マスク厚みは110μmであり、マスク開口とランドの相対位置は中心が一致するように位置あわせし、スクリーン印刷によってはんだペーストを供給した。
その後、0402部品対応のマウンターにより、0402部品を各32点搭載し、リフロー炉に投入してはんだペーストを加熱、溶融させ、0402抵抗部品の実装サンプルを作成した。リフロー温度プロファイルは推奨温度プロファイルである、プリヒート温度150〜190℃を110秒以内、ピーク温度を240℃とした。
以上のように、通常の表面実装工程によりチップ抵抗実装サンプルを作成し、温度サイクル試験を実施して、32点の平均抵抗値変化を観察した結果を図4に示す。ここで本発明の抵抗測定最大値と最小値がエラーバーにより表示されており、比較例に関しては直線で抵抗最大値と最小値を表している。なお、抵抗値は微小なクラックの影響も観察出来るように100℃にて接触抵抗の影響がない4端子法にて0、500、1000、2000、3000cycleで測定した。温度サイクルの試験条件は−40℃〜125℃各10分で3000cycleまで実施した。
図4から、2000cycleまでは本発明の平均抵抗値と比較例の平均抵抗値の差はほとんど見られない。しかし3000cycleになると比較例の平均抵抗値が大幅に上昇しているのに対し、本発明の平均抵抗値は緩やかに上昇しているだけである。抵抗上昇の原因は接合部はんだ内にクラックが進展して、電流が通じる経路が小さくなるためであり、クラックによりはんだ内部が完全に分断されると、劇的に抵抗値は上昇する。比較例では3000cycleで抵抗値が劇的に上昇しており、はんだ内部が完全に分断されたサンプルが発現されていることがわかる。本発明と比較例の相違点は、導体ランド12の内側の角の上にソルダレジスト13を形成しているかいないかの点だけである。よって、比較例に対し、本発明のランド構造とすることではんだ接合部寿命を高信頼性化することが出来るということが明確になった。以上説明したように本発明のランド構造によれば、チップ部品実装後の高さを保持することが出来る、また基板側のランド側面まではんだが濡れることではんだ接合部の面積が増大する、またはんだのフラックス成分の流出を防ぐことが可能となり、はんだ接合部信頼性を向上させることが可能となった。
また本発明のランド構造を有するプリント配線基板16上にチップ部品10を実装した実装構造体の断面図は図1(a)、(b)と同等である。図の通り本発明の実装構造体では、チップ部品10の下で左右導体ランド12間にはソルダレジスト13がない部分が広く設けられており、絶縁基板との空間が出来ている。これにより本プリント配線基板16に曲げ応力が加わった際にも基板が変形することで接合部に加わる応力を緩和することが可能となり、曲げ応力にも強いはんだ接合部が得られた。
10 チップ部品
11 はんだ
12 導体ランド
13 ソルダレジスト
14 絶縁基板
15 ソルダレジスト開口寸法
16 プリント配線基板
17 はんだ付け用ランド
18 はんだ付け端子
20 角の上に形成したソルダレジストの横幅
21 角の上に形成したソルダレジストの縦幅

Claims (2)

  1. 絶縁基板と、該絶縁基板の上に形成した導体ランドを含む配線パターンと、導体ランドと前記導体ランドの外周部分にソルダレジストを形成したはんだ付け用ランドを有するプリント配線基板において
    前記導体ランドの外周部分のソルダレジストは、チップ部品を接続する前記プリント配線基板上の左右ランド間に、チップ部品の短辺方向にチップ部品短辺よりも幅が狭い開口部を有し、
    前記開口部の幅が前記左右ランド間と反対方向に向かって広くなるようにしたことを特徴とするプリント配線基板
  2. プリント配線基板上に設けたはんだ付け用ランド上にはんだを介しチップ部品を接合した実装構造体において、
    前記チップ部品のはんだ付け端子と相対する左右ランド間に、チップ部品の短辺方向にチップ部品短辺よりも幅が狭い開口部を有し、前記開口部の幅が前記左右ランド間と反対方向に向かって広くなるようにしたプリント配線基板上に
    前記チップ部品短辺よりも幅が狭い開口部に接するレジスト上に、前記プリント配線基板と対向するチップ部品面が接触し、はんだ接合されていることを特徴とする実装構造体。
JP2009054347A 2009-03-09 2009-03-09 プリント配線基板および部品実装構造体 Pending JP2010212318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009054347A JP2010212318A (ja) 2009-03-09 2009-03-09 プリント配線基板および部品実装構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009054347A JP2010212318A (ja) 2009-03-09 2009-03-09 プリント配線基板および部品実装構造体

Publications (1)

Publication Number Publication Date
JP2010212318A true JP2010212318A (ja) 2010-09-24

Family

ID=42972219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054347A Pending JP2010212318A (ja) 2009-03-09 2009-03-09 プリント配線基板および部品実装構造体

Country Status (1)

Country Link
JP (1) JP2010212318A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8958213B2 (en) 2012-06-28 2015-02-17 Taiyo Yuden Co., Ltd. Mounting structure of chip component
JP2015133755A (ja) * 2015-04-09 2015-07-23 日本電波工業株式会社 発振器及びその製造方法
JP2016001717A (ja) * 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器
JP2020115537A (ja) * 2019-01-18 2020-07-30 三菱電機株式会社 プリント配線板及び電子機器
CN111491463A (zh) * 2019-01-28 2020-08-04 株式会社村田制作所 电子部件的安装构造体
US10950686B2 (en) 2018-05-24 2021-03-16 Renesas Electronics Corporation Semiconductor device including a chip capacitor mounted on a wiring substrate
JP2021048179A (ja) * 2019-09-17 2021-03-25 株式会社東芝 プリント基板及びディスク装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8958213B2 (en) 2012-06-28 2015-02-17 Taiyo Yuden Co., Ltd. Mounting structure of chip component
JP2016001717A (ja) * 2014-05-22 2016-01-07 ソニー株式会社 回路基板、蓄電装置、電池パックおよび電子機器
US10231339B2 (en) 2014-05-22 2019-03-12 Murata Manufacturing Co., Ltd. Circuit board, power storage device, battery pack, and electronic device
JP2015133755A (ja) * 2015-04-09 2015-07-23 日本電波工業株式会社 発振器及びその製造方法
US10950686B2 (en) 2018-05-24 2021-03-16 Renesas Electronics Corporation Semiconductor device including a chip capacitor mounted on a wiring substrate
JP2020115537A (ja) * 2019-01-18 2020-07-30 三菱電機株式会社 プリント配線板及び電子機器
CN111491463A (zh) * 2019-01-28 2020-08-04 株式会社村田制作所 电子部件的安装构造体
CN111491463B (zh) * 2019-01-28 2023-07-07 株式会社村田制作所 电子部件的安装构造体
JP2021048179A (ja) * 2019-09-17 2021-03-25 株式会社東芝 プリント基板及びディスク装置
JP7215982B2 (ja) 2019-09-17 2023-01-31 株式会社東芝 プリント基板及びディスク装置

Similar Documents

Publication Publication Date Title
JP2010212318A (ja) プリント配線基板および部品実装構造体
TWI430724B (zh) 配線電路基板與電子零件之連接構造
GB2422491A (en) Printed circuit board
JP6354842B2 (ja) 樹脂封止型モジュール
JP3656543B2 (ja) 電子部品実装方法
JP2015135906A (ja) プリント配線板および情報処理装置
JP4852111B2 (ja) プリント配線基板
JP4821710B2 (ja) プリント配線板
JP2007201356A (ja) シールドの実装方法
JP2009224697A (ja) プリント基板及び電子部品実装基板
WO2013132542A1 (ja) プリント配線板および電子機器
JP2016162813A (ja) プリント基板及びハンダ付け方法
JP2007165476A (ja) 表面実装部品
JP2015144205A (ja) 電子装置およびその製造方法
JP2016004986A (ja) プリント配線基板の半田ランド
JP2012174823A (ja) 実装基板
JP2020047799A (ja) プリント基板の構造
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
WO2021235196A1 (ja) チップ部品の実装構造
JP2013179192A (ja) 基板及び実装方法
CN114145080B (zh) 芯片部件、芯片部件的制造方法以及电子设备的制造方法
US20060049238A1 (en) Solderable structures and methods for soldering
JP2012199347A (ja) プリント配線板
JP2012089742A (ja) 電子装置の製造方法
WO2015159567A1 (ja) プリント配線基板およびプリント回路の製造方法